



معماری کامپیوتر

بهار ۱۴۰۵

استاد: دکتر سربازی آزاد

محسن صلاح - ۴۰۳۱۰۶۲۳۸


تمرین عملی سوم

۱ واحد کنترل (Control Unit)

واحد کنترل مدار را به صورت یک ماشین حالت متناهی (FSM) با ۴ حالت پیاده‌سازی کردیم. وضعیت فعلی در یک ثبات ۲ بیتی ذخیره می‌شود. انتقال بین حالت‌ها و وظیفه‌ی هرکدام به این صورت می‌باشد:

- **idle (00):** مدار در وضعیت پیش‌فرض در این حالت قرار دارد. تا زمانی که سیگنال Start صفر باشد، در همین حالت می‌مانیم و به محض اینکه $Start = 1$ شود، به حالت load منتقل می‌شویم.
- **load (01):** این حالت تنها یک چرخه طول می‌کشد. در اینجا سیگنال ld فعال شده تا داده‌های اولیه در ثبات‌های مسیر داده بارگذاری شوند و شمارنده نیز مقداردهی اولیه (مقدار ۱) می‌شود. سپس بدون شرط به حالت calc می‌رویم.
- **calc (10):** مدار به مدت ۳۲ چرخه در این حالت باقی می‌ماند تا واحدهای ضرب و تقسیم، محاسبات خود را انجام دهند. در این حالت سیگنال WE فعال است (این سیگنال به عنوان ورودی در واحدهای mul و div استفاده شده) و مقدار شمارنده افزایش می‌یابد. با بررسی بیت پنجم خروجی شمارنده (توسط Splitter)، به محض رسیدن به عدد ۳۲، محاسبات پایان یافته و به حالت done منتقل می‌شویم.
- **done (11):** در این حالت سیگنال خروجی Done برابر با ۱ می‌شود که نشان‌دهنده آماده بودن نتایج در خروجی مدار است. ماشین در این حالت متوقف می‌ماند تا مجدداً سیگنال $Start = 1$ دریافت شود که در این صورت به طور مستقیم به حالت load می‌رود.

برای محاسبه‌ی حالت بعدی این FSM، به سادگی از دو مالتی‌پلکسر ۴ به ۱ استفاده شده که پایه‌های انتخاب (Select) آن‌ها به خروجی ثبات حالت فعلی وصل شده.




شکل ۱: واحد کنترل (Control Unit)

۲ مسیر داده (Datapath)

۱.۲ ضرب‌کننده‌ی ترتیبی (Sequential Multiplier)


در ضرب‌کننده از یک ثابت ۶۴ بیتی برای نگه داشتن حاصل ضرب استفاده کردیم. در چرخه‌ی ابتدایی (حالت load)، داده‌ی اولیه ورودی B (که Zero-Extend شده است) درون این ثابت قرار می‌گیرد. در هر یک از ۳۲ چرخه‌ی محاسبه، مدار باید تصمیم بگیرد که آیا نیاز به جمع کردن مقادیر هست یا خیر؛ برای این منظور، بیت کم‌ارزش ثابت (Q[0]) بررسی می‌شود. اگر این بیت ۱ باشد، ورودی A با نیمه بالایی ثابت (Q[63:32]) درون یک جمع‌کننده ۳۲ بیتی جمع می‌شود. از یک مالتی‌پلکسر با پایه‌ی انتخاب 'Q[0]' استفاده کردیم تا تعیین کنیم خروجی جمع‌کننده انتخاب شود یا همان مقدار قبلی. برای عملیات شیفت به راست، خروجی ۳۳ بیتی جمع‌کننده (شامل Carry) در کنار بیت‌های ۱ تا ۳۱ خروجی ثابت قرار گرفته و به کمک Splitter با هم تجمیع می‌شوند تا به ورودی ثابت متصل گردند. این جابه‌جایی در سیم‌کشی، یک واحد شیفت به راست منطقی را در هر چرخه روی داده‌ها اعمال می‌کند.



شکل ۲: پیمانه‌ی ضرب‌کننده ترتیبی

۲.۲ تقسیم‌کننده‌ی ترتیبی (Sequential Divider)


ساختار واحد تقسیم‌کننده تا حد زیادی شبیه ضرب‌کننده است، با این تفاوت که به جای شیفت به راست، با کنار گذاشتن MSB و جابجا کردن بیت‌ها توسط Splitter، عملیات شیفت به چپ را پیاده‌سازی کردیم. برای عمل تفریق در هر چرخه، ورودی B از گیت‌های NOT عبور کرده و با استفاده از یک جمع‌کننده (با ورودی ثابت $c_in = 1$) از ۳۲ بیت بالایی ثابت (Remainder) کسر می‌شود. برای پیاده‌سازی منطق تقسیم جبرانی (Restoring)، از بیت c_out جمع‌کننده استفاده شده است. اگر نتیجه‌ی تفریق منفی شود (c_out صفر باشد)، به این معنی است که نباید تفریق انجام شود، پس یک مالتی‌پلکسر مقدار قبلی را برمی‌گرداند تا عمل تفریق را جبران کند. اگر نتیجه مثبت شود، تفریق تایید شده و علاوه بر ذخیره‌ی مقدار جدید، بیت c_out به عنوان کم‌ارزش‌ترین بیت (LSB) در جایگاه خارج‌قسمت ثبت می‌شود.



شکل ۳: پیمانه‌ی تقسیم‌کننده ترتیبی با روش جبرانی

۳ مدار نهایی

در نهایت، واحد کنترل، ضرب‌کننده و تقسیم‌کننده را درون یک مدار واحد ترکیب کردیم. ورودی‌های A و B همواره به صورت موازی به هر دو واحد Mul و Div متصل هستند و با شروع عملیات، هر دو مدار به طور همزمان ۳۲ چرخه محاسباتی خود را طی می‌کنند. در بخش خروجی، با استفاده از یک مالتی‌پلکسر ۶۴ بیتی که پایه‌ی Select آن به سیگنال ورودی Divide متصل است، نتیجه‌ی مدار خواسته شده انتخاب می‌شود. در انتها خروجی این مالتی‌پلکسر توسط یک Splitter به دو بخش مجزای ۳۲ بیتی Result_Lo و Result_Hi تفکیک می‌گردد.



شکل ۴: مدار اصلی ضرب/تقسیم‌کننده ترتیبی

۴ اجرای آزمون

```
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$ ./synth_valid.sh ../HW/P-HW-3/HW3_403106238.circ ../HW3/tb.v
logisim workspace : /home/mohsen/logisim_evolution_workspace
inputs : ['A', 'B', 'Start', 'Clk', 'Rst', 'Divide']
outputs : ['Result'], Result[0], 'None']
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "ctrl_unit"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "ctrl_unit" has 16 nets and 7 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "ctrl_unit" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "mul"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "mul" has 5 nets and 9 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "mul" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "div"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "div" has 6 nets and 8 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "div" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "main"
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Found a gated clock. Be careful, the real hardware may not work correctly!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> Start of trace list
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> End of trace list
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Found a gated clock. Be careful, the real hardware may not work correctly!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> Start of trace list
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> End of trace list
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Found a gated clock. Be careful, the real hardware may not work correctly!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> Start of trace list
[main] WARN com.cburch.logisim.fpga.gui.Reporter - >>> End of trace list
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 7 nets and 5 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - The Board ALCHITRY_AU_10 has:
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 6 Buttons(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 3 DIPSwitch(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 32 Led(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/plexers/Multiplexer_Bus_2.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/gates/AND_GATE.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/gates/MUX_GATE_ONEHOT.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/plexers/Multiplexer_4.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/arith/Adder.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/memory/REGISTER_FLIP_FLOP.v
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "ctrl_unit" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/circuit/ctrl_unit.v
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "mul" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/circuit/mul.v
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "div" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/circuit/div.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/verilog/topLevel/LogisimFopLevelShell.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/scripts/vivadoConstraints.xdc
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

../HW3/tb.v: /home/mohsen/logisim_evolution_workspace/HW3_403106238.circ.tmp
../HW3/tb.v:36: Warning: Calling system function $random() as a task.
../HW3/tb.v:36: The functions return value will be ignored.
W
DIV
ACCEPTED
100 / 100
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$
```

شکل ۵: تست مدار طراحی شده