



معماری کامپیوتر

بهار ۱۴۰۵

استاد: دکتر سربازی آزاد

محسن صلاح - ۴۰۳۱۰۶۲۳۸

تمرین چهارم

۱ واحد کنترل (Control Unit) و ماشین حالت (FSM)

واحد کنترل به صورت یک ماشین حالت سنکرون (Synchronous FSM) طراحی شده است که وظیفه مدیریت مراحل مختلف محاسبه و تولید سیگنال‌های کنترلی مسیر داده (Datapath) را بر عهده دارد. این واحد شامل یک رجیستر ۳ بیتی برای ذخیره‌سازی حالت فعلی، یک رمزگشای $۸ \rightarrow ۳$ (Decoder) برای تولید سیگنال یکتای هر حالت، و منطق ترکیبی برای محاسبه حالت بعدی (Next-State Logic) است. ماشین حالت طراحی شده دارای ۷ حالت معتبر است که جزئیات کاربرد و کدگذاری مختصر آن‌ها در جدول زیر آمده است.

جدول ۱: کدگذاری و وظایف حالت‌های ماشین کنترل


حالت	کد باینری	شرح مختصر عملکرد در مدار
IDLE	۰۰۰	انتظار برای فعال شدن سیگنال Start
UNPACK	۰۰۱	تفکیک فیلدها و بارگذاری رجیسترهای اولیه
ALIGN	۰۱۰	هم‌ارزش‌سازی نماها با شیفت مانتیس عدد کوچک‌تر
ADD	۰۱۱	انجام عملیات جمع یا تفریق کسرها توسط Big_ALU
NORMALIZE	۱۰۰	اصلاح گام به گام نما و مانتیس تا رسیدن به فرم استاندارد
ROUND	۱۰۱	گرد کردن کسر نهایی بر اساس منطق Round-to-Nearest-Even
DONE	۱۱۰	اعلام پایان محاسبات و تثبیت خروجی نهایی

منطق انتقال حالت بر اساس فلوچارت الگوریتم و سیگنال‌های فیدبک مسیر داده پیاده‌سازی شده است. ورودی‌های رجیستر حالت به کمک یک تفکیک‌کننده (Splitter) مجزا شده‌اند و مقدار هر بیت حالت بعدی توسط گیت‌های ترکیبی بر اساس جدول انتقال حالت زیر مشخص می‌گردد.

جدول ۲: جدول انتقال حالت ماشین کنترل (State Transition Table)

حالت فعلی	شرط انتقال	حالت بعدی
IDLE	Start = ۱	UNPACK
UNPACK	—	ALIGN
ALIGN	—	ADD
ADD	—	NORMALIZE
NORMALIZE	need_right = ۱ ∨ need_left = ۱	NORMALIZE
	exception = ۱	
	نرمال شدن مانتیس	
ROUND	round_unnorm = ۱	ROUND
	round_unnorm = ۰	
	Start = ۰	
DONE	Start = ۰	DONE
	Start = ۱	

سیگنال‌های کنترلی مورد نیاز در مسیر داده نیز به صورت کاملاً ترکیبی و صرفاً با تجميع سیگنال‌های خروجی رمزگشا تولید می‌شوند. ساختار سخت‌افزاری واحد کنترل در شکل زیر نشان داده شده است.




شکل ۱: مدار سخت‌افزاری واحد کنترل (Ctrl_Unit) در محیط لاجسیم

۲ توصیف زیرمدارها

در این بخش، ساختار و منطق پیاده‌سازی زیرمدارهای اصلی که مسیر داده (Datapath) سیستم ممیز شناور را تشکیل می‌دهند، بررسی می‌شود.

۱.۲ ماژول مقایسه و تفاضل نماها (Exp_Sub)


این ماژول وظیفه محاسبه اختلاف نماها و تعیین نمای بزرگتر جهت هم‌ارزش‌سازی را بر عهده دارد. برای این منظور، از دو تفریق‌کننده موازی استفاده شده است که به‌طور هم‌زمان مقادیر $E_a - E_b$ و $E_b - E_a$ را محاسبه می‌کنند. سیگنال انتخاب‌گر (Select) یک مالتی‌پلکسر مستقیماً به خروجی یک مقایسه‌کننده ($E_a > E_b$) متصل شده است تا همواره تفاضل مثبت را به عنوان خروجی (diff) برگزیند. همچنین سیگنال وضعیت a_larger با اعمال یک گیت NOT بر روی خروجی مقایسه‌کننده تولید می‌شود.



شکل ۲: مدار داخلی ماژول Exp_Sub

۲.۲ مازول شفت‌دهنده مانتیس (Mantissa_Shift)


این واحد وظیفه شیفِت به راستِ مانتیسِ عددِ کوچک‌تر را برای برابر شدنِ نماها بر عهده دارد. داده‌ها ابتدا به ۳۲ بیت بسط داده شده و پس از عبور از یک شیفِت‌دهنده بشکه‌ای (Barrel Shifter)، با استفاده از ابزار Splitter تنها بیت‌های ۰ تا ۲۶ (۲۷ بیت کم‌ارزش) به عنوان خروجی استخراج شده و بیت‌های اضافی دور ریخته می‌شوند. برای مدیریت شیفِت‌های بزرگ‌تر از ۲۷ (که مانتیس را کاملاً صفر می‌کنند)، از یک مقایسه‌کننده برای بررسی شرط $Shift_Amt < ۱۷$ استفاده شده است. خروجی این شرط مشخص می‌کند که مالتی‌پلکسرِ نهایی، مقدار شیفِت یافته را عبور دهد یا آن را با مقدار ثابت صفر جایگزین کند.



شكل ٣: مدار داخلي مازول Mantissa_Shift

۳.۲ ماژول محاسبه‌گر اصلی (Big_ALU)

این ماژول عملیات اصلی جمع یا تفریق کسرها را با مدیریت صحیح علامت‌ها انجام می‌دهد. برای بخش تفریق، مشابه استراتژی بخش نما، دو تفریق‌کننده موازی مقادیر $Ma - Mb$ و $Ma + Mb$ را تولید کرده و یک مالتی‌پلکسر، نتیجه مثبت را انتخاب می‌کند. سپس یک مالتی‌پلکسر دیگر بر اساس نوع عملیات درخواستی (که از بررسی علامت‌ها و سیگنال Sub به دست می‌آید)، خروجی نهایی را بین حاصل جمع $(Ma + Mb)$ و تفاضل مثبت انتخاب می‌کند.




شکل ۴: مدار داخلی ماژول Big_ALU

۴.۲ ماژول نرمال‌سازی (Normalizer)

این واحد در هر چرخه ساعت یک گام نرمال‌سازی (به راست یا چپ) را روی کسر اعمال می‌کند. سیگنال‌های کنترلی نرمال‌سازی به صورت ترکیبی از روی مانیس و نمای ورودی استخراج می‌شوند. سیگنال نیاز به شیفت به راست (need_right) مستقیماً به بیت سرریز کسر یعنی $M_in[27]$ متصل است. تشخیص نیاز به شیفت به چپ (need_left) نیز با بررسی وجود صفر پیش‌تاز و غیرصفر بودن نما، از طریق رابطه منطقی زیر به دست می‌آید:

$$need_left = \overline{M_in[27]} \cdot \overline{M_in[26]} \cdot (E_in > 0)$$




شکل ۵: مدار داخلی ماژول Normalizer

۵.۲ ماژول گرد کردن (Rounder)

این ماژول با پیاده‌سازی منطق استاندارد Round-to-Nearest-Even، کسر ۲۷ بیتی را به ۲۳ بیت نهایی تقلیل می‌دهد. تصمیم‌گیری برای گرد کردن به بالا (افزودن یک واحد) با بررسی بیت‌های محافظ ($M_in[2]$)، گرد کردن ($M_in[1]$)، چسبنده ($M_in[0]$) و کم‌ارزش‌ترین بیت کسر ($M_in[3]$) انجام می‌پذیرد. این شرط به صورت ترکیبی محاسبه شده و به پایه Carry-in یک جمع‌کننده که وظیفه جمع کسر با صفر را دارد، متصل می‌شود:

$$\text{Carry_in} = M_in[2] \cdot (M_in[1] \vee M_in[0] \vee M_in[3])$$

در صورتی که عملیات گرد کردن به بالا منجر به سرریز مجدد کسر شود، بیت ۲۷ اُم خروجی جمع‌کننده، سیگنال $\text{round_unnorm} = 1$ را فعال می‌کند تا ماشین حالت مجدداً به وضعیت نرمال‌سازی بازگردد.




شکل ۶: مدار داخلی ماژول Rounder

۳ مسیر داده (Datapath)

مسیر داده وظیفه ذخیره‌سازی موقت داده‌ها، تفکیک فیلدها و هدایت آن‌ها به سمت واحدهای محاسباتی را بر عهده دارد. اجزای اصلی تشکیل‌دهنده این بخش شامل زیرمدارهای توصیف‌شده و مجموعه‌ای از رجیسترها شامل Sb_eff_reg ، Sa_reg ، رجیسترهای مانیتیس اولیه Ea_reg و Eb_reg ، رجیسترهای مانیتیس اولیه Ma_reg و Mb_reg و رجیسترهای کاری E_work_reg ، M_work_reg و S_res_reg است که همگی با سیگنال سنکرون Rst بازنشانی می‌شوند.

در مرحله تفکیک فیلدها (Unpack)، بیت پنهان (Hidden bit) برای هر دو ورودی با بررسی شرط غیرصفر بودن نما ($exp \neq 0$) به کمک مقایسه‌کننده و گیت NOT تولید شده و به پشت کسر چسبانده می‌شود. همچنین ۳ بیت صفر نیز به عنوان بیت‌های GRS به سمت راست کسرها متصل می‌گردند تا مانیتیس‌های اولیه ۲۷ بیتی شکل بگیرند. بیت علامت مؤثر عملوند دوم از رابطه منطقی $B[31] \oplus Sub$ محاسبه شده و در رجیستر Sb_eff_reg ذخیره می‌شود تا خروجی آن مستقیماً به ورودی مازول Big_ALU هدایت گردد.


خروجی ۳۲ بیتی نهایی (Result) فاقد رجیستر خروجی اختصاصی است و به صورت ترکیبی از کنار هم قرار گرفتن فیلدهای نهایی ساخته می‌شود؛ بنابراین مقدار این کلمه خروجی تنها در زمان فعال بودن سیگنال $Done = 1$ معتبر و قابل استناد خواهد بود. ساختار اتصالات مسیر داده در شکل زیر آورده شده است.



شکل ۷: نمای کلی مدار مسیر داده (Datapath) در محیط لاجسیم

۴ مدار سطح بالا (Top-Level)

در ماژول اصلی (main)، واحد کنترل (Ctrl_Unit) و مسیر داده (Datapath) به یکدیگر متصل شده‌اند تا سیستم کامل جمع و تفریق‌کننده ممیز شناور شکل بگیرد. این ماژول دارای ۶ ورودی شامل داده‌های ۳۲ بیتی A و B، سیگنال‌های کنترلی تک‌بیتی Sub، Clk، Rst، Start، و همچنین ۲ خروجی شامل حاصل نهایی ۳۲ بیتی Result و سیگنال اتمام عملیات Done است. ساختار اتصالات این ماژول در شکل زیر نشان داده شده است.



شکل ۸: مدار نهایی و سطح بالای سیستم (main) در محیط لاجیسیم

۵ اجرای آزمون

برای اطمینان از صحت عملکرد سیستم طراحی شده، تست‌کیس‌های مختلفی بر روی مدار اجرا گردید. صحت اجرای تمامی آزمون‌ها و پاس شدن ارزیابی‌ها در اسکرین‌شات زیر از خروجی تست‌ها مشهود است.

```
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge
/mnt/D/SUT/Term_4/CA/ca4042-judge

mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$ ./synth_valid.sh ../HW/P-HW-4/HW4-403106238/HW4_403106238.circ ./HW4/tb.v
logsim workspace : /home/mohsen/logsim_evolution_workspace
inpins : ['Sub', 'Clk', 'Rst', 'Start', 'A', 'B']
outpins : ['Done', 'Result']
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Labeled main/Datapath_1
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Labeled main/Ctrl_Unit_1
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Labeled Datapath/Big_ALU_1
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Labeled Mantissa_Shift/Barrel_Shifter_1
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Ctrl_Unit"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Ctrl_Unit" has 25 nets and 3 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Ctrl_Unit" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Rounder"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Rounder" has 3 nets and 5 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Rounder" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Normalizer"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Normalizer" has 6 nets and 20 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Normalizer" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Barrel_Shifter"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Barrel_Shifter" has 195 nets and 8 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Barrel_Shifter" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Mantissa_Shift"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Mantissa_Shift" has 1 nets and 8 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Mantissa_Shift" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Big_ALU"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Big_ALU" has 9 nets and 11 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Big_ALU" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Exp_Sub"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Exp_Sub" has 5 nets and 7 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Exp_Sub" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "Datapath"
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Datapath" has 26 nets and 34 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "Datapath" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Building netlist for sheet "main"
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Found a gated clock. Be careful, the real hardware may not work correctly!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - ==> Start of trace List
[main] WARN com.cburch.logsim.fpga.gui.Reporter - ==> End of trace List
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Found a gated clock. Be careful, the real hardware may not work correctly!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - ==> Start of trace List
[main] WARN com.cburch.logsim.fpga.gui.Reporter - ==> End of trace List
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "main" has 16 nets and 4 buses.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Circuit "main" passed DRC check.
[main] INFO com.cburch.logsim.fpga.gui.Reporter - The Board ALCHITRY_AU_10 has:
[main] INFO com.cburch.logsim.fpga.gui.Reporter - 6 Button(s)
[main] INFO com.cburch.logsim.fpga.gui.Reporter - 3 DIPSwitch(s)
[main] INFO com.cburch.logsim.fpga.gui.Reporter - 32 Led(s)
[main] INFO com.cburch.logsim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/AND_GATE.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/OR_GATE_4_INPUTS.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/AND_GATE_3_INPUTS.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/OR_GATE.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/OR_GATE_3_INPUTS.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/OR_GATE_5_INPUTS.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/plexers/Decoder_8.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/memory/REGISTER_FLIP_FLOP.v
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Ctrl_Unit" has a gated clock connection!
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Ctrl_Unit.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/gates/XOR_GATE_ONEHOT.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/plexers/Multiplexer_Bus_2.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/arith/Comparator.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/arith/Adder.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Rounder.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Normalizer.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/plexers/Multiplexer_2.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Barrel_Shifter.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Mantissa_Shift.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Big_ALU.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Exp_Sub.v
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] WARN com.cburch.logsim.fpga.gui.Reporter - Component "Register" in circuit "Datapath" has a gated clock connection!
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/Datapath.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating script file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating script file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/scripts/vivadoConstraints.xdc
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating script file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logsim.fpga.gui.Reporter - Creating script file: /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

./HW4/tb.v /home/mohsen/logsim_evolution_workspace/HW4_403106238.circ.tmp
./HW4/tb.v:62: Warning: Calling system function $random() as a task.
./HW4/tb.v:62: The functions return value will be ignored.
Normal
Denormal
ACCEPTED
1000 / 1000
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$
```

شکل ۹: نتیجه اجرای موفقیت‌آمیز تست‌کیس‌های مدار