



طراحی سیستم‌های دیجیتال

بهار ۱۴۰۵

استاد: دکتر اجلالی

محسن صلاح - ۴۰۳۱۰۶۲۳۸

دانشگاه صنعتی شریف


دانشکده‌ی مهندسی کامپیوتر

ASM Chart

تمرین اول

سوال ۱: طراحی سامانه‌ی رقمی تشخیص عدد آینه‌ای

۱. نمودار ASM طراحی شده به این صورت می‌باشد:



شکل ۱: ASM Chart سامانه تشخیص عدد آینه‌ای


این طراحی، شامل ۳ ASM Block می‌باشد:

- **Init:** حالت اولیه‌ی سیستم است. در این حالت سیگنال‌های Ready و Full در وضعیت صفر قرار دارند و منتظر می‌مانیم تا سیگنال Start فعال شود. به محض فعال شدن Start، رجیسترهای R0 و R1 را ریست کرده (مقدار آن‌ها را صفر می‌کنیم) تا فرآیند دریافت داده آغاز شود. در اینجا R0 به عنوان شمارنده‌ی تعداد بیت‌های دریافتی و R1 به عنوان ثباتی که الگوی ورودی را نگه می‌دارد، عمل می‌کنند.
- **Receive:** در این بخش، در هر چرخه‌ی ساعت، مقدار فعلی سیگنال X را دریافت کرده، محتوای R1 را یک واحد به سمت چپ شیفت می‌دهیم و مقدار X را در کم‌ارزش‌ترین بیت (LSB) قرار می‌دهیم. همزمان، مقدار شمارنده R0 را یک واحد افزایش داده و بررسی می‌کنیم که آیا مقدار آن به

۸ رسیده است یا خیر (شرط $R0 == 8$). اگر ۸ بیت کامل دریافت نشده باشد، در همین حالت می‌مانیم و اگر دریافت کامل شده باشد، وارد بلاک بعدی می‌شویم.

- **Done:** در این مرحله، فرآیند دریافت پایان یافته است؛ لذا سیگنال‌های Full و Ready یک می‌شوند. سیگنال P نیز توسط یک مدار ترکیبی از روی بیت‌های R1 ارزیابی می‌شود تا مشخص شود آیا داده‌ی دریافتی آینه‌ای است یا خیر. در نهایت، سیستم در چرخه‌ی بعدی به حالت Init بازمی‌گردد.

۲. سنتز بخش مسیر داده (Data Path):



شکل ۲: بخش مسیر داده (Data Path)


- ثابت R1 باید یک الگوی ۸ بیتی را ذخیره کرده و قابلیت شیفت به چپ داشته باشد. بنابراین از یک Shift Register هشت بیتی با قابلیت Serial In استفاده می‌کنیم. سیگنال X به ورودی این ثابت متصل می‌شود. پایه‌های RST (برای صفر کردن اولیه) و EN (برای فعال‌سازی شیفت) در مدار تعبیه شده‌اند که توسط واحد کنترل مدیریت می‌شوند.
- سیگنال P نمایانگر آینه‌ای بودن محتوای R1 است. یک عدد ۸ بیتی زمانی آینه‌ای است که بیت‌های متقارن آن (بیت ۰ با ۷، بیت ۱ با ۶ و غیره) با هم برابر باشند. بنابراین با ۴ گیت XNOR (برای بررسی برابری هر جفت) و یک گیت AND به راحتی می‌توانیم سیگنال P را تولید کنیم:

$$P = (R1[0] \odot R1[7]) \cdot (R1[1] \odot R1[6]) \cdot (R1[2] \odot R1[5]) \cdot (R1[3] \odot R1[4])$$

- شمارنده R0 وظیفه دارد تعداد بیت‌های دریافتی را از ۰ تا ۸ بشمارد. بنابراین یک ثابت ۴ بیتی برای این منظور کفایت می‌کند. این ثابت دارای پایه‌های INC (برای افزایش مقدار) و RST (برای صفر شدن) است. برای تشخیص شرط اتمام دریافت ($R0 == 8$)، باید زمانی که بیت‌های کم‌ارزش صفر و باارزش‌ترین بیت یک است را تشخیص دهیم. این سیگنال با منطق ترکیبی زیر ساخته می‌شود:

$$(R0 == 8) = R0[3] \cdot \overline{(R0[2] + R0[1] + R0[0])}$$

سنتز واحد کنترل (Control Unit):



شکل ۳: واحد کنترل (Control Unit)

سیستم ما شامل سه ASM Block است. برای پیاده‌سازی واحد کنترل با رویکرد One-Hot، به ۳ فلیپ‌فلاپ از نوع D نیاز داریم که هر کدام نماینده‌ی یکی از حالت‌ها هستند. در این روش، در هر لحظه یک و تنها یک فلیپ‌فلاپ مقدار ۱ دارد:

- **حالت Init:** سیستم زمانی در این حالت می‌ماند که در همین حالت باشد و Start صفر باشد، و یا اینکه سیستم از حالت Done به این حالت بازگردد.

$$Init^+ = (Init \cdot \overline{Start}) + Done$$

- **حالت Receive:** سیستم زمانی وارد این حالت می‌شود که در حالت Init باشیم و Start فعال شود. همچنین تا زمانی که شمارنده به ۸ نرسیده باشد ($R0 \neq 8$)، در همین حالت باقی می‌مانیم.

$$Receive^+ = (Init \cdot Start) + (Receive \cdot \overline{(R0 == 8)})$$

- **حالت Done:** سیستم تنها زمانی وارد این حالت می‌شود که در حالت Receive باشیم و شرط

دریافت ۸ بیت ($R0 == 8$) برقرار شود.

$$Done^+ = Receive \cdot (R0 == 8)$$

سیگنال‌های فرمان مسیر داده (Command Signals): واحد کنترل از طریق تولید سیگنال‌های فرمان، عملکرد اجزای مسیر داده را در هر حالت مدیریت می‌کند. با توجه به نمودار ASM و منطق استخراج شده، این سیگنال‌ها به کمک گیت‌های منطقی ترکیبی از روی حالات فلیپ‌فلاپ‌ها به شرح زیر تولید می‌شوند:

- سیگنال‌های ریست ($R0_RST$ و $R1_RST$): این دو سیگنال وظیفه دارند ثبات حافظه و شمارنده را در ابتدای کار صفر کنند. این عمل تنها زمانی رخ می‌دهد که سیستم در حالت Init قرار داشته باشد و سیگنال شروع (Start) فعال گردد:

$$R1_RST = R0_RST = Init \cdot Start$$


- سیگنال‌های فعال‌ساز فرآیند ($Shift_Enable$ و INC): برای شیفت دادن داده‌ی ورودی به درون ثبات $R1$ و همزمان افزایش شمارنده‌ی $R0$ ، باید سیستم در حالت Receive بوده و هنوز دریافت ۸ بیت کامل نشده باشد ($R0 \neq 8$):

$$Shift_Enable = INC = Receive \cdot \overline{(R0 == 8)}$$

- سیگنال‌های اعلام وضعیت ($Full$ و $Ready$): این دو سیگنال خروجی‌های نهایی سیستم هستند که نشان‌دهنده‌ی پایان موفقیت‌آمیز فرآیند دریافت و معتبر بودن خروجی P می‌باشند. بنابراین به محض ورود به حالت Done فعال می‌شوند:


$$Ready = Full = Done$$

مدار کامل سامانه (اتصال واحد کنترل و مسیر داده): با ترکیب و اتصال بخش‌های سنتز شده‌ی مسیر داده (Data Path) و واحد کنترل (Control Unit) از طریق سیگنال‌های فرمان فوق، شماتیک نهایی و کامل مدار به صورت زیر حاصل می‌شود:



شکل ۴: شماتیک کامل مدار سامانه تشخیص عدد آینه‌ای (شامل CU و DP)

۳. نمودار و جدول انتقال حالت:



شکل ۵: نمودار انتقال حالت دستگاه

بر اساس نمودار ASM و طراحی واحد کنترل، جدول انتقال حالت و خروجی‌های سیستم به شکل زیر استخراج می‌شود. خروجی‌های کنترلی مسیر داده (Control Signals) به طور مستقیم به حالت‌های فعلی و شرایط گذار وابسته هستند:

حالت فعلی	ورودی‌ها		حالت بعدی	خروجی‌ها و command ها			
	Start	$(R_0 == 8)$		R0_RST, R1_RST	INC, Shift_EN	Full, Ready	P
Init	۰	X	Init	۰	۰	۰	X
Init	۱	X	Receive	۱	۰	۰	X
Receive	X	۰	Receive	۰	۱	۰	X
Receive	X	۱	Done	۰	۰	۰	X
Done	X	X	Init	۰	۰	۱	محاسبه در مدار ترکیبی

جدول ۱: جدول انتقال حالت و خروجی‌های واحد کنترل

۴. محاسبه مجموع تعداد فلیپ‌فلاپ‌های مورد نیاز: برای پیاده‌سازی کل سامانه به فلیپ‌فلاپ‌های زیر نیاز داریم:

- مسیر داده (Data Path): ثبات R1 یک شیفت رجیستر ۸ بیتی است که نیاز به ۸ فلیپ‌فلاپ دارد. شمارنده R0 نیز برای شمارش از ۰ تا ۸ به ۴ فلیپ‌فلاپ نیاز دارد. (مجموعاً ۱۲ عدد)
- واحد کنترل (Control Unit): از آنجایی که از روش One-Hot برای ۳ حالت (Init, Receive, Done) استفاده کرده‌ایم، به ۳ فلیپ‌فلاپ نیاز است.
- مجموع کل: $12 + 3 = 15$ فلیپ‌فلاپ برای پیاده‌سازی کامل مدار مورد نیاز است.

توجه داریم که این طراحی لزوماً بهینه نبوده و با کارهایی از جمله استفاده از روش Binary Encoding به جای One Hot در واحد کنترل و بهینه‌تر کردن مسیر داده، می‌توان تعداد فلیپ‌فلاپ‌های استفاده شده را کاهش داد.

سوال ۲:


۱. توضیح الگوریتم و عملکرد مدار: این مدار در واقع یک محاسبه‌گر توان ۲ است که عدد 2^{in_0} را محاسبه می‌کند. الگوریتم مدار به این صورت است که ابتدا منتظر می‌ماند تا سیگنال Start فعال شود. با فعال شدن این سیگنال، مقدار ورودی ۳ بیتی in_0 را در شمارنده‌ی R0 ذخیره کرده و همزمان مقدار ثابت ۱ (یا همان 0b00000001) را در ثبات شیفت‌دهنده‌ی R1 قرار می‌دهد. سیگنال اعلام پایان کار (RE) نیز در همین مرحله صفر می‌شود.

در مرحله‌ی بعد، سیستم وارد یک حلقه‌ی تکرار می‌شود و تا زمانی که مقدار $R0 > 0$ باشد، در هر چرخه ثبات R1 را یک واحد به سمت چپ شیفت می‌دهد (ضرب در ۲) و همزمان یک واحد از شمارنده‌ی R0 کم می‌کند. وقتی شمارنده به صفر رسید، حلقه پایان می‌یابد. در این لحظه، ثبات R1 دقیقاً به تعداد in_0 بار به چپ شیفت پیدا کرده است. در نهایت، سیستم مقدار محاسبه شده در R1 را در رجیستر خروجی Y بارگذاری کرده و با یک کردن سیگنال RE (یا همون Done)، پایان عملیات و معتبر بودن خروجی را اعلام می‌کند و به حالت اولیه بازمی‌گردد.

۲. بررسی چرخه‌دقیقه‌ای و دیاگرام زمانی: برای بررسی رفتار چرخه‌دقیق مدار، جدول شبیه‌سازی زیر آماده شده است. مقادیر وضعیت سیستم و ثبات‌ها در هر چرخه‌ی ساعت (Clk) قابل استخراج و ثبت می‌باشد:


جدول ۲: جدول شبیه‌سازی چرخه‌دقیق (Cycle-Accurate) سامانه

Clk	Start	R0	R1	RE	Y	ASM Block
۱	۱	—	—	—	—	Init
۲	۰	۵	۱	۰	—	Init
۳	۰	۴	۲	۰	—	Calculate
۴	۰	۳	۴	۰	—	Calculate
۵	۰	۲	۸	۰	—	Calculate
۶	۰	۱	۱۶	۰	—	Calculate
۷	۰	۰	۳۲	۰	—	Calculate
۸	۰	۰	۳۲	۱	۳۲	Done
۹	۰	۰	۳۲	۱	۳۲	Init



شکل ۶: دیاگرام زمانی فرآیند محاسبه

۳. سنتز مدار به واحد کنترل و مسیر داده: سنتز مسیر داده (Data Path):




شکل ۷: بخش مسیر داده (Data Path)

در مسیر داده به اجزای زیر نیاز داریم:

- شمارنده R0: یک ثابت ۳ بیتی با قابلیت بارگذاری موازی (پایه Load برای دریافت in_0) و شمارش رو به پایین (پایه DEC). همچنین یک گیت OR برای تشخیص شرط $R0 > 0$ از روی بیت‌های آن لازم است.
- ثابت R1: یک Shift Register هشت بیتی با قابلیت بارگذاری موازی (پایه Load برای دریافت مقدار ثابت 0b00000001 و شیفت به چپ (پایه Shift_Enable)).

- رجیستر Y: یک ثابت ۸ بیتی با پایه‌ی فعال‌ساز (Y_Load) برای نگهداری نتیجه نهایی.
 - سیگنال RE: یک فلیپ‌فلاپ نوع SR برای تنظیم وضعیت پرچم پایان عملیات.
- سنتز واحد کنترل (Control Unit): بر اساس نمودار ASM داده شده، سیستم را می‌توان به ۳ بلاک Init، Calculate و Done تقسیم کرد.



شکل ۸: واحد کنترل (Control Unit)

با استفاده از روش One-Hot، برای سه حالت موجود به ۳ فلیپ‌فلاپ D نیاز داریم که معادلات انتقال حالت آن‌ها به شرح زیر است:

$$\begin{aligned} \text{Init}^+ &= (\text{Init} \cdot \overline{\text{Start}}) + \text{Done} \\ \text{Calculate}^+ &= (\text{Calculate} \cdot (\text{R0} > 0)) + (\text{Init} \cdot \text{Start}) \\ \text{Done}^+ &= \text{Calculate} \cdot (\text{R0} > 0) \end{aligned}$$

همچنین سیگنال‌های فرمان مسیر داده (Command Signals) که توسط واحد کنترل تولید می‌شوند، بر

اساس شرطهای موجود در بلوکهای ASM به این شکل استخراج می شوند:

R0_Load = RE_R = R1_Load = Init · Start

Shift_Enable = R0_DEC = Calculate · (R0 > ۰)

Y_Load = RE_S = Done