



طراحی سیستم‌های دیجیتال

بهار ۱۴۰۵

استاد: دکتر اجاللی


محسن صلاح - ۴۰۳۱۰۶۲۳۸

شیفت رجیستر ۳ بیتی

تمرین شماره ۳

۱ هدف تمرین

هدف از این تمرین، توصیف رفتاری یک فلیپ‌فلاپ حساس به لبه با تاخیر ۳ واحد زمانی در زبان Verilog و سپس اتصال ساختاری ۳ عدد از آن‌ها به یکدیگر جهت ساخت یک شیفت رجیستر (Shift Register) سه بیتی است. در این گزارش، عملکرد مدار طراحی شده بر روی سیگنال‌های ورودی مشخص شده در نمودار زمان‌بندی زیر مورد آزمایش و ارزیابی قرار می‌گیرد.



شکل ۱: نمودار زمان‌بندی سیگنال‌های ورودی فرضی تمرین

۲ کدهای Verilog

۱.۲ ماژول فلیپ‌فلاپ (dff.v)

در این بخش، توصیف رفتاری یک فلیپ‌فلاپ D حساس به لبه مثبت ساعت آورده شده است که در آن از تاخیر درون‌واگذاری (intra-assignment delay) به میزان ۳ واحد زمانی استفاده شده است.

```
1 `timescale 1ns / 1ns
2 module dff (input clk, input d, output reg q);
3     initial begin
4         q = 0;
5     end
6
7     always @(posedge clk) begin
8         q <= #3 d;
9     end
10 endmodule
```

۲.۲ ماژول شیفت رجیستر (shift_register_3bit.v)

این ماژول با رویکرد ساختاری (Structural)، سه عدد از فلیپ فلاپ‌های تعریف شده در مرحله قبل را به صورت زنجیره وار به یکدیگر متصل می‌کند تا یک رجیستر انتقال ۳ بیتی شکل بگیرد.

```
1 `timescale 1ns / 1ns
2 module shift_register_3bit (input clk, input sin, output [2:0] q);
3     dff ff0 (clk, sin, q[0]);
4     dff ff1 (clk, q[0], q[1]);
5     dff ff2 (clk, q[1], q[2]);
6 endmodule
```

۳.۲ تست‌بنچ (testbench.v)

ماژول تست‌بنچ وظیفه تولید سیگنال ساعت، اعمال ورودی‌ها دقیقاً مطابق با زمان‌بندی فرضی مسئله و بازنویسی تغییرات سیگنال‌ها در قالب فایل waves.vcd را بر عهده دارد.

```
1 `timescale 1ns / 1ns
2 module testbench;
3     reg clk;
4     reg sin;
5     wire [2:0] q;
6
7     shift_register_3bit uut (clk, sin, q);
8
9     always #7 clk = ~clk;
10
11     initial begin
12         $dumpfile("waves.vcd");
13         $dumpvars(0, testbench);
14
15         $display("Time\tclk\tsin\tq[2:0]");
16         $display("-----");
17     end
18
19     always @(clk, sin, q) begin
20         #0.1;
21         $display("%2dt\t%b\t%b\t%b", $time, clk, sin, q);
22     end
23
24     initial begin
25         clk = 0;
26         sin = 0;
27
28         #5; sin = 1;
29         #5; sin = 0;
30         #8; sin = 1;
31
32         #40; $finish;
33     end
34 endmodule
```


۳ اجرای کد

برای کامپایل و شبیه‌سازی فایل‌ها در محیط ترمینال لینوکس با استفاده از ابزارهای iverilog و vvp، دستورات زیر اجرا شده‌اند و خروجی متنی سیستم به شرح زیر است:

```
1 mohsen@Quanta:/mnt/D/SUT/Term_4/DSD/HW/HW-3$ iverilog -o sim dff.v
   shift_register_3bit.v testbench.v && vvp sim
2 VCD info: dumpfile waves.vcd opened for output.
3 Time clk sin q[2:0]
4 -----
5 0t 0 0 000
6 5t 0 1 000
7 7t 1 1 000
8 10t 1 0 000
9 10t 1 0 001
10 14t 0 0 001
11 18t 0 1 001
12 21t 1 1 001
13 24t 1 1 011
14 28t 0 1 011
15 35t 1 1 011
16 38t 1 1 111
17 42t 0 1 111
18 49t 1 1 111
19 56t 0 1 111
20 testbench.v:38: $finish called at 58 (1ns)
21 mohsen@Quanta:/mnt/D/SUT/Term_4/DSD/HW/HW-3$
```

۴ بررسی سیگنال‌های ورودی و خروجی

با توجه به نتایج شبیه‌سازی، مشاهده می‌شود که هر لبه مثبت ساعت ورودی s_in را نمونه‌برداری می‌کند، اما تغییر خروجی فلیپ‌فلاپ‌ها به دلیل تاخیر ۳ واحد زمانی، دقیقاً ۳ ثانیه (یا واحد زمانی) پس از لبه ساعت اتفاق می‌افتد. این امر باعث می‌شود که داده‌ها گام به گام و با تاخیر مشخص در طول رجیستر جابه‌جا شوند. شکل موج استخراج شده از نرم‌افزار GTKWave صحت این رفتار را تایید می‌کند:



شکل ۲: شکل موج سیگنال‌های داخلی و خروجی رجیستر در محیط GTKWave