

전자전기컴퓨터설계실험Ⅱ

실험 전 보고서

LAB7

학과	전자전기컴퓨터공학부
이름 / 학번	김승민 / 2023440021
작성일	2026년 10월 31일
대상	SPI 통신과 MCU FPGA 연결
검증 환경	VS Code / Vivado

1. 실험 목적과 관련 이론

실험 목적

master source가 생성한 클록에 맞추어 MCU와 FPGA 사이에 데이터를 전송하고, 송신 파형과 수신값이 일치하는지 확인한다.

과제 8에서 MCU의 SPI 파형을 관찰한 뒤, 과제 9~12에서 MCU와 FPGA의 송신·수신 역할을 바꾸어 통신 경로를 단계적으로 검증한다.[1]

이번 실험은 11월 2일 LAB7의 SPI 과제 8~12를 대상으로 한다. I²C와 별도의 FPGA 교재 실습은 수행하지 않는다. 본 보고서에서는 설계 방법, 핵심 코드, 배선과 예상 결과를 정리하고 실측 파형과 수신 로그의 비교 기준을 설정한다.

SPI Mode 0의 동작

SPI는 master source가 SCK를 공급하고 슬레이브가 그 클록에 맞추어 데이터를 받는 동기식 직렬 통신이다. 이번 설정은 Mode 0, 8비트, MSB 우선이다. CS는 LOW일 때 활성화되고, SCK는 대기 중 LOW를 유지한다.[1]

수신기는 SCK 상승 에지에서 MOSI를 읽는다. 송신기는 첫 상승 에지 전에 bit7을 준비하고, 이후 하강 에지에서 다음 비트로 바꾼다. 상승 에지 8번으로 한 바이트가 완성된다. 각 과제는 한 방향 전송이므로 SCK·MOSI·CS·GND만 연결하고 MISO는 연결하지 않는다.

장치와 공통 설정

항목	설정
MCU	NUCLEO-G474RE / SPI1
FPGA	Combo II-DLD S75 xc7s75fgga484-1
통신 형식	Mode 0 / 8비트 / MSB 우선
MCU SCK	100 MHz ÷ 128 = 781.25 kHz
FPGA SCK	50 MHz ÷ (2 × 50) = 500 kHz
송신 간격	1초마다 한 바이트
수신 로그	9600 baud

MCU는 HAL의 폴링 송수신 함수를 사용한다. SPI의 실제 클록과 비트 전송은 주변장치 하드웨어가 수행하며, 이 실습에서는 SPI ISR이나 타이머, PWM 인터럽트를 시작하지 않는다.[1][2]

검증용 데이터

송신값	bit7 → bit0	예상 로그
0x55	01010101	RX=55
0xA5	10100101	RX=A5
0x00	00000000	RX=00
0xFF	11111111	RX=FF

기본 코드는 55 → A5 → 00 → FF를 반복한다. 55는 교번 패턴, A5는 비트 순서, 00과 FF는 일정한 LOW, HIGH 데이터의 전달 여부를 확인하는 데 사용한다. 터미널에서 숫자를 입력하는 방식이 아니라 송신기가 자동으로 바이트를 보낸다.

2. 과제 8 MCU 송신 파형 확인

설계 목표와 회로 구성

MCU를 SPI1 마스터로 실행하고 오실로스코프로 SCK, MOSI, CS를 측정한다. 이 과제에서는 FPGA가 필요하지 않다. PB3에 SCK, PA7에 MOSI, PB6에 CS 프로브를 연결하고 프로브 접지는 MCU

GND에 연결한다.[1]
채널 수가 부족하면 SCK와 MOSI를 먼저 측정하고 CS를 따로 확인한다. CS 하강 에지 또는 SCK 상승 에지로 트리거를 설정하여 한 바이트의 8개 클록을 확대한다. 기본 패턴이 바뀌어 관찰하기 어려우면 고정 송신값을 사용한다.

송신 핵심 코드

polling_routine()은 HAL_GetTick()의 차이가 1000 ms 이상일 때 송신한다. 다음은 실제 송신 부분을 줄바꿈하여 발췌한 코드이다. tx에는 선택한 검증용 바이트가 저장되어 있다.[1][2]

```
HAL_GPIO_WritePin(
 SPI_CS_ece2_GPIO_Port,
 SPI_CS_ece2_Pin, GPIO_PIN_RESET);
HAL_StatusTypeDef result =
 HAL_SPI_Transmit(
  &hspi1, &tx, 1U, 100U);
HAL_GPIO_WritePin(
 SPI_CS_ece2_GPIO_Port,
 SPI_CS_ece2_Pin, GPIO_PIN_SET);
```

CS를 LOW로 만든 뒤 1바이트를 보내고, 완료 또는 오류 후에도 HIGH로 복귀시킨다. 100U는 최대 대기 시간 100 ms이며 전송 주파수를 의미하지 않는다. 송신 로그의 result=0은 HAL_OK로 함수가 정상 종료했음을 뜻한다. 상대 장치의 수신 성공은 수신값으로 별도 판단한다.

예상 파형과 검증 계획

SCK 주기는 1/781250초 = 1.28 µs이고, 8클록의 시간은 약 10.24 µs이다. 실제 CS LOW 폭에는 GPIO 제어와 함수 실행 시간이 포함되므로 반드시 10.24 µs와 같을 필요는 없다.
CS LOW 구간에서 상승 에지가 8번인지 확인하고, 각 상승 에지의 MOSI 값을 왼쪽부터 읽어 표의 비트열과 비교한다. SCK 대기 LOW, 첫 비트의 사전 준비, 데이터가 바뀌는 에지도 함께 확인한다. 4개 패턴별 파형과 측정 주파수를 저장할 계획이다.

3. 과제 9 MCU 간 SPI 통신

설계 목표와 회로 구성

지정된 상대 조와 MCU 두 대를 연결하여 송신값과 수신 VCP UART 출력을 비교한다. A–B, C–D, E–F, G–H, I–J 조가 짝을 이루며, 각자 마스터 송신과 슬레이브 수신을 모두 수행한다.[1]

신호	송신 MCU	수신 MCU
SCK	PB3	PB3
MOSI	PA7	PA7
CS / NSS	PB6	PA4
기준 전위	GND	GND

수신기의 장치 선택 입력은 PA4이다. 송신 PB6를 수신 PB6에 연결하지 않도록 주의한다. 역할을 교대할 때 실행 구성을 바꾸고 CS 배선도 새 송신 PB6 → 새 수신 PA4로 옮긴다.

슬레이브 초기화와 수신 코드

수신 보드는 ece2_474_init()에서 SPI1을 해제한 뒤 SPI_MODE_SLAVE와 SPI_NSS_HARD_INPUT으로 재초기화한다. 이어 PA4를 GPIO_AF5_SPI1, 풀업 입력 경로로 설정한다. 송신 보드는 기본 마스터 설정을 유지한다.[1][2]

```
uint8_t rx = 0;
HAL_StatusTypeDef result =
 HAL_SPI_Receive(
  &hspi1, &rx, 1U, 2000U);
if (result == HAL_OK) {
 spi_last_rx = rx;
 ++spi_rx_count;
 printf("RX=%02X\r\n",
        (unsigned int)rx);
}
```

이 코드는 성공 처리 부분의 발췌이다. 전체 코드에서는 HAL_TIMEOUT과 기타 오류를 나누어 횟수와 메시지를 기록한다. 2000 ms 동안 데이터가 없으면 RX timeout이 출력된다. 송신기를 아직 실행하지 않았다면 정상적인 대기 결과로 해석한다.

예상 결과와 검증 계획

수신 보드를 먼저 실행한 뒤 송신 보드를 실행한다. 송신 로그 TX=55, result=0에 대응하여 수신 PC에는 RX=55가 나타나야 한다. 이후 A5, 00, FF도 같은 순서로 수신되는지 확인한다. 역할 교대 전후의 로그를 각각 저장한다.

디버거에서는 spi_last_tx, spi_last_rx와 송수신 횟수를 확인할 수 있다. 파형 측정 중에는 중단점을 해제한다. 수신 정지 상태에서 송신하면 데이터가 누락될 수 있으므로, 디버깅으로 멈춘 구간과 정상 실행 구간을 구분한다.

4. 과제 10 MCU → FPGA로 전송

설계 목표와 회로 구성

자기 조의 MCU를 마스터로, FPGA를 슬레이브로 사용한다. FPGA에서 SPI 수신 회로를 작성하고 수신 바이트를 UART로 PC에 표시한다. MCU에는 과제 10 실행 구성, FPGA에는 spi_rx_top을 사용한다.[1]

MCU 출력	FPGA PORT A	패키지 핀
PB3 / SCK	I/O 00	F8
PA7 / MOSI	I/O 01	E8
PB6 / CS	I/O 02	A7
GND	GND 단자	GND

PORT A I/O 00·01·02와 F8·E8·A7의 대응은 교재 73쪽 BDIO 핀표를 따른다.[3] 이 세 신호에 SCK·MOSI·CS 역할을 부여한 것은 본 설계의 선택이다. 핀 번호와 실제 배선을 XDC에 일치시키며, 교재에 고정 SPI 전용 핀으로 지정된 것으로 해석하지 않는다.

PORT A ENABLE은 OFF로 둔다. 교재 회로에서 BD_SEL1이 LOW가 되어 버스 스위치의 활성 LOW /BE가 켜지는 구성이다.[3][4] 신호는 3.3 V 기준으로 연결하고 공통 GND를 사용한다.

FPGA 수신 회로 구조

spi_slave_rx는 외부 SCK·MOSI·CS를 50 MHz 클록으로 2단 동기화하고 SCK 상승 에지를 검출한다. CS LOW 동안 시프트 레지스터에 MOSI를 순서대로 넣고, 8번째 비트에서 data와 한 클록 길이 valid를 발생시킨다. CS가 HIGH가 되면 미완성 바이트를 버리고 비트 수를 초기화한다.

```
if (cs_sync[1]) begin
 bits <= 0;
 shift <= 0;
end else if (sck_sync[1] &&
             !sck_prev) begin
 shift <= {shift[6:0],
           mosi_sync[1]};
 if (bits == 7) begin
  data <= {shift[6:0],
           mosi_sync[1]};
  valid <= 1;
  bits <= 0;
 end else bits <= bits + 1'b1;
end
```

위 코드는 수신 핵심 부분이다. 전체 코드에는 리셋, 입력 동기화, sck_prev 갱신과 valid 기본값 0 처리가 포함된다. 2단 동기화는 비동기 입력의 메타안정성 위험을 줄이지만 임의의 고속 SPI 입력을 보장하지는 않는다. 이번에는 SCK를 1 MHz 이하로 제한한다.

UART 연결과 예상 결과

수신 data는 LED와 16바이트 FIFO로 전달된다. spi_uart_report와 uart_byte_tx가 RX=55 뒤에 CR/LF를 붙여 9600 baud로 출력한다. FPGA의 USB to Serial 단자를 PC에 연결하며, JTAG 단자는 비트스트림 다운로드에 사용한다. FPGA UART TX 핀은 F6이다.[3]

LED1은 bit7, LED8은 bit0이다. 0x55이면 bit6·4·2·0, 즉 LED2·4·6·8에 대응하는 출력이 1이어야 한다. UART 로그에서 4개 패턴의 값과 순서를 비교하고, 마지막 수신값의 LED 표시도 함께 확인한다.

5. 과제 11 FPGA → MCU로 전송

설계 목표와 회로 구성

FPGA를 마스터로 사용하여 SCK·MOSI·CS를 직접 생성한다. FPGA에는 spi_tx_top, MCU에는 과제 11 수신 구성을 다운로드한다. 오실로스코프로 FPGA 송신 파형을 먼저 확인한 뒤 MCU의 VCP UART 수신값을 비교한다.[1]

FPGA PORT A	출력 신호	수신 MCU
I/O 00 / F8	SCK	PB3
I/O 01 / E8	MOSI	PA7
I/O 02 / A7	CS	PA4
GND	공통 접지	GND

과제 10과 신호 방향이 반대이므로 MCU를 반드시 슬레이브로 설정한다. 특히 FPGA CS 출력은 MCU PA4에 연결한다. 두 장치를 동시에 마스터 출력으로 설정하지 않는다.

송신 상태기계와 핵심 코드

spi_master_tx는 IDLE, SHIFT, HOLD 상태로 구성한다. IDLE에서 SCK LOW와 CS HIGH를 유지하다가 1초 간격에 도달하면 CS를 낮추고 bit7을 준비한다. SHIFT에서는 반주기마다 SCK를 반전시키며, 하강 에지에서 다음 비트를 준비한다.

```
if (!spi_sck)
 spi_sck <= 1;
else begin
 spi_sck <= 0;
 if (bit_index == 0)
  state <= HOLD;
 else begin
  bit_index <= bit_index - 1'b1;
  spi_mosi <= tx[bit_index-1'b1];
 end
end
```

위 동작은 half_count가 HALF_CYCLES-1에 도달했을 때 실행한다. 마지막 비트의 상승 에지만으로 끝내지 않고 마지막 하강 에지까지 만든 뒤 HOLD에서 CS를 해제한다. 첫 비트와 마지막 비트의 유지 시간을 확보하기 위한 구성이다.

예상 시간과 검증 계획

검사 항목	계산상 예상값
기준 클록	50 MHz / 20 ns
SCK 반주기	50클록 / 1 µs
SCK 주기	2 µs / 500 kHz
8클록 시간	16 µs
CS LOW 폭	17 µs

검사 항목	계산상 예상값
송신 시작 간격	50,000,000클록 / 1 s

CS와 첫 비트는 첫 상승 에지 1 µs 전에 준비된다. 마지막 하강 에지는 CS 활성화 후 16 µs에 발생하고 1 µs 후 CS를 해제하므로 LOW 폭은 17 µs로 예상한다. 측정한 에지 수, 주파수, 비트 순서와 MCU의 RX 로그를 함께 비교한다.

6. 과제 12 FPGA 간 SPI 통신

설계 목표와 회로 구성

FPGA 두 대를 연결한다. 송신기는 과제 11의 spi_tx_top, 수신기는 과제 10의 spi_rx_top을 사용한다. 두 회로의 동작을 재사용하여 MCU 없이도 SPI 전송과 UART 수신 확인이 가능한지 검증한다.[1]

송신 FPGA	수신 FPGA	역할
I/O 00	I/O 00	SCK
I/O 01	I/O 01	MOSI
I/O 02	I/O 02	CS
GND	GND	공통 접지

양쪽 PORT A를 활성화하고 수신 FPGA의 USB to Serial을 PC에 연결한다. FPGA를 연결하는 PC는 서로 달라도 되며, 수신 PC에는 해당 USB 드라이버와 시리얼 모니터가 필요하다. 수신기를 먼저 준비한 뒤 송신기를 실행한다.

예상 결과와 역할 교대

수신 UART에는 RX=55, RX=A5, RX=00, RX=FF가 약 1초 간격으로 반복되어야 한다. 수신 FPGA LED도 마지막 바이트에 맞게 갱신되어야 한다. 송신기·수신기 역할을 교대하여 동일한 검사를 반복한다.

역할 교대 시 FPGA의 tx/rx 비트스트림을 바꾸고 UART 모니터를 새 수신 보드에 연결한다. PORT A의 신호 배치는 동일하게 유지한다. 4바이트 순서를 여러 차례 관찰하여 특정 값의 오류뿐 아니라 누락과 중복도 확인할 계획이다.

7. 소스 구성과 GitHub 주소

주요 파일과 역할

파일	역할
ece2_474_routine.c	MCU 송수신과 NSS 설정
stm32_3_task.h	과제·송신 패턴 매크로
spi_master_tx.v	FPGA SPI 마스터
spi_slave_rx.v	동기화와 8비트 수신
spi_uart_report.v	FIFO와 ASCII 문자열
uart_byte_tx.v	9600 baud UART 송신
spi_tops.v	송수신 최상위 연결
board_common.xdc	클록·리셋·PORT A·LED
receiver.xdc	수신 UART와 입력 제약
tb_spi_system.sv	SPI·UART 자동 검사

저장소:
https://github.com/thechef030/STM32_3
브랜치: stm32-3
기준 커밋:
588b705d8871df9bfe46ee70f3710f30adbbb4d9
태그: v1.1.0

9. 참고문헌

[1] 전자전기컴퓨터설계실험II, LAB7
STM32_3

[2] STMicroelectronics, STM32CubeG4 MCU Firmware Package 및 STM32G4 HAL SPI 드라이버. SPI 초기화·해제와 폴링 송수신 API를 참조하였다.

[3] 실습 교재『VERILOG HDL을 이용한 디지털 논리 회로 설계』, 제공된 핀 구성표와 회로도. 73쪽의 BDIO_00~02 및 PORT A 회로, USB 통신 절의 USB_TXD F6 핀표를 참조하였다.

[4] Diodes Incorporated, PI3C3245 데이터시트, Bus Enable 기능표. /BE가 LOW일 때 버스가 연결되는 조건을 확인하였다.