



전자전기컴퓨터설계실험II

실험 후 보고서

LAB1

학과	전자전기컴퓨터공학부
이름 / 학번	김승민 / 2023440021
작성일	2026년 09월 16일
대상	조합회로 실습
검증 환경	Vivado XSim 2026.1 / VS Code VaporView

1. 목적과 실행 환경

실험 목적


개별 회로 10개를 VS Code에서 먼저 검증하고 Vivado와 보드에 확인한다.

실행 방법

1. 공개 템플릿을 복제하고 새 창에서 연다.
2. RTL, TB, XDC를 직접 작성하고 네 입력 조합을 검사한다.
3. 같은 소스를 Vivado에 등록하고 다시 시뮬레이션한다.
4. Spartan-7용 비트스트림을 생성한다.

실행 환경

- Vivado 2026.1 설치와 실행 확인



- GitHub 계정 생성 및 주소 기재

계정: thechef030

주소: <https://github.com/thechef030>

공통된 도구 버전

icarus verilog: version 13.0

git: version 2.55.0.windows.5

python: python 3.13.15

vscode: 1.137.0

선정 실험 2개: 실험4, 실험5

2. 실험 1

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1

- FPGA Part: xc7s75fpga484-1

- Top Module: 설계 top: logic_gate

TB top: tb_logic_gate_modern

- Pin constraint:

신호	방향	pin	용도
a	input	K4	KEY1
b	input	N8	KEY2
x	output	L4	LED1
y	output	M4	LED2
z	output	M2	LED3


모든 입출력 포트의 I/O Standard는 LVC MOS33으로 설정하였다.

- Git Commit:


https://github.com/thechef030/lab1_01_logic_gates/commit/0d11cc720ae44fb9a51db79ed9086fc9bc645262

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscope 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 4가지 입력 조합을 수행하여 40ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

Name	Constraint	Status	WNS	TNS	WHS	THS	WHS	TNS	Total Power	Subnet Power	Methodology	NSD Score	Self-Improvement	LOF	FF	BRAM	UBRAM	DSP	Start	Elapsed	Run Strategy
synth_1	constraints	synth_design:Complete	NA	NA	NA	NA	NA	2.701	0					2	0	0	0	0	14/02/26 03:54 PM	00:01:10	Vivado Syn
impl_1	constraints	write_bitstream:Complete	NA	NA	NA	NA	NA	2.701	0					2	0	0	0	0	14/02/26 03:55 PM	00:04:10	Vivado Imp
synth_2	constraints	Not started																			Vivado Syn

-bit 경로:

"C:\Users\Wtjgus\project_logicgates\project_logicgates\runs\wimpl_1\logic_gate.bit"

4. 장치 기록 화면, 사진, 영상과 조건 연결

00입력: https://github.com/thechef030/lab1_01_logic_gates/blob/main/evidence/board/logicgate1.jpg

01입력: https://github.com/thechef030/lab1_01_logic_gates/blob/main/evidence/board/logicgate2.jpg

10입력: https://github.com/thechef030/lab1_01_logic_gates/blob/main/evidence/board/logicgate3.jpg

11입력: https://github.com/thechef030/lab1_01_logic_gates/blob/main/evidence/board/logicgate4.jpg

실험영상: https://github.com/thechef030/lab1_01_logic_gates/blob/main/evidence/board/%EC%8B%A4%ED%97%981%EB%B3%B4%EB%93%9C%EC%98%81%EC%83%81.mp4

4

5. 예상값, 두 시뮬레이션, 실측 비교

a	b	x AND	y OR	z XOR
0	0	0	0	0
0	1	0	1	1
1	0	0	1	1
1	1	1	1	0

위에 첨부한 사진과 같이 두 시뮬레이션(Vivado와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에 서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 Logic gate의 논리 동작을 정상적으로 구현함을 확인했다.

3. 실험 2

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado Version: 2026.1
- FPGA Part: xc7s75fpga484-1
- Top Module: 설계 top: full_adder
TB top: tb_full_adder
- Pin constraint:

신호	방향	pin	용도
a	input	K4	KEY1
b	input	N8	KEY2
cin	input	N4	KEY3
cout	output	L4	LED1
s	output	M4	LED2


모든 입출력 포트의 I/O Standard는 LVCMOS33으로 설정하였다.

- Git Commit:


https://github.com/thechef030/lab1_02_fulladder/commit/00435c00370f194376016969074f311aa1436047

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 8가지 입력 조합을 수행하여 80ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공



-bit 경로:

```
"C:\Users\wtjgus\fulladder\fulladder.runs\
impl_1\full_adder.bit"
```

4. 장치 기록 화면, 사진, 영상과 조건 연결

011입력: https://github.com/thechef030/lab_1_02_fulladder/blob/main/evidence/board/fulladder1.jpg

111입력: <https://github.com/thechef030/lab>

[1_02_fulladder/blob/main/evidence/board/fulladder2.jpg](#)

실험영상: https://github.com/thechef030/la_b1_02_fulladder/blob/main/evidence/board/fulladder%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

시간(ns)	a	b	cin	s	cout
0~10	0	0	0	0	0
30~40	0	1	1	0	1
70~80	1	1	1	1	1

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 Full adder의 논리 동작을 정상적으로 구현함을 확인했다.

4. 실험 3

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1

- FPGA Part: xc7s75fqga484-1

- Top Module: 설계 top: adder_4bit
TB top: tb_adder_4bit

- Pin constraint:

신호	방향	pin	용도
a	input	Y1, W3, U2, T1	DIP1~4
b	input	W4, W1, V4, U4	DIP5~8
s	output	M4, M2, N7, M7	LED1
cout	output	L4	LED2~5

모든 입출력 포트의 I/O Standard는


LVC MOS33으로 설정하였다.

- Git Commit:

https://github.com/thechef030/lab1_03_adder4/commit/bf0a3357f85847ef491171af7f802c5f639bb525

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 256가지 입력 조합을 수행하여 2560ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

Go to Console Messages Log Reports Dev Runs																			1 - 00	
Q 🔍 ⏪ ⏩ ⏴ ⏵ ⏶ ⏷ ⏸ ⏹ ⏺ ⏻ ⏼ ⏽ ⏾ ⏿																				

-bit 경로:

```
"C:\Users\wtjgus\project_adder4\project_a  
dder4.runs\impl_1\adder_4bit.bit"
```

4. 장치 기록 화면, 사진, 영상과 조건 연결

0+0: https://github.com/thechef030/lab1_03_adder4/blob/main/evidence/board/4bitadder1.jpg

1+15: <https://github.com/thechef030/lab1>

[03_adder4/blob/main/evidence/board/4bitadder2.jpg](#)

15+15: https://github.com/thechef030/lab1_03_adder4/blob/main/evidence/board/4bit_adder3.jpg

실험영상: https://github.com/thechef030/la_b1_03_adder4/blob/main/evidence/board/4_bitadder%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

a	b	s	cout
0000	0000	0000	0
0001	1111	0000	1
1111	1111	1110	1

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 4bit adder의 논리 동작을 정상적으로 구현함을 확인했다.

6. 수정 사항

simulation이 계속 1000ns에서 끊기는 일
이 발생했다. 따라서 tcl console에서 1000n
s까지만 실행한다는 문구를 찾았다. 이에
따라서 tcl console에 restart를 입력하고 ru
n 3000 ns를 입력하여 정상적으로 2560ns
에 종료하도록 설정하였다.

5. 실험 4

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fgga484-1
- Top Module: 설계 top: sub_4bit
TB top: tb sub 4bit

- Pin constraint:

신호	방향	pin	용도
a	input	Y1, W3, U2, T1	DIP1~4
b	input	W4, W1, V4, U4	DIP5~8
d	output	M4, M2, N7, M7	LED1
bor	output	L4	LED2~5


모든 입출력 포트의 I/O Standard는 LVCMOS33으로 설정하였다.

- Git Commit:

https://github.com/thechef030/lab1_04_subtractor4/commit/85f8380bc56074fe4505e303b82989cee7f46eb4

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 256가지 입력 조합을 수행하여 2560ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

Name	Component	Status	MNO	TMO	WMS	TIS	MDS	TMS	Total Power	Sched Factor	Rechargeable	RQI Score	QoS Suggestions	LST	Ft	BKMR	UMMR	DSP	Start	Expiry	Air Strategy
✓ ipnet_1	control	ipnet_deployCompleted													4	0	0	0	9/18/20, 16:28 PM	16/28/20	Watch Together
✓ mgf_1	control	mef_deployCompleted	NA	NA	NA	NA	NA	NA	0.00	0					4	0	0	0	9/18/20, 16:28 PM	16/28/20	Watch Together


-bit 경로:

```
"C:\Users\wtjgus\project_subtractor\project_subtractor.runs\impl_1\sub_4bit.bit"
```


4. 장치 기록 화면, 사진, 영상과 조건 연결

https://github.com/thechef030/lab1_04_subtractor4/tree/main/evidence


1. 0-0, bor = 0, d = 0




2. 0-1, bor = 1, d = 15



3. 15-0, bor = 0, d = 15



4. 1-1, bor = 0, d = 0



5. 예상값, 두 시뮬레이션, 실측 비교

a	b	d	bor
0000	0000	0000	0
0000	0001	1111	1
1111	0000	1111	0

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에 서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 4bit subtractor의 논리 동작을 정상적으로 구현함을 확인했다.

6. 수정 사항

simulation이 계속 1000ns에서 끊기는 일이 발생했다. 따라서 tcl console에서 1000ns까지만 실행한다는 문구를 찾았다. 이에 따라서 tcl console에 restart를 입력하고 run 3000 ns를 입력하여 정상적으로 2560ns에 종료하도록 설정하였다.

6. 실험 5

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fpga484-1

- Top Module: 설계 top: compare_4
TB top: tb_compare_4

- Pin constraint:

신호	방향	pin	용도
a	input	Y1, W3, U2, T1	DIP1-4
b	input	W4, W1, V4, U4	DIP5-8
o	output	L4	LED1
		M4	LED2
		M2	LED3


모든 입출력 포트의 I/O Standard는 LVCMOS33으로 설정하였다.

- Git Commit:

https://github.com/thechef030/lab1_05_comparator4/commit/996c31c962712569be6a1f707729cc186e6624da

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscope 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 256가지 입력 조합을 수행하여 2560ns에 종료함을 확인했다.


3. 합성, 구현, bit 경로

-synthesis & implement: 성공

Name	Concerns	Status	MIS TMS	MIS TIS	MIS TMS	TotalPMS	FuelFlow	Technology	RQ Score	Qual Score	LIT #	BW	URM	ZIP	Start	Expend	RunLength
 	concern1	singleImageComplete	NA	NA	NA	NA	2075	0			5	0	0	0	9/14/2014 8 PM	607552	VisualSynthesis
 	concern1	writeJohnsonComplete	NA	NA	NA	NA	2075	0			5	0	0	0	9/14/2014 8 PM	605538	VisualSynthesis

-bit 경로:


"C:\Users\wtjgus\project_comparator4\project_comparator4.runs\wimpl_1\wcompare_4.bit"




4. 장치 기록 화면 사진, 영상과 조건 연결

https://github.com/thechef030/lab1_05_comparator4/tree/main/evidence

1. 0 대 0, 010



2.0 대 1,001



3. 1 대 0, 100

5. 예상값, 두 시뮬레이션, 실측 비교

시간(ns)	a	b	o
0~10	0000	0000	010
10~20	0000	0001	001
160~170	0001	0000	100

위에 첨부한 사진과 같이 두 시뮬레이션(V-Scode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 4bit comparator의 논리 동작을 정상적으로 구현함을 확인했다.

7. 실험 6

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fgga484-1
- Top Module: 설계 top: mux_4x1
TB top: tb_mux_4x1
- Pin constraint:

신호	방향	pin	용도
i	input	K4, N8, N4, N1	KEY1-4
s	input	Y1, W3	DIP1-2
z	output	L4	LED1


모든 입출력 포트의 I/O Standard는 LVCMOS33으로 설정하였다.

- Git Commit:


https://github.com/thechef030/lab1_06_mux4to1/commit/3ea2dfe15b9c358f6589c46b650f4ab532f9a850

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 64가지 입력 조합을 수행하여 640ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

7d Console Messages Log Reports Design Runs																						7d
Q																						
Name	Comments	Status	WNS	TNS	WIS	TIS	WSES	TSES	TotalPower	FailedRoutes	Methodology	FPQ Score	QoS Suggestions	LUT	FF	BRAM	UBRAM	DSP	Start	Elapsed	Run Strategy	
✓ synth_3	synth_3	synth_design Completed												1	0	0	0	0	9/19/26 12:44 AM	00:07:02	WinGate Syn	
✓ impl_3	impl_3	impl_bitstream Completed	NA	NA	NA	NA	NA	NA	1.40E	0				1	0	0	0	0	9/19/26 12:53 AM	00:11:06	Vivado Imp	

-bit 경로:

"C:\Users\Wtjgus\project_mux4to1\project_mux4to1\runs\impl_1\mux_4x1.bit"

4. 장치 기록 화면, 사진, 영상과 조건 연결

1000에서 00 선택: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux1.jpg

1000에서 01 선택: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux2.jpg

1000에서 10 선택: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux3.jpg

1000에서 11 선택: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux4.jpg

0001에서 11 선택: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux5.jpg

실험영상: https://github.com/thechef030/lab1_06_mux4to1/blob/main/evidence/board/4to1mux%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

I	s	z
1000	00	1
1000	01	0
0001	11	1

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 4to1 mux의 논리 동작을 정상적으로 구현함을 확인했다.

8. 실험 7

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fgga484-1
- Top Module: 설계 top: demux_1x8
TB top: tb_demux_1x8

- Pin constraint:

신호	방향	pin	용도
i	input	K4	KEY1
s	input	Y1, W3, U2	DIP1-3
o	output	L4, M4, M2, N7, M7, M3, M1, N5	LED1-8


모든 입출력 포트의 I/O Standard는 LVCNMOS33으로 설정하였다.

- Git

Commit: https://github.com/thechef030/lab1_07_demux1to8/commit/347fe6246b19f942fa3fc18d652814b1ffe21508

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 16가지 입력 조합을 수행하여 160ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

-bit 경로:

"C:\Users\wtjgus\project_decoder\project_decoder.runs\Wimpl_1\decoder3x8.bit"

4. 장치 기록 화면, 사진, 영상과 조건 연결

0 입력했을 때 000 선택: https://github.com/thechef030/lab1_07_demux1to8/blob/main/evidence/board/1to8demux1.jpg

1 입력했을 때 000 선택: https://github.com/thechef030/lab1_07_demux1to8/blob/main/evidence/board/1to8demux2.jpg

1 입력했을 때 111 선택: https://github.com/thechef030/lab1_07_demux1to8/blob/main/evidence/board/1to8demux3.jpg

실험영상: https://github.com/thechef030/lab1_07_demux1to8/blob/main/evidence/board/1to8demux%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

시간(ns)	I	s	o
0~10	0	000	00000000
80~90	1	000	10000000
150~160	1	111	00000001

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 1to8 demux의 논리 동작을 정상적으로 구현함을 확인했다.

9. 실험 8

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fgga484-1
- Top Module: 설계 top: encoder8x3
TB top: tb_encoder8x3
- Pin constraint:


신호	방향	pin	용도
i	input	K4, N8, N4, N1, P6, N6, L5, J2	KEY1-8
a	output	L4, M4, M2	LED1-3

모든 입출력 포트의 I/O Standard는 LVCNMOS33으로 설정하였다.


- Git Commit:
https://github.com/thechef030/lab1_08_encoder8to3/commit/23e3dd0c5560961fbf74218457a3aa88d8083765

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscope 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 256가지 입력 조합을 수행하여 2560ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

10 Consoles		Messages	Log	Reports	DesignRun																
Q 🔍 ⏮ ⏪ ⏩ ⏭ ⏮ ⏪ ⏩ ⏭ ⏮ ⏪ ⏩ ⏭ ⏮ ⏪ ⏩ ⏭																					
Name	Consoles	Status	WNS	TNS	WDS	TDS	WPS	TDS	Total Power	Failed Runs	Methodology	QoS Score	QoS Suggesters	LUT	FF	BRAM	DSP	Start	Elapsed	Run Strategy	
synth_1	constrs_1	synth_design:Completed												5	0	0	0	0	0:19:52.140.148	00:00:57	Vivado Synthesis
impl_1	constrs_1	write_bitstream:Completed	NA	NA	NA	NA	NA	NA	0.000	0				5	0	0	0	0	0:19:52.147.148	00:00:04	Vivado Implementation

-bit 경로:

"C:\Users\wtjgus\project_encoder\project_encoder.runs\wimpl_1\wencoder8x3.bit"

4. 장치 기록 화면, 사진, 영상과 조건 연결

10000000 입력: https://github.com/thechef030/lab1_08_encoder8to3/blob/main/evidence/board/8to3encoder1.jpg

00000001 입력: https://github.com/thechef030/lab1_08_encoder8to3/blob/main/evidence/board/8to3encoder2.jpg

00000011 입력: https://github.com/thechef030/lab1_08_encoder8to3/blob/main/evidence/board/8to3encoder3.jpg

실험영상: https://github.com/thechef030/lab1_08_encoder8to3/blob/main/evidence/board/8to3encoder%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

I	a
10000000	000
00000001	111
00000011	000(잘못된 입력)

위에 첨부한 사진과 같이 두 시뮬레이션(VScode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 8to3 encoder의 논리 동작을 정상적으로 구현함

을 확인했다.

10. 실험 9

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fpga484-1
- Top Module: 설계 top: decoder3x8
TB top: tb_decoder3x8
- Pin constraint:

신호	방향	pin	용도
a	input	K4	KEY1
b	input	N8	KEY2
c	input	N4	KEY3
o	output	L4, M4, M2,N7,M7, M3, M1, N5	LED1-8


모든 입출력 포트의 I/O Standard는 LVC MOS33으로 설정하였다.

- Git Commit:


https://github.com/thechef030/lab1_09_dec_order3to8/commit/5f32045c65673abd941efadb617472d8921e1449

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형




-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 8가지 입력 조합을 수행하여 80ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공



-bit 경로:

```
"C:\Users\wtjgus\project_decoder\project_decoder.runs\impl_1\decoder3x8.bit"
```

4. 장치 기록 화면, 사진, 영상과 조건 연결

000입력: https://github.com/thechef030/lab_1_09_decoder3to8/blob/main/evidence/board/3to8encoder1.jpg

011 입력: https://github.com/thechef030/lab1_09_decoder3to8/blob/main/evidence/board/3to8encoder2.jpg

111 입력: https://github.com/thechef030/lab_1_09_decoder3to8/blob/main/evidence/board/3to8encoder3.jpg

실험영상: https://github.com/thechef030/lab1_09_decoder3to8/blob/main/evidence/board/3to8decoder%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

a	b	c	o
0	0	0	00000001
0	1	1	00001000
1	1	1	10000000

위에 첨부한 사진과 같이 두 시뮬레이션(V-Scode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에 서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 3to8 decoder의 논리 동작을 정상적으로 구현함을 확인했다.

11. 실험 10

1. Vivado버전, part, top, 핀제약, 코드 커밋

- Vivado 버전: 2026.1
- FPGA Part: xc7s75fgga484-1
- Top Module: 설계 top: seg_decoder
TB top: tb_seg_decoder
- Pin constraint:

신호	방향	pin	용도
bcd	input	Y1, W3, U2, T1	DIP1-4
seg_data	output	P1, P3, P7, N3, T5, R2, R4, R6	LED출력 (a, b, c, d, e, g, f, g, dp)

모든 입출력 포트의 I/O Standard는 LVCMOS33으로 설정하였다.


- Git Commit:
https://github.com/thechef030/lab1_10_seven_segment/commit/43aaf0df73028ddf6e87ea143fb9520745209a59

2. VS Code와 Vivado의 입력, 출력, 시간, 검사 수 비교

-Vscode 파형



-Vivado 파형



vscode와 vivado의 입력이 동일할 때 출력이 동일함을 확인했고 16가지 입력 조합을 수행하여 160ns에 종료함을 확인했다.

3. 합성, 구현, bit 경로

-synthesis & implement: 성공

Name	Constraint	Status	WNS	TNS	TPNS	TotalPower	FailedRoutes	Methodology	HQS Score	QoS Suggestion	LUT	FF	BRAM	DSP	Start	Elapsed	Run Strategy
synth_1	constraint_1	synth_design Completed	NA	NA	NA	NA	7.05	0			4	0	0	0	919326.348 PM	00:02:14	Vivado Synthesis
impl_1	constraint_1	write_bitstream Completed	NA	NA	NA	NA	7.05	0			4	0	0	0	919326.408 PM	00:02:54	Vivado Implementation

-bit 경로:

"C:\Users\wtjgus\project_segmen\project_segmen\runs\wimpl_1\seg_decoder.bit"

4. 장치 기록 화면, 사진, 영상과 조건 연결

0 입력: https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment1.jpg

1 입력: https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment2.jpg

8 입력: https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment3.jpg

[_10_seven_segment/blob/main/evidence/board/7segment3.jpg](https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment3.jpg)

F 입력: https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment4.jpg

실험영상: https://github.com/thechef030/lab1_10_seven_segment/blob/main/evidence/board/7segment%EC%98%81%EC%83%81.mp4

5. 예상값, 두 시뮬레이션, 실측 비교

구간(ns)	bcd	예상 seg_data
0~10	0000	11111100
10~20	0001	01100000
80~90	1000	11111110
150~160	1111	10001110

위에 첨부한 사진과 같이 두 시뮬레이션(V-Scode와 Vivado) 모두 위의 표와 같은 실험 결과가 나왔다. 실제 FPGA 보드 측정에 서도 위의 표와 같은 실험 결과가 도출되었다. 따라서 작성한 RTL 코드가 의도한 seven segment의 논리 동작을 정상적으로 구현함을 확인했다.

12. 참고문헌

- 전전설 교안 LAB1
- https://github.com/Glaysia/ece2_26_2_2/tree/main/example/fpga_projects_hdl/LAB1