UNIVERSITAT POLITÈCNICA DE VALÈNCIA

etsinf
Escola Tècnica Superior d'Enginyeria Informàtica

Escola Tècnica Superior d'Enginyeria Informàtica
Universitat Politècnica de València

Guía para la definición y adaptación de algoritmos para su implementación en FPGAs mediante High Level Synthesis

TRABAJO FIN DE GRADO

Grado en Ingeniería Informática

Autor: Víctor Juan Quevedo
Tutor: David De Andres Martinez

Curso 2020-2021

Resum

Paraules clau: HLS, Xillinx, C/C++, Algorismes, FPGA, Vivado/Vitis

Resumen

Palabras clave: HLS, Xillinx, C/C++, Algoritmos, FPGA, Vivado/Vitis

Abstract

Key words: HLS, Xillinx, C/C++, Algorithms, FPGA, Vivado/Vitis

Índice general

Índice general v
Índice de figuras vii
Índice de tablas vii

1 Introducción 1
1.1 Motivación . . . 2
1.2 Objetivos . . . 2
1.3 Impacto esperado . . . 2
1.4 Estructura de la memória . . . 2
1.5 ODS . . . 2
2 Estado de arte 3
3 FPGA 5
3.1 Arquitectura de la FPGA . . . 6
3.1.1 Cofigurable Logic Block . . . 6
3.1.2 Input/Output Block . . . 6
3.1.3 Block Random Access Memory . . . 6
3.1.4 Enrutado . . . 6
3.1.5 Digital signal processing . . . 6
3.2 Arquitecturas heterogenias . . . 6
3.3 FPGA vs Otras tecnologias . . . 6
4 High Level Synthesis 7
4.1 Register Transfer Level . . . 7
4.2 HLS vs RTL . . . 7
4.3 Vitis High-Level Synthesis . . . 7
5 Preparacion del entorno 9
6 Realizar una codigo sintetizable 11
7 Optimizacion del codigo 13
7.1 Directivas #pragma . . . 13
7.2 Librerias HLS . . . 13
7.3 TMP Template metaprograming . . . 13
8 Version Final: Red neuronal 15
9 Conclusions 17
Bibliografía 19

Apéndices
A Configuració del sistema 21
A.1 Fase d'inicialització . . . 21
A.2 Identificació de dispositius . . . 21
B ??? ??????????? ???? 23

Índice de figuras

3.1 Arquitectura FPGA simplificada 5
3.2 Estructura general de un bloque logico 6

Índice de tablas

CAPÍTULO 1
Introducción

En 1984, Ross Freeman ingeniero estadounidense eléctrico y Bernard Von Der Schmitt, los dos cofundadores de Xillinx, inventaron la FPGA, como resultado de la unión de diversas tecnologías y evolución de los CPLD, situando a Xillinx como marca más populares en el desarrollo de esta tecnología, que actualmente podemos encontrar en diversos sectores, como el sector automovilístico, médico o big data, por su amplio rango de aplicación.

Actualmente esta tecnología juegan un papel importante en determinadas tareas dedicadas, ya que ofrecen un mayor rendimiento que las CPU's tradicionales. Esto ha hecho que la FPGA sufra un crecimiento en los últimos años, pero el desarrollo en estas necesita de conocimientos específicos en diseño de sistemas digitales y adaptarse a los lenguajes de descripción, como VHDL o Verilog.

A consecuencia de este crecimiento experimentado las distintas marcas dedicadas al desarrollo de estas tecnologías crearon herramientas de desarrollo en lenguajes de alto nivel para resolver este problema y así mejorar la gestión del diseño y el crecimiento de la productividad en el campo del desarrollo de software para esta, High Level Synthesis o HLS, el cual aplica una capa de abstracción en el proceso de desarrollo. El HLS se encarga de interpretar la descripción de estos lenguajes que después usara para la creación de un sistema digital, el cual implementara el comportamiento descrito mediante máquinas de estado finito.

Y aunque utilizar el high level synthesis conlleva un aprendizaje de todas sus metodologías, directivas o librerías, serán mucho más familiares y cercanas al desarrollo en lenguajes de alto nivel. Así pues, la necesidad de tener un alto rango de conocimientos sobre esta tecnología, disminuye y hace que el mundo de las FPGA más accesible a los desarrolladores, ya que solo necesitan como mínimo conocimientos de C/C++ y acatar unas normas de estilo de código.

1.1 Motivación

1.2 Objetivos

Como objetivo principal se pretende llegar a explicar las caracteristicas del High Level Synthesis desarollado por Xillinx por tal de poder definir una guia/pautas para la definición e implementación de algoritmos escritos en C/C++, asi finalmente poder adaptar un algoritmo dedicado para el funcionamiento en CPU's, a un algoritmo sintetizable y funcional en una FPGA.

Para ello el objetivo principal esta subdividido en tres partes a conseguir:

- Desarollar una primera version sintetizable, la cual se centra en encontrar las diferentes restricciones propuestas por el HLS de Xillinx.
- Desarollar una version optimizada del problema, la cual se subdivide en dos partes:
  - Desarollo de una version con las directivas #pragma para mejorar accesos a array o recorridos de estos.
  - Desarollo de una version con librerias propias del HLS para optimizar los recursos usados.
- Desarollo de la version final, la cual incluye todo lo tratado anteriormente y comparar las difernetes versiones con esta version, para ver hasta que punto mejora.

1.3 Impacto esperado

1.4 Estructura de la memória

1.5 ODS

????? ????????????? ????????????? ????????????? ????????????? ?????????????

CAPÍTULO 2
Estado de arte

Actualmente experimentamos un crecimiento tecnologico con aplicaciones de cierta complejidad y costo computacional, donde las CPU's tradicionales no puede cubrir, ya que estas tienen tiempos de latencias altos a comparacion de las FPGA, y no podriamos cubrir la necesidad de una respuesta con un corto periodo de tiempo.

Por otra parte algunas de las tareas se suelen atribuirse a GPUs gracias a su capacidad de llevar a cabo operaciones de computo en paralelo, situando a las GPUs a ser el refuezo mas popular a la hora de realizar operaciones matematicas costosas. No obstante esta popularidad ganada, no se debe a una superioridad en computo sobre las FPGAs, sino por su facilidad a la hora de configurar estas, ya que funcionan a partir de intrucciones que que son interpretadas por la CPU, haciendo que su configuracion se base en lenguajes de programacion mas comunes como C/C++, Python, Java, mientras que las FPGA requieren de conocimientos mucho mas específicos sobre la tecnologia para configurarlas a partir de lenguajes de descripcion VHDL y Verilog. Todo esto dejo a la FPGA en un papel secundario en este tipo de aplicaciones y priorizar a metodos como la parelizacion mediante las GPUs como un recurso mucho mas valorado incluso actualmente. Esta situacion llevo a valorar nuevas formas de configurar las FPGAs, dando paso al High Level Synthesis, una tecnologia que cambia completamente el flujo de diseño en la FPGAs, lo que conllevo a un desarollo mucho mas versatil y preciso.

En la actualidad encontramos varias de estas herramientas de HLS, promovidas por diferentes marcas como Intel con Intel High Level Synthesis Compiler o Xillinx con VitisHLS, siendo esta ultima la herramienta analizada utilizada en el trabajo presente.

El VitisHLS funciona dando como entrada en C/C++ sintetizable con su funcionamiento ya verificado, y esta a partir de la entrada construira un circuito funcional ya configurado. No obstante este son los pasos minimos en el flujo de diseño, ya que entre ellos encontramos varias configuraciones de optimizacion en el entrada de codigo para manipular las diferentes entradas en el RTL o disminiuir el numero de bloques usados.

CAPÍTULO 3
FPGA

Dentro del mercado de los circuitos integrados encontramos varios tipos de dispositivos, abarcando desde circuitos electronicos diseñados expresamente para la problematica a dispositivos reprogramable que se adaptan en funcion de las necesidades. Dentro de las reprogramables encontramos la tecnologia FPGA o Field Programmable Gate Array conformada por diversos bloques logicos configurables que pueden ser modificables dependiendo la necesidad del diseño y como se ha Introducido anteriormente esta se encuentras implatada en muchos sectores de la industria.

Cuanto a su configuracion, estas utilizan lenguajes de descripcion para implementar un diseño, normalment estos lenguajes de descripcion suelen ser VHDL o Verilog, los cuales luego son transferidos a la FPGA mediante el un proceso que genera un archivo Bitstream. Una vez generado, el Bitstream contiene todo lo necesario para configurar la FPGA, la logica descrita, las rutas para llegar a los bloques logicos y los valores iniciales.

Si profundizamos en la arquitectura, esta se compone principalmente de bloques logicos o CLB, los cuales esta interconectados dependiendo del comportamiento descrito por el Bitstream. No obstante esta aun necesitan de una forma de comunicar su logica con el exterior de la FPGA y aqui entran en juego la celdas de entrada y salida o IOB. Finalmente con el enrutado de los CLBs y los IOBs obtenmos una matriz de enrutado que puede ser reprogramada, otrogando a la FPGA una gran flexibilidad en cuando a las especifiaciones del diseño, lo que permite evoluciónar a la par con la problematica encargada de tratar.



Figura 3.1: Arquitectura FPGA simplificada

3.1 Arquitectura de la FPGA

Como se ha mencionado antes la FPGA esta compuesta poor varios componentes a parte de los mencionados anteriormente. Esta se compone de los siguientes:

3.1.1. Cofigurable Logic Block

Los bloques logicos son los que implementan las funciones logicas a necesidad del diseño y estan compuestos por diferentes componenetes para despeñar la funcion necesaria. El numero componenetes de estos pueden variar dependiendo de las caracteristicas del CLB, pero en general consiste en una o varios LUT's cuyas salidas se encuentran multiplexadas y son tratadas dependiendo de unos parametros de configuracion del CLB.



Figura 3.2: Estructura general de un bloque logico

Su arquitectura mas general, como podemos ver en 3.2, se compone de:

- Look-up tables: Esta determina una salida a partir de una tabla y por tanto será la que describa el comportamiento logico.
- Full adder:
- Flip-Flop:

Finalmente el numero de elementos dentro del bloque logico dependera sobre todo, de las caracteristicas del producto.

3.1.2. Input/Output Block

3.1.3. Block Random Access Memory

3.1.4. Enrutado

3.1.5. Digital signal processing

3.2 Arquitecturas heterogenias

3.3 FPGA vs Otras tecnologias

CAPÍTULO 4

High Level Synthesis

4.1 Register Transfer Level

4.2 HLS vs RTL

4.3 Vitis High-Level Synthesis

CAPÍTULO 5

Preparacion del entorno

CAPÍTULO 6

Realizar una codigo sintetizable

CAPÍTULO 7

Optimizacion del codigo

7.1 Directivas #pragma

7.2 Librerias HLS

7.3 TMP Template metaprograming

CAPÍTULO 8

Version Final: Red neuronal

CAPÍTULO 9
Conclusions

https://www.legupcomputing.com/blog/index.php/benefits-of-high-level-synthesis-for-fpga-design/

Bibliografía

[1] Jennifer S. Light. When computers were women. *Technology and Culture*, 40:3:455–483, juliol, 1999.

[2] Georges Ifrah. *Historia universal de las cifras*. Espasa Calpe, S.A., Madrid, sisena edició, 2008.

[3] Comunicat de premsa del Departament de la Guerra, emés el 16 de febrer de 1946. Consultat a http://americanhistory.si.edu/comphist/pr1.pdf.

APÉNDICE A
Configuració del sistema

????? ????????????? ????????????? ????????????? ????????????? ?????????????

A.1 Fase d'inicialització

????? ????????????? ????????????? ????????????? ????????????? ?????????????

A.2 Identificació de dispositius

????? ????????????? ????????????? ????????????? ????????????? ?????????????

APÉNDICE B

??? ????????????? ????

????? ????????????? ????????????? ????????????? ????????????? ?????????????