UNIVERSITAT POLITÈCNICA DE VALÈNCIA

etsinf
Escola Tècnica Superior d'Enginyeria Informàtica

Escola Tècnica Superior d'Enginyeria Informàtica
Universitat Politècnica de València

# Guía para la definición y adaptación de algoritmos para su implementación en FPGAs mediante High Level Synthesis

**TREBALL FI DE GRAU**

Grau en Enginyeria Informàtica

*Autor:* Víctor Juan Quevedo
*Tutor:* David De Andres Martinez

Curs 2020-2021

# Resum

**Paraules clau:** HLS, Xillinx, C/C++, Algorismes, FPGA, Vivado/Vitis

# Resumen

Actualmente las FPGA's juegan un papel importante en tareas dedicadas a una sola acción, ya que estas son mas ofrecen un mejor redimiento hacia este tipo de tareas. Por contra para uso de FPGA's se necesitan conocimientos sobre el diseño digital en lenguajes de descripcón como Verilog o VHDL. No obstante la

**Palabras clave:** HLS, Xillinx, C/C++, Algoritmos, FPGA, Vivado/Vitis

# Abstract

**Key words:** HLS, Xillinx, C/C++, Algorithms, FPGA, Vivado/Vitis

# Índex

**Índex** v
**Índex de figures** vii
**Índex de taules** vii

**1 Introducción** 1
1.1 Motivación . . . 2
1.2 Objetivos . . . 2
1.3 Impacto esperado . . . 2
1.4 Estructura de la memória . . . 2
1.5 ODS . . . 2
**2 FPGA** 3
2.1 FPGA vs Otras tecnologias . . . 3
**3 Preparacion del entorno** 5
**4 Realizar una codigo sintetizable** 7
**5 Optimizacion del codigo** 9
5.1 Directivas #pragma . . . 9
5.2 Librerias HLS . . . 9
5.3 TMP Template metaprograming . . . 9
**6 Version Final: Red neuronal** 11
**7 Conclusions** 13
**Bibliografia** 15

Apèndixs
**A Configuració del sistema** 17
A.1 Fase d'inicialització . . . 17
A.2 Identificació de dispositius . . . 17
**B ??? ??????????? ????** 19

# Índex de figures

# Índex de taules

# CAPÍTOL 1
# Introducción

En 1984, Ross Freeman ingeniero estadounidense eléctrico y Bernard Von Der Schmitt, los dos cofundadores de Xillinx, inventaron la FPGA, como resultado de la union de diversas tecnologias y evolucion de los CPLD, haciendo a Xillinx la mas populares en el desarollo de esta teconlogia, que actualmente podemos encontrar en diversos sectores, como el sector automovilistico, medico o big data, por su aplio rango de aplicación.

Estas juegan un papel importante en determinadas tareas dedicadas ya que ofrecen un mayor redimiento en menor coste. Esto ha hecho que la FPGA sufra un crecimiento en los ultimos años, pero el desarollo en estas necesita de conocimientos especificos en diseño de sistemas digitales y adaptarse a los lenguajes de descripcion, como VHDL o Verilog.

No obstante las distintas marcas dedicadas al desarollo de estas tecnologias crearon herramientas de desarollo en lenguajes de alto nivel para resolver este problema, mejorar la gestion del diseño y el crecimiento de la productividad de desarollo.

Esto se realiza mediante un proceso llamado High Level Synthesis o HLS, el cual aplica una capa de abstracion en el desarollo, el cual se encarga de interpretar la descripción de estos lenguajes que despues usara para la creación de un sistema digital, el cual implementara el comportamiento descrito mediante maquinas de estado finitas. Y aunque conlleve a un apredizaje de todas sus metodologias, directivas o librerias, seran mucho mas familiares y cercanas al desarollo en lenguajes de alto nivel.

Asi pues, la necesidad de tener un alto rango de conocimientos sobre esta tecnologia, disminuye y hace que el mundo de las FPGA mas accesible a los desarolladores, ya que solo necesitan como minimo conocimientos de C/C++ y acatar unas normas de estilo de codigo.

## 1.1 Motivación

## 1.2 Objetivos

Como objetivo principal se pretende llegar a explicar las caracteristicas del High Level Synthesis desarollado por Xillinx por tal de poder definir una guia/pautas para la definición e implementación de algoritmos escritos en C/C++. Finalmente se pretende llegar a poder a adaptar un algoritmo dedicado para el funcionamiento en CPU's, a un algoritmo sintetizable y funcional en una FPGA. Para ello el objetivo principal esta subdividido en tres partes a conseguir.

- Desarollar una primera version sintetizable, la cual se centra en encontrar las diferentes restricciones propuestas por el HLS de Xillinx.
- Desarollar una version optimizada del problema, la cual se subdivide en dos partes:
  - Desarollo de una version con las directivas #pragma para mejorar accesos a array o recorridos de estos.
  - Desarollo de una version con librerias propias del HLS para optimizar los recursos usados.
- Desarollo de la version final, la cual incluye todo lo tratado anteriormente y comparar las difernetes versiones con esta version, para ver hasta que punto mejora.

## 1.3 Impacto esperado

## 1.4 Estructura de la memória

## 1.5 ODS

????? ????????????? ????????????? ????????????? ????????????? ?????????????

# CAPÍTOL 2
# FPGA

????? ????????????? ????????????? ????????????? ????????????? ?????????????

## 2.1 FPGA vs Otras tecnologias

????? ????????????? ????????????? ????????????? ????????????? ?????????????

CAPÍTOL 3

# Preparacion del entorno

????? ????????????? ????????????? ????????????? ????????????? ?????????????

CAPÍTOL 4

# Realizar una codigo sintetizable

????? ????????????? ????????????? ????????????? ????????????? ?????????????

CAPÍTOL 5

# Optimizacion del codigo

## 5.1 Directivas #pragma

## 5.2 Librerias HLS

## 5.3 TMP Template metaprograming

CAPÍTOL 6

# Version Final: Red neuronal

CAPÍTOL 7

# Conclusions

????? ????????????? ????????????? ????????????? ????????????? ?????????????

# Bibliografia


[1] Jennifer S. Light. When computers were women. *Technology and Culture*, 40:3:455–483, juliol, 1999.

[2] Georges Ifrah. *Historia universal de las cifras*. Espasa Calpe, S.A., Madrid, sisena edició, 2008.

[3] Comunicat de premsa del Departament de la Guerra, emés el 16 de febrer de 1946. Consultat a http://americanhistory.si.edu/comphist/pr1.pdf.

# APÈNDIX A
# Configuració del sistema

????? ???????????? ???????????? ???????????? ???????????? ????????????

## A.1 Fase d'inicialització

????? ???????????? ???????????? ???????????? ???????????? ????????????

## A.2 Identificació de dispositius

????? ???????????? ???????????? ???????????? ???????????? ????????????

# APÈNDIX B

# ??? ????????????? ????

????? ????????????? ????????????? ????????????? ????????????? ?????????????