
## **Apellidos, nombre: Ivan Dragos Cornel**


PRÁCTICA: 28

- Enunciado: Estudio, desarrollo, montaje y comprobación de un circuito con un biestable JK hecho a partir del montaje de un RS hecho con puertas NAND (74LS00) y añadiendo las AND (74LS08) necesarias.
- Se debe incluir la tabla de verdad, dibujar un cronograma que demuestre que cumple la tabla de verdad y explicar el funcionamiento del biestable.
  - 3. Esquema lógico o simbólico. En caso de electrónica digital incluye tabla de verdad:



J	K	CLK	Q	Q'	Salida
0	0	1	Qo	Qo′	NC
0	1	<b>1</b>	0	1	RESET
1	0	<b>1</b>	1	0	SET
1	1	1	Qo′	Qo	Basculación

## 4. Esquema físico (todo lo necesario para que funcione):



## 5. Explicación del funcionamiento:

El biestable JK tiene un funcionamiento muy parecido al JR. La diferencia está en que, cuando J y K están en 1 no vamos a obtener un estado lógico inválido. Este biestable repara esa circunstancia, cambiando el resultado final por un estado lógico 0 si antes había un 1, o por un 1 si antes había 0.

Al ser un biestable JK síncrono quiere decir que el Clock marcará el ritmo del conjunto de biestables conectados al principal. De manera que si cambia el primero, cambiarán todos los demás

Por lo demás funcionará igual que el biestable SR.

Cerrando Reset con Set abierto:

Q1 no conduce (1 en salida Q1),

Q2 sí conduce (0 en salida Q2).

Cerrando Set con Reset abierto:

Q1 sí conduce (0 en salida) y Q2 no conduce (1 en salida).

Set y Reset abiertos: Depende del último estado anterior.

## 6. Fotografía del montaje final:

