

ひとつの系譜。多様な処理能力。

M1からM6まで、発表済みのMシリーズSoCを図で学ぶアトラス。

20チップ / 6世代 / 2020–2026

2つの軸で読む

世代はコア設計や機能を変え、階層はCPU・GPUの規模、容量、帯域幅、パッケージを変えます。新しい標準チップが、大規模処理で以前のUltraを置き換えるとは限りません。

図の読み方

小さな四角は1コアを表します。ブロック位置、面積、キャッシュ配置、配線は説明用です。コア総数と公表ダイ構成はAppleの資料に基づきます。図は機能を俯瞰する模式図で、ダイ写真や実測レイアウトではありません。メモリの帯は共通プールで、ダイ内DRAMではありません。

数値の意味

公表最大構成と歴史上の公表最大メモリ容量を記載します。端末ごとの全構成一覧や現在の購入ガイドではありません。コア数から性能比率を推定せず、空欄の階層を将来の製品とみなしません。

内容

2：全仕様一覧・3～7：20チップの図・8～13：詳細トポロジー・14～16：構造解説・17：構成要素・18～20：世代・21～23：実験・24～26：出典

[インタラクティブ版を開く →](#)

全仕様一覧

公表最大構成。メモリ容量は歴史上の公表最大値です。

チップ	発表	CPU	GPU	GB	GB/s	NE	出典
M1	2020-11	8	8	16	—	16	1
M1 Pro	2021-10	10	16	32	200	16	2
M1 Max	2021-10	10	32	64	400	16	2
M1 Ultra	2022-03	20	64	128	800	32	3
M2	2022-06	8	10	24	100	16	4
M2 Pro	2023-01	12	19	32	200	16	5
M2 Max	2023-01	12	38	96	400	16	5
M2 Ultra	2023-06	24	76	192	800	32	6
M3	2023-10	8	10	24	100	16	7
M3 Pro	2023-10	12	18	36	150	16	7
M3 Max	2023-10	16	40	128	400	16	7
M3 Ultra	2025-03	32	80	512	819	32	8
M4	2024-05	10	10	32	120	16	10
M4 Pro	2024-10	14	20	64	273	16	10
M4 Max	2024-10	16	40	128	546	16	10
M5	2025-10	10	10	32	153	16	11
M5 Pro	2026-03	18	20	64	307	16	12
M5 Max	2026-03	18	40	128	614	16	12
M5 Ultra	2026-08	36	80	512	1200	32	13
M6	2026-08	12	12	32	170	32	13

NE = Neural Engineコア数。CPUとGPUのコア数は性能単位ではありません。引用したM1発表資料に正確な帯域幅はありません。下位構成のM3/M4 Maxは400/546 GB/sではなく300/410 GB/sの場合があります。M3 Ultraは当初最大512 GBと公表されましたが、後の販売構成は異なります。M6は16コアNeural Engineを2基搭載します。

アーキテクチャ図 / 1

S : スーパー・P : 高性能・E : 高効率。四角1つ = 1コア。M5/M6のGPU内AI演算器は追加GPUコアとして数えません。

M1

2020-11 / 最大構成




引用資料に帯域幅の明示なし・1 ダイ

機能模式図。実際の縮尺ではありません。

M1 Pro

2021-10 / 最大構成




200 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M1 Max

2021-10 / 最大構成




400 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M1 Ultra

2022-03 / 最大構成



800 GB/s・2 ダイ

機能模式図。実際の縮尺ではありません。

アーキテクチャ図 / 2

S : スーパー・P : 高性能・E : 高効率。四角1つ = 1コア。M5/M6のGPU内AI演算器は追加GPUコアとして数えません。

M2

2022-06 / 最大構成




100 GB/s ・ 1 ダイ

機能模式図。実際の縮尺ではありません。

M2 Pro

2023-01 / 最大構成




200 GB/s ・ 1 ダイ

機能模式図。実際の縮尺ではありません。

M2 Max

2023-01 / 最大構成




400 GB/s ・ 1 ダイ

機能模式図。実際の縮尺ではありません。

M2 Ultra

2023-06 / 最大構成



800 GB/s ・ 2 ダイ

機能模式図。実際の縮尺ではありません。

アーキテクチャ図 / 3

S : スーパー・P : 高性能・E : 高効率。四角1つ = 1コア。M5/M6のGPU内AI演算器は追加GPUコアとして数えません。

M3

2023-10 / 最大構成



100 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M3 Pro

2023-10 / 最大構成




150 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M3 Max

2023-10 / 最大構成




400 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M3 Ultra

2025-03 / 最大構成



819 GB/s・2 ダイ

機能模式図。実際の縮尺ではありません。

アーキテクチャ図 / 4

S : スーパー・P : 高性能・E : 高効率。四角1つ = 1コア。M5/M6のGPU内AI演算器は追加GPUコアとして数えません。

M4

2024-05 / 最大構成



120 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M4 Pro

2024-10 / 最大構成




273 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M4 Max

2024-10 / 最大構成




546 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

M5

2025-10 / 最大構成



153 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

アーキテクチャ図 / 5

S：スーパー・P：高性能・E：高効率。四角1つ＝1コア。M5/M6のGPU内AI演算器は追加GPUコアとして数えません。

M5 Pro

2026-03 / 最大構成




307 GB/s・2 ダイ

機能模式図。実際の縮尺ではありません。

M5 Max

2026-03 / 最大構成




614 GB/s・2 ダイ

機能模式図。実際の縮尺ではありません。

M5 Ultra

2026-08 / 最大構成




1200 GB/s・4 ダイ

機能模式図。実際の縮尺ではありません。

M6

2026-08 / 最大構成



170 GB/s・1 ダイ

機能模式図。実際の縮尺ではありません。

チップ全体の機能トポロジー

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



パッケージとダイ


パッケージはロジックシリコン、接続、メモリ部品を含みます。ダイは製造された1枚のシリコンです。図ではユニファイドメモリをロジックダイ境界の外に置きます。宣伝画像から実際の位置、向き、メモリ部品の個数を推定していません。

共通接続とコントローラ

各ブロックは共通のシステム接続とメモリコントローラを通じてメモリへ到達します。帯状の図は論理接続で、実測のバス、メッシュ、クロスバーではありません。DRAMの総帯域幅が各ブロックへ専有で与えられるわけではなく、同時利用で競合します。

4ダイの接続：M5 Ultra

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



FusionとUltraFusion


M1/M2/M3 Ultraは2つのMaxダイを接続します。M5 Pro/MaxはFusion Architectureで2ダイを組み合わせ、M5 Ultraは2ダイのMaxを2つ接続する4ダイ構成です。図はグループ関係を示し、実際の向きや内部ネットワークの完全な開示を意味しません。

共通のDRAM

CPU、GPU、ほかのエンジンが共通のプールへアクセスできます。CPUとGPUの別々のメモリ間での転送の一部を避けられることが利点です。キャッシュの所有状態、同期、ソフトウェアのバッファ、確保制限は残ります。SSDは別の記憶装置です。

CPU内部：M1 Firestorm

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



CPUフロントエンド

命令フェッチと分岐予測が命令を供給し、デコードが内部処理へ変換します。図は概念的な段階で、全世代のデコード幅が同じとは主張しません。M1についてのみ、独立したFirestormの測定研究は1サイクル8 uopのパイプライン上限を報告しています。


アウトオブオーダー実行

リネーミング、スケジューリング、実行により、ある命令が待機中でも独立した命令を進められます。整数演算、分岐、ベクトル・浮動小数点、ロード・ストアは異なる資源を使います。後の世代の実行器数は推定せず、機能名を示します。

実行器の数値は、独立したブラックボックス測定 [20] によるM1 Firestorm高性能コアの値です。高効率コアや後の世代を示しません。

GPU内部：M5

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



シェーダーのスケジューリングと実行

シェーダーコアはSIMDgroupを演算・メモリのパイプラインへ割り当てます。実行可能な処理へ切り替えることでメモリ待ちを隠します。Appleは浮動小数点、整数、メモリの実行経路を説明していますが、ここでは正確な本数や配置を推定しません。

GPU内Neural Accelerator

M5とM6は各GPUコア内にNeural Acceleratorを備えます。対応ソフトウェアを通じて適したAI演算を高速化します。GPUの経路に属し、独立したNeural Engineとは別です。存在を示しますが、非公開の行列配列サイズは示しません。

メモリ要求をたどる

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



CPUキャッシュ階層

各コアの近くにL1命令・データキャッシュがあり、クラスタ側のL2が遠方へのアクセスを減らします。この図のコア種別による分類は教材用です。M2〜M6の非公開クラスタ数、容量、連想度、コヒーレンシ方式は主張しません。

GPU最終レベルキャッシュ

GPUのキャッシュ階層はシステムメモリへの転送を減らします。AppleのGPUカウンタはアクセスとミスを区別し、ミスではより長い経路が必要になる場合があります。GPU LLCとCPU L2は別の構造で、どちらもユニファイドメモリ容量とは異なります。

動画フレームをたどる

詳細な機能模式図。実測の物理配置ではなく、構造を説明します。



動画のデータフロー

圧縮入力をフレームヘデコードし、エフェクトで変換し、エンコーダが圧縮出力を生成します。専用メディア回路を使えるかはコーデック対応によります。GPUエフェクトとCPU制御は別の段階で、AV1デコードとAV1エンコードも異なります。

トポロジーを詳しく読む / 1

パッケージとダイ

パッケージはロジックシリコン、接続、メモリ部品を含みます。ダイは製造された1枚のシリコンです。図ではユニファイドメモリをロジックダイ境界の外に置きます。宣伝画像から実際の位置、向き、メモリ部品の個数を推定していません。[1] [3] [12] [13]

CPUフロントエンド

命令フェッチと分岐予測が命令を供給し、デコードが内部処理へ変換します。図は概念的な段階で、全世代のデコード幅が同じとは主張しません。M1についてのみ、独立したFirestormの測定研究は1サイクル8 μop のパイプライン上限を報告しています。[20]

アウトオブオーダー実行

リネーミング、スケジューリング、実行により、ある命令が待機中でも独立した命令を進められます。整数演算、分岐、ベクトル・浮動小数点、ロード・ストアは異なる資源を使います。後の世代の実行器数は推定せず、機能名を示します。[20]

CPUキャッシュ階層

各コアの近くにL1命令・データキャッシュがあり、クラスタ側のL2が遠方へのアクセスを減らします。この図のコア種別による分類は教材用です。M2〜M6の非公開クラスタ数、容量、連想度、コヒーレンシ方式は主張しません。[1] [20]

GPUのコマンド・ジオメトリ処理

Metalのコマンドバッファが仕事を指定し、コンピュートや頂点用のコマンド処理がGPUへ供給します。ジオメトリ処理とラスターライズがフラグメント処理を準備します。M3ではハードウェアメッシュシェーディングが加わりましたが、対応するパイプラインをソフトウェアが使う必要があります。[7] [18]

シェーダーのスケジューリングと実行

シェーダーコアはSIMDgroupを演算・メモリのパイプラインへ割り当てます。実行可能な処理へ切り替えることでメモリ待ちを隠します。Appleは浮動小数点、整数、メモリの実行経路を説明していますが、ここでは正確な本数や配置を推定しません。[18]

トポロジを詳しく読む / 2

レジスタ・タイル・スレッドグループ領域

レジスタはスレッドごとの値、スレッドグループ領域は協調処理、タイル領域は描画中の局所データを保持します。M3のDynamic Cachingはチップ上の領域の割り当てと再利用を変えます。搭載RAMが増えたり、メモリ遅延が消えたりする機能ではありません。[7] [18]

テクスチャサンプリング

テクスチャ回路はフィルタリングやテクスチャアクセスを担当します。演算処理量とは別の資源です。サンプリング、メモリ転送、同時実行数、演算がそれぞれ制約となり、シェーダーコアの増加だけで解決するとは限りません。[18] [19]

レイ交差判定の高速化

M3以降ではレイ交差判定をハードウェアで高速化します。前後の描画アルゴリズムは引き続きシェーダーなどが担当します。専用回路があっても、すべてのシーンやゲームが一定比率で速くなるわけではありません。[7] [18]

GPU内Neural Accelerator

M5とM6は各GPUコア内にNeural Acceleratorを備えます。対応ソフトウェアを通じて適したAI演算を高速化します。GPUの経路に属し、独立したNeural Engineとは別です。存在を示しますが、非公開の行列配列サイズは示しません。[11] [12] [13]

GPU最終レベルキャッシュ

GPUのキャッシュ階層はシステムメモリへの転送を減らします。AppleのGPUカウンタはアクセスとミスを区別し、ミスではより長い経路が必要になる場合があります。GPU LLCとCPU L2は別の構造で、どちらもユニファイドメモリ容量とは異なります。[19]

共通接続とコントローラ

各ブロックは共通のシステム接続とメモリコントローラを通じてメモリへ到達します。帯状の図は論理接続で、実測のバス、メッシュ、クロスバーではありません。DRAMの総帯域幅が各ブロックへ専有で与えられるわけではなく、同時利用で競合します。[1] [19]

トポロジーを詳しく読む / 3

共通のDRAM

CPU、GPU、ほかのエンジンが共通のプールへアクセスできます。CPUとGPUの別々のメモリ間での転送の一部を避けられることが利点です。キャッシュの所有状態、同期、ソフトウェアのバッファ、確保制限は残ります。SSDは別の記憶装置です。
[1] [19]

独立したNeural Engine

GPUシェーダーとは別の機械学習専用エンジンです。この一覧ではM1〜M5のUltra以外は16コア、Ultraは32コアです。M6は16コアを2基搭載します。処理の割り当てはモデル、演算、フレームワークに依存します。
[1] [13] [17]

動画のデータフロー

圧縮入力をフレームヘデコードし、エフェクトで変換し、エンコーダが圧縮出力を生成します。専用メディア回路を使えるかはコーデック対応によります。GPUエフェクトとCPU制御は別の段階で、AV1デコードとAV1エンコードも異なります。
[2] [7] [15]

表示・ストレージ・セキュリティ・I/O

画面への出力、画像処理、ストレージ制御、外部I/O、Secure Enclaveは専門機能です。図ではシステムを説明するためにまとめています。個数、帯域幅、ポートと画面の対応は実際の端末で確認する必要があります。
[1] [15] [21] [22]

FusionとUltraFusion

M1/M2/M3 Ultraは2つのMaxダイを接続します。M5 Pro/MaxはFusion Architectureで2ダイを組み合わせ、M5 Ultraは2ダイのMaxを2つ接続する4ダイ構成です。図はグループ関係を示し、実際の向きや内部ネットワークの完全な開示を意味しません。
[3] [6] [8] [12] [13]

構成要素と役割

インタラクティブ版で各ブロックを選び、処理経路を確認できます。

CPU

一般的なプログラム、分岐、OSの処理、応答時間が重要な仕事を担当します。独立した処理はコア数を活用できますが、前の結果に依存する処理は待つ必要があります。高性能、高効率、スーパーコアは世代をまたいで同一の単位ではありません。

GPU

似た演算を大量に並列実行し、描画や汎用計算を担当します。コア数だけでは世代間の性能を比較できません。メモリアクセス、シェーダー設計、レイトレーシング対応、ソフトウェアによって効果が変わります。

Neural Engine

機械学習専用のエンジンです。Core MLはモデルや対応演算に応じてCPU、GPU、Neural Engineを利用します。Neural Engineの16コアとGPUの16コアは同じものではなく、最大TOPSはアプリ全体の遅延を表しません。

ユニファイドメモリ

複数のエンジンがアクセスする共通のメモリです。容量は置ける量、帯域幅は移動できる速さです。CPUとGPUの別々のメモリ間でのコピーを減らせますが、キャッシュミス、同期、割り当て制限、帯域幅の競合は残ります。

メディアエンジン

対応する動画コーデックを専用回路で処理します。デコード、エンコード、エフェクト、表示は別の段階です。ProResの高速化が未対応コーデックやGPU負荷の高いエフェクトにもそのまま当てはまるわけではありません。標準M1には後の世代のProRes専用アクセラレーションがありません。

接続とパッケージ

内部接続は各ブロック間のデータを運び、UltraFusionはUltraのダイを接続します。ダイ間帯域幅とDRAM帯域幅は別です。M1〜M3 Ultraは2つのMaxダイ、M5 Pro/Maxは2ダイのFusion、M5 UltraはそのMaxを2つ接続する計4ダイ構成です。

セキュリティと入出力

Secure Enclave、ストレージ、ディスプレイ、周辺機器のコントローラもシステムの一部です。実際のポート数、外部画面の制限、持続可能な電力はチップ名だけでなく端末によって異なります。ユニファイドメモリとSSDは別物です。

世代の解説 / 1

M1・2020–2022

コンピュータの機能をチップに集約

M1はCPU、GPU、Neural Engine、各種コントローラをMac向けの統合システムにまとめました。4つの高性能コアと4つの高効率コアは、ほかのエンジンと共通のメモリを使います。統合の利点は演算だけでなく、データ移動の削減にもあります。

2021年のProとMaxは処理資源を拡張し、2022年のUltraは2つのMaxダイを接続しました。M1 ProとM1 Maxの最大CPUコア数は同じですが、Maxの最大GPUコア数とメモリ帯域幅は2倍です。上位モデルでも全機能が一律に倍増するわけではありません。

M1 ProとM1 Maxを比較すると、CPUは10コアのまま、GPUは16から32コアになります。

[\[1\] M1](#) [\[2\] M1 Pro / Max](#) [\[3\] M1 Ultra](#)

M2・2022–2023

基本構成を磨き、扱える量を拡大

M2は5 nm世代を改良しました。標準モデルのCPUは8コアのまま、GPUは最大10コア、ユニファイドメモリは24 GB、帯域幅は100 GB/sへ拡大しました。ProRes専用ハードウェアも標準モデルに加わりました。

M2 ProとMaxは最大12 CPUコアへ拡張し、M2 Ultraは2つのMaxダイを接続しました。Ultraの公表最大メモリ容量192 GBにより、メモリ内で扱える処理が広がりました。大容量化は実行可能性を変えますが、小さな処理の遅延を必ず短縮するものではありません。

M2 MaxとM2 Ultraを比較し、資源の倍増をアプリが活用できる条件を考えてみましょう。

[\[4\] M2](#) [\[5\] M2 Pro / Max](#) [\[6\] M2 Ultra](#)

世代の解説 / 2

M3・2023–2025

グラフィックス機能の境界が変わる

Mシリーズ初の3 nm世代は、Dynamic Caching、ハードウェアレイトレーシング、メッシュシェーディングを導入しました。単なるコア数の増加ではなく、GPUができることの変化です。AV1のハードウェアデコードも加わりました。

すべての仕様が世代ごとに増えるわけではありません。M3 Proの帯域幅は150 GB/sで、M2 Proの200 GB/sを下回ります。M3 UltraはM4より後の2025年に登場し、最大32 CPUコア、80 GPUコアを搭載しました。当初の公表最大メモリは512 GBですが、後の販売構成は異なる場合があります。

M2 ProとM3 Proを比較すると、新しいGPU機能と帯域幅の減少を同時に確認できます。

[\[7\] M3 / Pro / Max](#) [\[8\] M3 Ultra](#) [\[14\] MacBook Pro • 2023](#) [\[15\] Mac Studio • 2025](#)

M4・2024

エンジンを改良し、メモリ経路を拡張

M4はiPad Proで初登場し、その後Macに搭載されました。第2世代3 nmプロセスとともにCPU、GPU、Neural Engineを改良しています。Macでの公表最大容量はM4が32 GB、Proが64 GB、Maxが128 GBです。すべての端末がこの容量を備えるわけではありません。

M4 ProとMaxはMacでThunderbolt 5に対応し、帯域幅は273 GB/sと最大546 GB/sへ増えました。ただし32 GPUコア版M4 Maxは410 GB/sです。この確認済み一覧にM4 Ultraはありません。各世代ですべての階層がそろうとは限りません。

M4とM3 Ultraを比べると、新しい標準チップと以前の大規模デスクトップ向けチップの役割の違いが分かります。

[\[9\] M4](#) [\[10\] M4 / Pro / Max](#) [\[15\] Mac Studio • 2025](#)

世代の解説 / 3

M5・2025–2026

GPUコア内にAI専用演算器を追加

M5は各GPUコアにNeural Acceleratorを追加しました。これはNeural Engineとは別の演算器です。対応ソフトウェアを通じて利用する必要があり、すべてのAIアプリが一律に高速化するわけではありません。標準M5の帯域幅は153 GB/sです。

ProとMaxは2ダイのFusion Architectureを採用し、最大6つのスーパーコアと12の高性能コアを備えます。M5 Ultraは2ダイ構成のMaxを2つ接続し、計4ダイ、最大36 CPUコアと80 GPUコアになります。Appleの公表値は最大512 GB、帯域幅1.2 TB/sです。物理的な接続とソフトウェアからの見え方は別の問題です。

M5 MaxとM5 Ultraを比較し、図のGPUとメモリを切り替えて、拡張される部分を確認しましょう。

[\[11\] M5](#) [\[12\] M5 Pro / Max](#) [\[13\] M6 / M5 Ultra](#)

M6・2026

3種類のCPUコアと2基のNeural Engine

2026年8月25日発表のM6は、Appleの2 nmプロセス世代を導入しました。12コアCPUは2つのスーパーコア、4つの高性能コア、6つの高効率コアで構成されます。GPUはNeural Accelerator付きの12コアで、Neural Engineは16コアを2基搭載します。

標準チップの公表最大値は32 GBと170 GB/sです。数百GBを必要とする用途でUltraを置き換えられることを意味しません。掲載するのは発表済みの標準M6のみで、Pro、Max、Ultraの未確認仕様は作成していません。

M6とM5 Ultraを選ぶと、世代の新しさと処理規模が異なる軸であることが分かります。

[\[13\] M6 / M5 Ultra](#)

容量は実行条件、帯域幅は移動速度

教材用モデルであり、ハードウェアの実測値ではありません。

P十億個のパラメータを1重みqビットで格納する密なモデルでは、重みだけで約 $P \times q / 8$ GB (十進単位)を要します。実際には量子化メタデータ、実行時データ、活性、KVキャッシュ、OSの領域も必要です。この実験では、搭載メモリ全体を空き容量とせず、予約領域を明示して調整します。

非常に単純化したバッチ1のデコードモデルとして、1トークン生成ごとに有効な重みを1回読むと仮定します。帯域幅だけによる上限は、帯域幅を重みサイズで割った値です。演算、注意機構、キャッシュへのアクセス、フレームワークの負荷を除外した教材用の上限であり、実測の生成速度ではありません。MoEでは有効重みの数え方が必要で、バッチ処理では再利用が変わります。

例：80億個の重みを4ビットで保存すると、付加領域を除いて4 GBです。100 GB/sなら単純モデルの上限は25トークン/秒ですが、実機の予測値ではありません。

1パラメータ4ビットでの重み容量

8B → 4 GB (重みのみ)

32B → 16 GB (重みのみ)

70B → 35 GB (重みのみ)

120B → 60 GB (重みのみ)

200B → 100 GB (重みのみ)

70B、4ビット、予約領域8 GBなら、この単純な容量計算では43 GBが必要です。上限32 GBでは不足し、64 GBなら容量条件を満たします。ただし、ソフトウェアが確保できる量や実行性能を保証しません。

コアを倍増しても時間が半分にならない理由


教材用モデルであり、ハードウェアの実測値ではありません。

アムダールの法則では、直列部分の割合 s と並列化できる部分を分けます。同じ速度の理想的な N 個の処理主体による高速化は $1 / (s + (1 - s) / N)$ です。20%が直列なら、処理主体を無限に増やしても5倍を超えません。実際にはスケジューリング、コア性能差、メモリ競合も影響します。

この実験は仮想的な同一性能の処理主体を使い、Appleのコアに架空の性能点数を割り当てません。並列化の性質を説明するもので、M1とM6の順位付けではありません。単ースレッド性能、専用演算、冷却余裕、アルゴリズムの改善は別の効果です。

例：直列部分が20%なら、8個で3.33倍、16個で4倍です。処理主体を倍増しても、速度の向上は20%にとどまります。

直列部分が20%の場合



ベンチマークを実験として読む

端末、メモリ構成、電力モード、アプリ、演算精度、モデル、処理内容を確認します。短い負荷と長時間のレンダリングでは条件が異なります。同じチップでも、ファンレス端末と能動冷却の端末では時間とともに差が出る場合があります。

Appleの「最大」の比較は指定条件での結果であり、普遍的な比率ではありません。異なる試験の比率を連結したり、精度が異なるTOPSを同一視したり、コア数を総合性能点数へ変換したりしないでください。このアトラスが描くのは仕様であり、架空の性能順位ではありません。

更新は制約に合わせて考えます。収まらない処理には容量、連続データ処理には帯域幅、対応描画にはGPU機能、直列処理にはCPUの遅延、対応コーデックにはメディアエンジンが重要です。アプリと端末全体を確認しましょう。

GPUレンダリング

GPUコア数の前に、レンダラーの対応、シーン容量、必要機能を確認します。

ローカルAI

プロンプト処理とトークン生成、密なモデルとMoEモデルを区別します。

動画と音声

コーデック専用回路とリアルタイムの遅延条件も最大処理量と同じくらい重要です。

出典と対象範囲 / 1

2026年9月19日に一次資料を確認。リンクをクリックできます。

[1] M1

<https://www.apple.com/newsroom/2020/11/apple-unleashes-m1/>

[2] M1 Pro / Max

<https://www.apple.com/newsroom/2021/10/introducing-m1-pro-and-m1-max-the-most-powerful-chips-apple-has-ever-built/>

[3] M1 Ultra

<https://www.apple.com/newsroom/2022/03/apple-unveils-m1-ultra-the-worlds-most-powerful-chip-for-a-personal-computer/>

[4] M2

<https://www.apple.com/newsroom/2022/06/apple-unveils-m2-with-breakthrough-performance-and-capabilities/>

[5] M2 Pro / Max

<https://www.apple.com/newsroom/2023/01/apple-unveils-m2-pro-and-m2-max-next-generation-chips-for-next-level-workflows/>

[6] M2 Ultra

<https://www.apple.com/newsroom/2023/06/apple-introduces-m2-ultra/>

[7] M3 / Pro / Max

<https://www.apple.com/newsroom/2023/10/apple-unveils-m3-m3-pro-and-m3-max-the-most-advanced-chips-for-a-personal-computer/>

[8] M3 Ultra

<https://www.apple.com/newsroom/2025/03/apple-reveals-m3-ultra-taking-apple-silicon-to-a-new-extreme/>

出典と対象範囲 / 2

2026年9月19日に一次資料を確認。リンクをクリックできます。

[9] M4

<https://www.apple.com/newsroom/2024/05/apple-introduces-m4-chip/>

[10] M4 / Pro / Max

<https://www.apple.com/newsroom/2024/10/apple-introduces-m4-pro-and-m4-max/>

[11] M5

<https://www.apple.com/newsroom/2025/10/apple-unleashes-m5-the-next-big-leap-in-ai-performance-for-apple-silicon/>

[12] M5 Pro / Max

<https://www.apple.com/newsroom/2026/03/apple-debuts-m5-pro-and-m5-max-to-supercharge-the-most-demanding-pro-workflows/>

[13] M6 / M5 Ultra

<https://www.apple.com/newsroom/2026/08/apple-introduces-m6-and-m5-ultra-for-a-big-leap-in-performance-and-ai-compute/>

[14] MacBook Pro • 2023

<https://support.apple.com/en-au/117737>

[15] Mac Studio • 2025

<https://support.apple.com/en-au/122211>

[16] Metal GPU families

<https://developer.apple.com/metal/Metal-Feature-Set-Tables.pdf>

出典と対象範囲 / 3

2026年9月19日に一次資料を確認。リンクをクリックできます。

[17] Core ML

<https://developer.apple.com/documentation/coreml>

[18] GPU architecture • Apple Tech Talk

<https://developer.apple.com/videos/play/tech-talks/111375/>

[19] GPU caches and counters • WWDC20

<https://developer.apple.com/videos/play/wwdc2020/10603/>

[20] Firestorm microarchitecture • measured research

<https://dougallj.github.io/applecpu/firestorm.html>

[21] Mac mini specifications • M6

<https://www.apple.com/mac-mini/specs/>

[22] Mac Studio specifications • M5 Ultra

<https://www.apple.com/mac-studio/specs/>

編集方針

仕様はAppleの発表資料と技術仕様に基づき、M3/M4 Maxの帯域幅の例外はサポート資料で確認しています。公表最大メモリは歴史上の能力で、在庫を示しません。モデルと図は独自の説明用構成です。架空のベンチマーク、ダイ面積、トランジスタ配置、未発表階層の仕様は含めていません。

日本語版はAI翻訳をもとに、英語版のデータとの技術的整合性を確認しています。旧Mシリーズのモーションコプロセッサは対象外です。