ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ

VLSI III PROJECT

Secure Hash Algorithm – 256 SHA-256

ΟΜΑΔΑ 09

ΜΑΪΣ ΜΥΡΙΑΜ 1083745ΜΠΟΥΡΤΣΟΥΚΛΗΣ ΘΕΟΔΟΣΙΟΣ 1083891

SHA - 256 Αρχές Λειτουργίας (1)

1º Βήμα (Padding)

Είσοδος: Λέξη (Μ) μήκους Ι

Έξοδος: Λέξη k x 512 bits, όπου k = 1,2,3.... l + 1 + n +64 = k x 512 bits, όπου n αριθμός 0 και 64 το μήκος του M δηλαδή το l σε binary μορφή.

2° Βήμα (Parsing)

Είσοδος : Λέξη μήκους k x 512 bits

Έξοδος: k λέξεις των 512 bits $(M_i^{(n)}, \mu \epsilon i = 0,1,2,...,15)$

3° Βήμα (Message Schedule)

Είσοδος : 16 λέξεις των 32 bit, $M_i^{(n)}$, με i = 0,1,2,...,15

Έξοδος: 64 λέξεις των 32 bit, Wt, με t = 0,1,2,3...63


$$W_{t} = \begin{cases} M_{t}^{(i)} & 0 \le t \le 15 \\ \sigma_{1}^{\{256\}}(W_{t-2}) + W_{t-7} + \sigma_{0}^{\{256\}}(W_{t-15}) + W_{t-16} & 16 \le t \le 63 \end{cases}$$

SHA - 256 Αρχές Λειτουργίας (2)

4° Βήμα (Message Schedule)

Είσοδος: 64 λέξεις των 32 bit, Wt, με t = 0,1,2,3...63

Έξοδος: 8 λέξεις των 32 bit, H^i




SHA - 256 Αρχές Λειτουργίας (3)


Βασικές Συναρτήσεις αλγορίθμου

- $Ch(x, y, z) = (x \land y) \oplus (\neg x \land z)$
- $Maj(x, y, z) = (x \land y) \oplus (x \land z) \oplus (y \land z)$
- $\sum_{0}^{\{256\}}(x) = ROTR^{2}(x) \oplus ROTR^{13}(x) \oplus ROTR^{22}(x)$
- $\sum_{1}^{\{256\}}(x) = ROTR^{6}(x) \oplus ROTR^{11}(x) \oplus ROTR^{25}(x)$
- $sigma_0^{\{256\}}(x) = ROTR^7(x) \oplus ROTR^{18}(x) \oplus SHR^3(x)$
- $sigma_1^{\{256\}}(x) = ROTR^{17}(x) \oplus ROTR^{19}(x) \oplus SHR^{10}(x)$


Βασική Αρχιτεκτονική




FSM



Κατάσταση	Λειτουργία
А	Αναμονή, το κύκλωμα αρχικοποιημένο και
	περιμένει σήμα start η Continue
В	Κύκλωμα σε λειτουργία, σειριακή αποστολή
	εισόδου W στο SHA compute (0≤t≤15)
С	Κύκλωμα σε λειτουργία, σειριακή αποστολή με
	επεξεργασία W στο SHA compute (16≤t≤63)
D	Έτοιμο hash αποθήκευση και επιστροφή στην
	αναμονή (κατάσταση Α)




MESSAGE SCHEDULER




σ0	
	Logic_ms W_function
σ1	Reg_file
Figure	Bottom - up schematic for message scheduler

S0	Στέλνει στην έξοδο του			
	W_function:			
0	την είσοδο του Wt			
1	επεξεργασμένη τιμή Wt			




SHA – 256 COMPUTE




S1	Αρχικοποίηση abcdefgh με :			
00	Hash i-1			
01	Με το 1º σετ σταθερών			
10	Τα abcdefgh που παράχθηκαν			
	στον προηγούμενο κύκλο			

S2	Αρχικοποίηση Η ⁱ⁻¹ με :
00	abcdefgh + H i-1
01	Με το 1° σετ σταθερών
10	Hold H ⁱ⁻¹

ΣΥΝΟΛΙΚΗ ΥΛΟΠΟΙΗΣΗ (1)



ΣΥΝΟΛΙΚΗ ΥΛΟΠΟΙΗΣΗ (2)



Site Type	T	Used	•	Prohibited		
Slice		280		•		
SLICEL	I	171	0	1	I	I
SLICEM	I	109	0	1	I	I
LUT as Logic	I	967	0	0	53200	1.82
using O5 output only	I	0	I	1	I	I
using O6 output only	I	879	I	1	I	I
using O5 and O6	I	88	I	1	I	I
LUT as Memory	I	32	0	0	17400	0.18
LUT as Distributed RAM	1	0	0	1	I	I
LUT as Shift Register	1	32	0	1	I	I
using O5 output only	1	0	I	1	I	I
using O6 output only	1	0	I	1	I	I
using 05 and 06	1	32	I	1	I	I
Slice Registers	1	736	0	0	106400	0.69
Register driven from within the Slice	1	544	I	1	I	I
Register driven from outside the Slice	1	192	I	1	I	I
LUT in front of the register is unused	1	27	I	1	I	I
LUT in front of the register is used	1	165	I	1	I	I
Unique Control Sets	I	13	I	0	13300	0.10

Clock Waveform(ns)		Period(ns)	Frequency(MHz)	
clk	{0.000 5.000}	10.000	100.000	

ΣΥΝΟΛΙΚΗ ΥΛΟΠΟΙΗΣΗ (3)


+	-+-		+
Total On-Chip Power (W)	I	0.164	
Design Power Budget (W)	I	Unspecified*	
Power Budget Margin (W)	I	NA	
Dynamic (W)	I	0.058	
Device Static (W)	I	0.105	
Effective TJA (C/W)	I	11.5	
Max Ambient (C)	I	83.1	
Junction Temperature (C)	I	26.9	
Confidence Level	-	Low	
Setting File	I		
Simulation Activity File	I		
Design Nets Matched	I	NA	
+	-+-		H

Input:

theodosissaaefergtrgrtyhtyhytht5t45y56y4rrrrrrrrrrrrrrrrrrrrrrry

Output:

68e969ff ec35a7c6 57f3dca8 beacf204 b1fecffe eb0cb287 aa73b68a e17dfd3d



Τέλος παρουσίασης

Ακολουθεί κώδικας - προσομοίωση

Σας ευχαριστούμε για την προσοχή σας

ΟΜΑΔΑ 09

ΜΑΪΣ ΜΥΡΙΑΜ 1083745 ΜΠΟΥΡΤΣΟΥΚΛΗΣ ΘΕΟΔΟΣΙΟΣ 1083891