ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ EPΓΑΣΤΗΡΙΟ VLSI III

Secure Hash Algorithm - 256 SHA-256

ΟΜΑΔΑ

ΜΑΪΣ ΜΥΡΙΑΜ 1083745

ΜΠΟΥΡΤΣΟΥΚΛΗΣ ΘΕΟΔΟΣΙΟΣ

ΠΕΡΙΕΧΟΜΕΝΑ

1.	SHA-256 Βασικές Αρχές	1
	1.1 ΔΙΑΔΙΚΑΣΙΑ ΥΠΟΛΟΓΙΣΜΟΥ	1
2.	Λογική Υλοποιήσης	3
3.	FSM	4
4.	Message Scheduler (W Function)	6
5.	Sha – 256 Compute	10
6.	ΣΥΝΟΛΙΚΗ ΥΛΟΠΟΙΗΣΗ	11
7.	Synthesis – Implementation	13
8.	ΠΙΘΑΝΗ ΥΛΟΠΟΙΗΣΗ ΓΙΑ ΜΕΙΩΣΗ CRITICAL PATH	16
9.	Парартнма	17

1. SHA-256 ΒΑΣΙΚΕΣ ΑΡΧΕΣ

Ο SHA -256 είναι ένας Hash αλγόριθμος ο οποίος δέχεται ως είσοδο μία λέξη μήκους l από 1 έως 2⁶⁴ bits και παράγει στην έξοδο μία λέξη των 256 bits η οποία για ίδιο input word παράγει το ίδιο Hash. Η πιθανότητα 2 διαφορετικές λέξεις εισόδου να παράγουν ίδιο hash είναι πολύ μικρή.

Ο αλγόριθμος αυτός χρησιμοποιεί 6 διαφορετικές λογικές συναντήσεις:

- $Ch(x, y, z) = (x \land y) \oplus (\neg x \land z)$
- $Maj(x, y, z) = (x \land y) \oplus (x \land z) \oplus (y \land z)$
- $\sum_{0}^{\{256\}}(x) = ROTR^{2}(x) \oplus ROTR^{13}(x) \oplus ROTR^{22}(x)$
- $\sum_{1}^{\{256\}}(x) = ROTR^{6}(x) \oplus ROTR^{11}(x) \oplus ROTR^{25}(x)$
- $sigma_0^{\{256\}}(x) = ROTR^7(x) \oplus ROTR^{18}(x) \oplus SHR^3(x)$
- $sigma_1^{\{256\}}(x) = ROTR^{17}(x) \oplus ROTR^{19}(x) \oplus SHR^{10}(x)$

Όπου $ROTR^n(x)$ είναι κυκλική δεξιά ολίσθηση κατά η θέσεις και $SHR^n(x)$ απλή δεξιά ολίσθηση η θέσεων.

Επίσης ο αλγόριθμος περιλαμβάνει 2 σετ σταθερών. Το 1° έχει 64 σταθερές των 32 bit η καθεμία και το 2° 8 σταθερές των 32 bit η μία.

1.1 Διαδικάσια υπολογίσμου

1º Βήμα (Padding)

Το μήνυμα με μήκος l, το σπάμε σε block τα οποία τα ονομάζουμε Messages ($M^{(n)}$), στο τελευταίο message κολλάμε στο τέλος ένα 1 και τόσα 0 τέτοια ώστε $M^{(n)}$ + 1 + k*0 +64 = 512. Όπου τα τελευταία 64 bits δηλώνουν το μήκος του l.

2° Βήμα (Parsing)

Αφού η λέξη εισόδου έχει χωριστεί σε η Messages το κάθε Message σπάει σε 16 λέξεις των 32 bits τα οποία συμβολίζονται ως $M_i^{(n)}$, με i = 0,1,2,...,15 .

3° Βήμα (Message Schedule)

Με κάθε πίνακα των 16 32bit λέξεων υπολογίζουμε μέσω της σχέσης

$$W_{t} = \begin{cases} M_{t}^{(i)} & 0 \le t \le 15 \\ \sigma_{1}^{(256)}(W_{t-2}) + W_{t-7} + \sigma_{0}^{(256)}(W_{t-15}) + W_{t-16} & 16 \le t \le 63 \end{cases}$$

Τα πρώτα 16 messages μένουν ως έχουν και τα υπόλοιπα 48 δημιουργούνται με την παραπάνω σχέση.

4° Βήμα (SHA compute)

Αφού έχουμε το message schedule αρχικοποιούμε τα σήματα abcdefgh με το 2° σετ σταθερών (Η $^\circ$) και τρέχουμε για 64 φορές την παρακάτω πράξη.

$$\begin{split} T_1 &= h + \sum_{1}^{\{256\}} (e) + Ch(e, f, g) + K_t^{\{256\}} + W_t \\ T_2 &= \sum_{0}^{\{256\}} (a) + Maj(a, b, c) \\ h &= g \\ g &= f \\ f &= e \\ e &= d + T_1 \\ d &= c \\ c &= b \\ b &= a \\ a &= T_1 + T_2 \end{split}$$

Παρατηρούμε ότι σε κάθε λούπα χρησιμοποιούμε 1 Wt και 1 Kt , όπου Kt η t-οστη σταθερά του $1^{\circ \circ}$ σετ σταθερών.


Αφού ολοκληρωθούν όλες οι επαναλήψεις ορίζουμε το H^i = abcdefgh + H^{i-1} . Αν έχουμε και άλλο message συνεχίζουμε την λούπα με αρχικοποιημένα abcdefgh όμως με το προηγούμενο H που φτιάξαμε, αλλιώς το H as είναι έτοιμο και ορίζεται ως H συνένωση των $H: H_0|H_1|H_2|H_3|H_4|H_5|H_6|H_7$

2. ΛΟΓΙΚΗ ΥΛΟΠΟΙΗΣΗΣ

Με βάση την αρχή λειτουργίας του αλγορίθμου δημιουργήσαμε την δική μας αρχιτεκτονική.

Η υλοποίηση ξεκίνησε από το **βήμα 3** καθώς θεωρήσαμε ότι το padding και το parsing γίνονται από εξωτερικό επεξεργαστή ο οποίος μας στέλνει έτοιμο το parsed μήνυμα. Η αποστολή γίνεται σειριακά με μία 32bit λέξη ($M_i^{(n)}$) να έρχεται στην είσοδο ανά clock. Την λέξη αυτή παίρνει το κύκλωμα W_function το οποίο σε κάθε clock βγάζει και ένα Wt στην έξοδό του το οποίο μπαίνει ως είσοδος στην επόμενη μονάδα SHA256_compute. Η οποία υπολογίζει όπως προαναφέρθηκε με τις λούπες το hash (Περισσότερες λεπτομερείς στα επόμενα κεφάλαια).

Το Block Diagram της υλοποίησης παρουσιάζεται παρακάτω.



Σχήμα 1. Block Diagram SHA-256

3.FSM


O controller του κυκλώματος, η FSM αποτελείται από 4 καταστάσεις και 4 σήματα ελέγχου.

Κατάσταση	Λειτουργία
Α	Αναμονή, το κύκλωμα αρχικοποιημένο και περιμένει σήμα start η Continue
В	Κύκλωμα σε λειτουργία, σειριακή αποστολή εισόδου W στο SHA compute (0≤t≤15)
С	Κύκλωμα σε λειτουργία, σειριακή αποστολή με επεξεργασία W στο SHA compute (16≤t≤63)
D	Έτοιμο hash αποθήκευση και επιστροφή στην αναμονή (κατάσταση Α)

S0	Στέλνει στην έξοδο του W_function :				
0	την είσοδο του Wt				
1	επεξεργασμένη τιμή Wt				

S1	Αρχικοποίηση abcdefgh με :
00	Hash i-1
01	Με το 1º σετ σταθερών
10	Τα abcdefgh που παράχθηκαν στον προηγούμενο κύκλο

S2	Αρχικοποίηση Η ^{ι-1} με :
00	abcdefgh + H i-1
01	Με το 1º σετ σταθερών
10	Hold H ⁱ⁻¹



Σχήμα 2. Σχηματικό FSM.

4. MESSAGE SCHEDULER (WFUNCTION)




Figure 2 Bottom - up schematic for message scheduler

Sigma_0_function	$\sigma_0^{(256)}(x) = ROTR^7(x) \oplus ROTR^{18}(x) \oplus SHR^3(x)$
Sigma_1_function	$\sigma_1^{(256)}(x) = ROTR^{17}(x) \oplus ROTR^{19}(x) \oplus SHR^{10}(x)$
Logic_ms	Υπολογισμός της τελευταίας θέσης του πίνακα για τους κύκλους t = 0 εώς 63
Reg_file	Επιλογή ποια τιμή θα γραφτεί στην τελευταία θέση του πίνακα σύμφωνα με το σήμα ελέγχου της FSM και shift όλου του πίνακα προς τα πάνω
W_function	Ανάθεση εξόδου message scheduler




Figure 1 Logic schematic of message scheduler

O message scheduler παραλαμβάνει ένα message στην είσοδο του σε κάθε κύκλο για τους 16 πρώτους κύκλους του αλγορίθμου. Το message είναι μεγέθους 32-bits και τοποθετείται στην τελευταία θέση του παρακάτω πίνακα:




Figure 3 message scheduler register file

Σε κάθε κύκλο όλες οι θέσεις γίνονται shift προς τα πάνω όπως φαίνεται στο σχήμα. Αυτή η διαδικασία φαίνεται στην παρακάτω εικόνα μέσω της προσομοίωσης. Όπου παρατηρούμε το σταδιακό γέμισμα του register file.




Figure 4 Προσομοίωση όταν αρχίζει να γεμίζει για πρώτη φορά το register file

Έτσι μετά από 16 κύκλους ο πίνακας καταχωρητών έχει γεμίσει και αρχίζει να εκτελείται το δεύτερο κομμάτι του αλγορίθμου. Στο οποίο δεν παραλαμβάνουμε πλέον νέα messages, αλλά εκτελούμε την εξής πράξη: **W_t = σ₁(W_{t-2}) + W_{t-7} + σ₀(W_{t-15}) + W_{t-16}**

η οποία όπως φαίνεται χρειάζεται πάντα τα στοιχεία που βρίσκονται στις θέσεις του πίνακα: 14, 9, 1 και 0. Και σ' αυτό το βήμα θα κάνουμε κατά μία θέση shift τον πίνακα των καταχωρητών.




Figure 5 Γέμισμα καταχωρητή και αλλαγή λειτουργίας μόλις έρθει σήμα από την FSM

Όπως φαίνεται και στην παραπάνω προσομοίωση, μόλις το σήμα s0 (σήμα ελέγχου από την FSM) γίνει 1 τότε ξεκινάμε να ανανεώνουμε την τελευταία θέση του πίνακα σύμφωνα με την πράξη όπου εκτελέσαμε και είναι και η έξοδος του κυκλώματος στον επόμενο κύκλο. Αυτή η διαδικασία εκτελείται για t = 16 εώς 63.

Ο κύκλος 64 συμπίπτει με τον κύκλο 0 διότι βγάζουμε το τελευταίο W και ταυτόχρονα ανανεώνουμε την τελευταία θέση του πίνακα με τον νέο message της επόμενης επανάληψης. Όπως φαίνεται στην παρακάτω εικόνα.



Figure 6 Ο κέρσορας δείχνει το τέλος της πρώτης λούπας και την αρχή της δεύτερης λούπας

Οι σημειώσεις τρέξανε μέσω του testbench που δημιουργήθηκε για το συγκεκριμένο κομμάτι. Έχουμε εξάγει τα σωστά αποτελέσματα για το συγκεκριμένο κομμάτι από πρόγραμμα στην ρython και μέσω του testbench επιβεβαιώνουμε την ορθή λειτουργεία του κυκλώματος. Βλέπουμε στην παρακάτω εικόνα ότι όλα τα αποτελέσματα κάνουνε matching.

Note: Match at cycle 16		
Time: 180 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd
Note: Match at cycle 17		
Time: 190 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd
Note: Match at cycle 18		
Time: 200 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 19		
Time: 210 ns Iteration: 0	Process: /W testbench/stimulus process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 20		
Time: 220 ns Iteration: 0	Process: /W testbench/stimulus process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 21		
Time: 230 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd
Note: Match at cycle 22		
Time: 240 ns Iteration: 0	Process: /W testbench/stimulus process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 23		
Time: 250 ns Iteration: 0	Process: /W testbench/stimulus process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 24	_	
Time: 260 ns Iteration: 0	Process: /W testbench/stimulus process	File: D:/my projects in vivado/W presentation/W presentation.srcs/sim 1/new/W testbench.vhd
Note: Match at cycle 25		
Time: 270 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd
Note: Match at cycle 26		
Time: 280 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd
Note: Match at cycle 27	_	
Time: 290 ns Iteration: 0	Process: /W_testbench/stimulus_process	File: D:/my_projects_in_vivado/W_presentation/W_presentation.srcs/sim_1/new/W_testbench.vhd


Figure 7 Διαπίστωση ορθής λειτουργίας του κυκλώματος

5. SHA - 256 COMPUTE

Τα Wt εισέρχονται σειριακά στο κύκλωμα με κάθε clock μαζί με τις σταθερές Kt. Την χρονική στιγμή 0 ως abcdefgh έχουμε το initial και στην συνέχεια έχουμε ανατροφοδότηση από το reg file με τα παλιά abcdefgh.

Αν το μήνυμα έχει πάνω από 1 message τότε για την συνέχεια του υπολογισμού με τα επόμενα Wt, ως αρχική συνθήκη των abcdefgh έχουμε το αποτέλεσμα του hash της προηγούμενης επανάληψης.

Αφού ολοκληρωθούν όλοι οι κύκλοι το hash είναι πλέον έτοιμο στην έξοδο του κυκλώματος.



Σχήμα 3. Μονάδα υπολογισμού του HASH.

Με λέξη εισόδου το "abc" παρατηρούμε μεμονωμένα την ορθή λειτουργία της μονάδας όπως φαίνεται παρακάτω.


Η μονάδα αυτή για τον υπολογισμό ενός hash θέλει 65 κύκλους ρολογιού.

Name	Value	0.000	ns	1	200	.000 ns	I I .	4	100.000 ns	l	600.000	ns	1	800.000 ns	1
¹å cik	0							Ш				Ш			
Input signals														,	
> W W[31:0]	12b1edeb	$(\cdot \cdot)(X$	0000	0000	XXXXX	XXXXXXX	XXXXXXXX	(XXX)	XXXXXXXXXXX	(XXXXXXXXX	XXXXXXX			12b1edeb	
> W K[31:0]	c67178f2	\bigcirc	XXXXXXX	XXXXXXXXX	XXXXX	XXXXXXX	XXXXXXXX	άά	XXXXXXXXXXXX	(XXXXXXXX	XXXXXXX			c67178£2	
> W s0[1:0]	2	(1)(2					
> ₩ s1[1:0]	2	1					2					XX		2	
ocunt count	63	() ()	XXXXXXX	XXXXXXXXX	XXXXX	XXXXXXXX	XXXXXXXXX	000X	XXXXXXXXXXXX	(XXXXXXXXX	xkxxxxx			63	
Output Signals															
∨ ⊌ hash[0:7][31:0]	ba7816bf,8f01	6a09	9e667,bl	67ae85,3c	6e£372	,a54ff53	,510e527i	,9b0	5688c,1£83d9	ab,5be0cd19) ba	7816bf,8f01c	Eea,414140de,	5dae2
> ♥ [0][31:0]	ba7816bf						6a09e667					$\supset \subset$		ba7816bf	
> ₩ [1][31:0]	8f01cfea						bb67ae85					X		8f01cfea	
> ♥ [2][31:0]	414140de						3c6ef372					$\supset \subset$		414140de	
> 💆 [3][31:0]	5dae2223						a54ff53a					X		5dae2223	
> ♥ [4][31:0]	b00361a3						510e527f					$\supset \subset$		b00361a3	
> 💆 [5][31:0]	96177a9c						9b05688c					X		96177a9c	
> 💆 [6][31:0]	b410ff61						1f83d9ab					$\supset \subset$		b410ff61	
> ₩ [7][31:0]	f20015ad						5be0cd19					X		f20015ad	
Expected result															
> W expected_hash[0:7][31:0]	ba7816bf,8f01				ba7816	bf,8f01c	Fea,41414(lde , 5	dae2223,b003	61a3,96177a	9c,b410ff	61,£2	20015ad		

Figure 8. Προσομοίωση μονάδας Hash Compute για είσοδο "abc".

6. ΣΥΝΟΛΙΚΗ ΥΛΟΠΟΙΗΣΗ

Με χρήση των παραπάνω κυκλωμάτων w function, sha compute και fsm δημιουργήσαμε το συνολικό κύκλωμα υπολογισμού του hash. Λόγω των περιορισμένων io ports του FPGA αποφασίστηκε το αποτέλεσμα του hash να βγαίνει ανά 32 bit στην έξοδο. Με βάση τα παραπάνω και την χρήση του Vivado το κύκλωμα που προκύπτει είναι το παρακάτω.



Σχήμα 4. Τελικό σχηματικό του κυκλώματος.

Το κύκλωμα εκτός των components είναι για την σειριακή φόρτωση της εξόδου με το αποτέλεσμα του hash. Αφού το σχηματικό του Vivado ταίριαζε με την δική μας υλοποίηση συνεχίσαμε στις προσομοιώσεις του συνολικού κυκλώματος .



Figure 9. Αποτέλεσμα προσομοίωσης.

Το κύκλωμα βγάζει αποτέλεσμα κάθε 66 clocks. Παρατηρούμε ότι όταν τελειώσει ο υπολογισμός σηκώνεται το flag done και ready το οποίο σηματοδοτεί ότι το κύκλωμα τελείωσε τον υπολογισμό και είναι έτοιμο για τον επόμενο. Όσο το ready είναι 1 ο εξωτερικός επεξεργαστής είτε μπορεί να στείλει start είτε continue το start σηματοδοτεί ότι ο επόμενος υπολογισμός είναι ασυσχέτιστος με τον προηγούμενο και το continue ότι ο ένας είναι συνέχεια του άλλου για το επόμενο message.

Όταν έρθει το done ο επεξεργαστής επίσης μπορεί να στείλει 1 στο send_hash το οποίο σηματοδοτεί την σειριακή εκφόρτωση του αποτελέσματος.




Figure 10. Προσομοίωση συνολικού κυκλώματος (zoom).

Σύμφωνα με την υλοποίηση σε python του αλγορίθμου το αποτέλεσμα είναι σωστό.

Ev συνεχεία αφού επιβεβαιώθηκε η ορθή λειτουργία του κυκλώματος συνεχίσαμε στην σύνθεση και στο implementation στο FPGA.

7. SYNTHESIS – IMPLEMENTATION

Στο στάδιο αυτό επιλέχθηκαν τα pins του FPGA για τις εισόδους και τις εξόδους. Και έπειτα μέσω πειραματισμού στο VIvado για την ικανοποίηση των setup και hold constrains θέταμε διάφορα ρολόγια έτσι ώστε να μην υπάρχει Violation στον χρονισμό του κυκλώματος. Πολύ βοηθητικές στην διαδικασία αυτή ήταν οι ρυθμίσεις κατά την σύνθεση και το implementation για την ελαχιστοποίηση του χώρου αλλά και του χρόνου του κυκλώματος. Τελικά αφού ικανοποιήθηκαν όλοι οι περιορισμοί το τελικό implementation στο board φαίνεται παρακάτω.




Figure 11. Υλοποιημένο κύκλωμα στο FPGA.

Τέλος τρέξαμε και post implementation simulation δηλαδή προσομοίωση η οποία είναι σχεδόν ίδια με το να έτρεχε ο κώδικας στο FPGA. Εκεί το κύκλωμα θέλει λίγο χρόνο για να αρχικοποιηθέι όμως μετά από μερικά iterations τα αποτελέσματα βγαίνουν σωστά.




Figure 13. Post implementation Simulation.




Figure 12. Post implementation Simulation.(zoom).

Τα σωστά αποτελέσματα είναι εμφανή αφού έρθει το σήμα send_result τα οποία ταυτίζονται και με την απλή behavioral προσομοίωση.

Μετά και το implementation έχουμε πλήρη εικόνα του κόστος της υλοποίησης σε LUT'S Register's καταναλώσεις ισχύος κ.α. Μέσω των logs του implementation έχουμε τα παρακάτω :

+	-+-		+	+	+	+
Site Type	 -+-	Used	Fixed	Prohibited	•	Util% +
Slice	i	280			13300	. 2.11
SLICEL	1	171	0	L	L	I
SLICEM	1	109	0	I	L	I
LUT as Logic	1	967	0	0	53200	1.82
using O5 output only	1	0	I	L	L	I
using O6 output only	1	879	L	I	L	I
using 05 and 06	1	88	L	I	L	I
LUT as Memory	1	32	0	0	17400	0.18
LUT as Distributed RAM	1	0	0	I	L	I
LUT as Shift Register	1	32	0	I	L	I
using 05 output only	1	0	L	I	L	I
using O6 output only	1	0	I .	I	L	I
using 05 and 06	1	32	L	I	L	I
Slice Registers	1	736	0	0	106400	0.69
Register driven from within the Slice	1	544	I .	I	L	I
Register driven from outside the Slice	1	192	L	I	L	I
LUT in front of the register is unused	1	27	I	L	L	I
LUT in front of the register is used	1	165	l .	L	L	I
Unique Control Sets	1	13	I	0	13300	0.10
+	-+-		+	+	+	+

Figure 14. Χρήση Slices - FF - LUT.

Παρατηρούμε ότι η υλοποίηση μας χρησιμοποιεί πολύ λίγους πόρους του FPGA πράγμα λογικό και θεμιτό καθώς θέλουμε πολλές λειτουργίες εντός του FPGA να τρέχουν παράλληλά.

Η κατανάλωση ισχύος του κυκλώματος φαίνεται παρακάτω.

Total On-Chip Power (mW)	164
Dynamic (mW)	58
Device Static (mW)	105

Δηλαδή το κύκλωμα καταναλώνει ελάχιστη ισχύ.

Υπολογίζουμε Throughput = 787 Mbps

8. ΠΙΘΑΝΗ ΥΛΟΠΟΙΗΣΗ ΓΙΑ ΜΕΙΩΣΗ CRITICAL PATH

Η αρχιτεκτονική μας λειτουργεί επιτυχώς με 100MHz ρολόι, πώς θα μπορούσαμε όμως να την αλλάξουμε προκειμένου να αυξήσουμε τη συχνότητα του ρολογιού.

Παρατηρούμε ότι οι μεταβλητές a,b,c,d,e,f,g,h έχουνε χρονική εξάρτηση μεταξύ τους όπως φαίνεται στην παρακάτω εικόνα. Αυτό σημαίνει ότι μπορώ να ξέρω το μελλοντικό h για παράδειγμα, αφού μπορώ να διαπιστώσω ότι σε 3 κύκλους θα έχει την τιμή e. Παρόμοιες παρατηρήσεις μπορώ να κάνω και για τις άλλες μεταβλητές.

Επειδή όμως οι μεταβλητές Τ1 και Τ2 εξαρτώνται από τις μεταβλητές α,b,c,h,e,f,g και Wt μπορώ να τα προϋπολογίσω 1 με 3 κύκλους πριν τα χρειαστώ. Το πώς θα πραγματοποιηθεί αυτό θα φανεί από το εάν εφαρμόσουμε στον αλγόριθμό μας unrolling και βρούμε τις πραγματικές χρονικές εξαρτήσεις ανάμεσα σε όλες τις μεταβλητές μας. Αυτή η τεχνική θα αυξήσει το area του κυκλώματος μας, αλλά θα επιτύχει αρκετά καλύτερα αποτελέσματα όσο αναφορά την ταχύτητα του κυκλώματος.




Figure 15 Χρονική εξάρτηση ανάμεσα στις μεταβλητές

9. Парартнма

Παρατίθονται όλοι οι VHDL κώδικες με top – down λογική

```
7 ⊖ entity SHA_256 is
 8
       Port (
 9
           clk, reset : in std logic;
           message : in std_logic_vector(31 downto 0);
           work : in std_logic;
12
           send hash : in std logic;
13
           continue : in std logic;
           hash : out std logic vector(31 downto 0);
14
15
           done
                   : out std_logic;
16
            ready : out std logic:='0'
17
       );
18 @ end SHA_256;
19
20 parchitecture rtl of SHA_256 is
21
22 🗀
        component SHA_256_compute is
23 :
           Port (
24
               clk, reset : in std logic;
2.5
                     : in std_logic_vector(31 downto 0);
26
               s0, s1 : in std logic vector(1 downto 0);
27
               count : in integer range 0 to 63;
               hash : inout reg_file_8_32
28
29
           );
30 🖒
       end component;
31
32 🖨
        component W function is
33
           generic(number_of_bits_per_word: natural := 32);
34
            port (
35
               message: in std logic vector(number_of_bits_per_word-1 downto 0);
36
               clk: in std logic;
37
               s0 : in std logic;
38
               W_t: out std_logic_vector(number_of_bits_per_word-1 downto 0)
39 :
           );
40 🖨
        end component;
41
42 🖨
        component SHA_256_fsm is
43
           port (
            clk
                   : in std logic;
4.5
            work
                   : in std logic;
46
            continue : in std logic;
47
            done
                      : out std logic;
48
                    : out std logic :='0';
            s0
49
                   : out std logic vector(1 downto 0) := "01";
           s1
50
           s2
                   : out std logic vector(1 downto 0) := "01";
51
            count : out integer range 0 to 63;
52
            ready : out std logic:='1'
       );
54 🖒
        end component;
        signal s0 sig : std logic :='0';
        signal s1 sig : std logic vector(1 downto 0) := "01";
        signal s2 sig : std logic vector(1 downto 0) := "01";
59
        signal W sig : std logic vector(31 downto 0) := (others => '0');
        signal count : integer range 0 to 63;
        signal hash sig : reg file 8 32;
62
        signal counter: integer range 0 to 15:=0;
63
64
65 | begin
```

```
67 © SHA_256_FSM_inst : SHA_256_fsm
     port map (
 69
           clk
                   => clk,
           work => work,
 70
 71
           continue => continue,
                    => done,
 72
           done
                   => s0 sig,
 73
           s0
 74
           s1
                  => s1 sig,
 75
           s2
                  => s2 sig,
 76
           count => count,
 77
           ready => ready
 78 🗀
       );
 79
 80 🖨
        W_function_inst : W_function
 81
        port map (
 82
           message => message,
 83
           clk => clk,
           s0 => s0_sig,
 84
 85
            W_t => W_sig
 86 🖨
        );
 87 :
 88 🖨
        SHA_256_compute_inst : SHA_256_compute
 89
        port map (
 90
           clk => clk,
 91
           reset => reset,
 92
           W => W_sig,
           s0 => s1_sig,
 93
 94
           s1 => s2_sig,
            count => count,
 95
 96
            hash => hash sig
 97 🖨
        );
 98
99 🖨
        process(clk) -- process to send the hash to the output
101
102
        begin
103
104 🖯
          if clk'event and clk='1' then
105 🖨
              if (send hash = '1') or (counter /= 0) then
106
107
108 :
                  hash <= hash_sig(counter);
109
110 ⊖
                   if counter = 7 then
111
                       counter <=0;
112
                   else
113
                       counter <= counter +1;
114 🔅
                   end if;
115 ¦
116 🖒
              end if;
117
118 🖒
          end if;
119
120 🖒
         end process;
121
122
123
124 A and r+1.
```

Figure 16 SHA_256

```
6 9 entity SHA 256 fsm is
 7
         port (
 8
                       : in std logic;
              clk
                      : in std logic;
              work
10
              continue : in std logic;
                     : out std logic;
11
              done
12
              s0
                       : out std logic :='0';
13
                       : out std logic vector(1 downto 0) := "01";
14
                       : out std_logic_vector(1 downto 0) := "01";
15
                       : out integer range 0 to 63;
                       : out std logic:='1'
16
              ready
17
         );
18 \(\text{o}\) end SHA 256 fsm;
19
20 architecture rtl of SHA_256_fsm is
21
22  type state_type is (A, B, C, D);
23
    signal state: state_type:= A;
    signal counter: integer range 0 to 65 := 0;
24 :
25
26
27 | begin
28
29 process(clk)
30 | begin
31
32 ⊜
         if clk'event and clk='1' then
33
         if (counter>=1) and (counter < 65) then
36
             count <= counter-1;</pre>
37 ⊖
          end if;
38
39
40 🤛
           case state is
41 👨
              when A =>
                   done <= '0';
42
                   s2 <= "10"; -- hold previus hash
43
                   if work = '1' then
44 ⊖
45
                     state <= B;
46
                      s0 <= '0'; -- keep mesaage in intact
47
                      s1 <= "01"; -- initialize abc... with initial hash
48
                      s2 <= "01"; -- initialize Hash i-1 with initial hash
49
                      done <= '0';
50
                      ready <= '0';
51
                      counter <= counter + 1;</pre>
52
53
                   elsif continue = '1' then
54
                     state <= B;
55
                      S0 <='0';
56
                      s1 <= "00"; -- abcde... = Hash i-1
57
                      s2 <= "10"; -- hold previus hash
                     ready <= '0';
58
59
                      counter <= counter + 1;</pre>
60 ⊖
                    end if;
61
62
63
```

```
64 ♀
                 when B \Rightarrow
65 🕏
                     if counter = 2 then
66
                         s1 <= "10"; -- feed stage 1 with previous abcde.. result
67 A
                     end if;
68
69 🖯
                     if counter = 15 then
70
                         state <= C;
71
                         s0 <= '1'; -- calculate with existing messages W17-W63
72 🖨
                     end if;
73 🖨
                     counter <= counter + 1;</pre>
74 🖯
                 when C =>
75 🦁
                     if counter = 64 then
76
                         state <= D;
                         s0 <= '0';
77
78
                         s1 <= "10";
79
80
81 🖨
                     end if;
82 🖨
                     counter <= counter + 1;</pre>
83 ⊜
                 when D =>
84
                     state <=A;
85
                     counter <=0;
86
                     s0 <= '0'; -- keep mesaage in intact
                     s1 <= "00"; -- load abcde... with H i-1
87
88
                     s2 <= "00"; -- add abcde... + H i-1
                     done <= '1';
89
90 🖨
                     ready <= '1';
91:
92 🖨
                 end case;
93
        end if;
94 🖨
95
96⊖ end process;
97
98
99 ∩ end rtl;
.00 ;
```

Figure 17 SHA 256 FSM

```
1 ⊟ library ieee;
2 use ieee.std logic 1164.all;
3 use ieee.numeric std.all;
4 use work.Data_pack.all;
7
   entity W function is
8
      generic(number_of_bits_per_word: natural := 32);
9
       port (
10
       message: in std logic vector(number of bits per word-1 downto 0);
11
       clk: in std logic;
       s0 : in std logic;
12
13
       W t: out std logic vector(number of bits per word-1 downto 0)
14
       );
15 | end W function;
16
17
18 architecture message scheduler W function of W function is
19
        component Logic_ms is
21
            port (
22
               W_T_2 : in std_logic_vector(31 downto 0);
23
                W T 7 : in std logic vector(31 downto 0);
24
                W T 15 : in std logic vector(31 downto 0);
25
                W_T_16 : in std_logic_vector(31 downto 0);
26
                W_T : out std_logic_vector(31 downto 0)
27
            );
28
       end component;
31:
       component Reg_file is
         port (
32
33
           clk : in std logic;
34
          func : in std_logic;
35
           message : in std logic vector (M-1 downto 0);
36
           W : in std_logic_vector(M-1 downto 0);
37
           array_of_words : inout array_of_16_recent_words
38
       );
39
       end component;
40
41
       signal W T 2, W T 7, W T 15, W T 16, W: std logic vector (number of bits per word-1 downto 0);
42
       signal array_of_words: array_of_16_recent_words;
43 begin
44
45
46 Reg file 1 : Reg file port map (clk, s0, message, W, array of words);
48 logic : Logic_ms port map (W_T_2, W_T_7, W_T_15, W_T_16, W);
49
50\,\dot{\phi} -- W(t-2) is always in the same position of the arreay because once in every cycle
516 -- we shift all the words one position
52 W_T_2 <= array_of_words(N-2);
53 W T 7 <= array of words (N-7);
54 | W T 15 <= array of words (N-15);
55 W_T_16 <= array_of_words(N-16);
 59 processs:
 60 | process(clk)
 61 begin
 62
 63
 64 if clk'event and clk='1' then
 65 ∮ -- the output is always the last position of the array
 666 -- and the output gets it's value one cycle later
 67
        W_t <= array_of_words(N-1);</pre>
 68
 69 end if;
 70
 71 end process;
```

Figure 18 W_Function

```
1 de library ieee;
    use ieee.std logic 1164.all;
    use ieee.numeric std.all;
    use work.Data pack.all;
 5
 6
    entity Reg file is
 7
        port (
 8
             clk : in std logic;
 9
             func : in std logic;
10
             message : in std logic vector (M-1 downto 0);
11
             W : in std logic vector (M-1 downto 0);
12
             array of words : inout array of 16 recent words
        );
13
14
    end Reg_file;
15
    architecture Behavioral of Reg file is
16
17
18
    begin
19
20 process(clk)
21 begin
220 -- func is the control signal coming from the fsm
23 | -- func chooses the message in the input if we are in the first 16 cycles
24 - or it chooses the word output we have computed in Logic ms vhdl file
25 if clk'event and clk='1' then
26
        if func = '1' then
2.7
28
             array of words (N-1) \ll W;
29
       else
30
           array_of_words(N-1) <= message;</pre>
31
       end if;
33 \, \ominus -- we have created a register file of 16 positions where we keep the 16 most recent
34 -- W the rest of the W's are no longer useful for the computation of the fututre W's
   -- and that is why we don't save them in registers
36 -- each position in the array shows how recent the W is and in each cycle
376 -- we shift the W's in the reg file and update the last position according to func
       for i in 0 to array of words'length - 2 loop
           array of words(i) <= array of words(i+1);
40
       end loop;
41
42 end if;
43
44 end process;
45
46 end Behavioral;
```

Figure 19 Reg_File

```
1 library ieee;
 2 use ieee.std logic 1164.all;
 3 | use ieee.numeric std.all;
 4 | use work.Data pack.all;
 5
  entity Logic ms is
 6
 7
        port (
 8
             W_T_2 : in std_logic_vector(31 downto 0);
             W T 7 : in std logic vector(31 downto 0);
10
             W_T_15 : in std_logic_vector(31 downto 0);
             W T 16: in std logic vector(31 downto 0);
11
             W T : out std logic vector(31 downto 0)
12
13
        );
14 end Logic ms;
15
16
   --architecture Behavioral of Logic ms is
17
18
    component sigma 1 is
19
        generic(number of bits per word: natural := 32);
20
        port(word input: in std logic_vector(number_of_bits_per_word-1 downto 0);
         word output: out std logic vector(number_of bits_per_word-1 downto 0));
21
22 end component;
23
24 component sigma_0 is
25
       generic(number of bits per word: natural := 32);
26
       port(word_input: in std_logic_vector(number_of_bits_per_word-1 downto 0);
27
        word output: out std logic vector(number of bits per word-1 downto 0));
28 end component;
29
30
31
       signal s0 : std logic vector(31 downto 0);
32
       signal s1 : std_logic_vector(31 downto 0);
33
34
35 | begin
36
       Sig1 : sigma_1 port map(W_T_2,s0);
37
       Sig0 : sigma_0 port map(W_T_15,s1);
38 👨
       -- outcome for cycles 16 to 63, we get the outcomes from sigma 0 and sigma 1 and
39 A
       -- we compute the word output according to the algorithm
40
        \texttt{W\_T} \ <= \ \texttt{std\_logic\_vector((unsigned(s0) + unsigned(s1)) + (unsigned(W\_T\_16) + unsigned(W\_T\_7))); } 
41 end Behavioral;
```

Figure 20 Logic_ms

```
1 LIBRARY ieee;
2 USE ieee.std logic 1164.all;
3 | USE ieee.numeric std.all;
5 entity sigma_1 is
       generic(number of bits per word: natural := 32);
7
       port(word input: in std logic vector(number of bits per word-1 downto 0);
8
        word_output: out std_logic_vector(number_of_bits_per_word-1 downto 0));
9
   end sigma 1;
10
12 | architecture behavior of sigma 1 of sigma 1 is
13
14 | signal term 1, term 2, term 3: std logic vector(number of bits per word-1 downto 0);
15
16 begin
17
   -- rotate right 17 positions
18 term_1 <= word_input(16 downto 0) & word_input(number_of_bits_per_word-1 downto 17);
19 -- rotate right 19 positions
20 | term 2 <= word input(18 downto 0)& word input(number of bits per word-1 downto 19);
21 -- shift right 10 positions
22 term 3 <= "0000000000" & word input(number of bits per word-1 downto 10);
24 word output <= term 1 xor term 2 xor term 3;
25
26
27 end behavior_of_sigma_1;
```

Figure 22 sigmo_1

```
1 LIBRARY ieee;
2 USE ieee.std logic 1164.all;
 3 USE ieee.numeric_std.all;
6 entity sigma_0 is
       generic(number_of_bits_per_word: natural := 32);
       port(word_input: in std_logic_vector(number_of_bits_per_word-1 downto 0);
8
9
        word_output: out std_logic_vector(number_of_bits_per_word-1 downto 0));
100 end sigma 0;
12
130 architecture behavior of sigma 0 of sigma 0 is
14
15 signal term_1, term_2, term_3: std_logic_vector(number_of_bits_per_word-1 downto 0);
16
17 begin
18
19
    -- rotate right 7 positions
20 term_1 <= word_input(6 downto 0)& word_input(number_of_bits_per_word-1 downto 7);
21
    -- rotate right 18 positions
22 term 2 <= word input(17 downto 0)& word input(number of bits per word-1 downto 18);
23 -- shift right 10 positions
24 term_3 <= "000" & word_input(number_of_bits_per_word-1 downto 3);
    -- xor all the above terms
26 word_output <= term_1 xor term_2 xor term_3;
27
28 end behavior of sigma 0;
```

Figure 21 sigmo_0

```
6 ♥ entity SHA 256 compute is
 7
         Port (
 8
             clk, reset : in std logic;
 9
             W : in std_logic_vector(31 downto 0);
10
             s0, s1 : in std_logic_vector(1 downto 0);
11
             count : in integer range 0 to 63;
12
             hash : inout reg file 8 32
13
         );
14 end SHA_256_compute;
15
16 parchitecture rtl of SHA 256 compute is
17
18 ₽
         component Stage1 is
19
             Port (
20
                  input : in reg file 8 32;
21
                         : in std logic vector(31 downto 0);
22
                          : in std logic vector(31 downto 0);
23
                  output : out reg file 8 32
24
             );
25 🖨
         end component;
26
27
28 🖨
         component Constant reg is
29
         port (
30
             t : in integer range 0 to 63;
31
             K : out std logic vector(31 downto 0)
30
35 ♥
        component Initial hash reg is
36
           port (
37
               initial hash : out reg file 8 32
38
39 ⊖
        end component;
40
41 😓
        component mux is
42
        port (
43
           initial_hash : in reg_file_8_32;
44
           stage_1_output : in reg_file_8_32;
45
           Hash_i_1 : in reg_file_8_32;
46
           s0 : in std logic vector(1 downto 0);
47
            output : out reg_file_8_32
48
        );
       end component;
51 🕏
        component Final stage is
52
        port (
53
           clk : in std logic;
54
           abcdefg: in reg file 8 32;
55
           initial_hash : in reg_file_8_32;
56
           s2 : in std_logic_vector(1 downto 0);
           hash : out reg_file_8_32
57
58
        );
59 \(\hat{\text{o}}\) end component;
```

```
59 end component;
   60
   61
                         signal K : std logic vector(31 downto 0);
                         signal inital hash : reg_file_8_32;
  63
64
                         signal stage_1_output, stage_1_reg, output_mux, final_abcdefg: reg_file_8_32;
   65
   66 begin
   67
68
                        IH1: Initial_hash_reg port map(inital_hash); -- Contains HO Constant
                         C1 : Constant_reg port map(count, K); —-K constants select based on count (signal from fsm)
St1 : Stagel port map(output_mux, K, W, stage_l_output); --Logic of SHA 256 compute
   69
               M1 : mux port map(inital_hash, stage_1_reg, hash, s0, output_mux); --Selects the output based on s0 (from FSM) S0=1 initial hash, S0=0 stage 1 output_stage_1_reg, hash, s0=0 stage 1 output_stage_1_reg, hash, s0=0 stage_1_reg, hash, s0=0 stage_1_r
   71
   73 Final : Final stage port map(clk, final abcdefg, inital hash, sl, hash); -- Does the a+H and stores the new hash value
   769
                        process(clk, reset)
   78
   79
   80 Q
                              if reset = '1' then
   81
82
83
84
                                                  elsif rising edge(clk) then
85
                                                                  stage 1 reg <= stage 1 output; --abcdefgh reg for each round
86
                                                                  final abcdefg <= stage 1 output; -- abcdefg reg for final stage
87
88
89
90
91 🖨
                                                  end if;
92
93 ⊜
                                end process;
94
95
96
97 end rtl;
```

Figure 24 SHA-256 COMPUTE

```
6\,\dot{\ominus} entity Initial_hash_reg is
 7
        port (
8
             initial_hash : out reg_file_8_32
9
        );
10 end Initial_hash_reg;
11
12 ♥ architecture rtl of Initial hash reg is
13 | begin
4
        initial_hash(0) <= X"6a09e667"; -- Initial hash values for SHA-256
15
        initial hash(1) <= X"bb67ae85";</pre>
16
        initial hash(2) <= X"3c6ef372";</pre>
L7
        initial hash(3) <= X"a54ff53a";</pre>
18
        initial hash(4) <= X"510e527f";
L9
        initial hash(5) <= X"9b05688c";
30
        initial hash(6) <= X"1f83d9ab";</pre>
21
        initial_hash(7) <= X"5be0cd19";</pre>
22 end rtl;
```

Figure 23 Initial_hash_reg

```
port (
            t : in integer range 0 to 63;
 9
            K : out std logic vector(31 downto 0)
10
11
        );
12 ∩ end Constant req;
14 parchitecture rtl of Constant reg is
        signal K array : K array := (
16
            X"428a2f98", X"71374491", X"b5c0fbcf", X"e9b5dba5",
17
            X"3956c25b", X"59f111f1", X"923f82a4", X"ab1c5ed5",
18
            X"d807aa98", X"12835b01", X"243185be", X"550c7dc3",
            X"72be5d74", X"80deb1fe", X"9bdc06a7", X"c19bf174",
19
20
            X"e49b69c1", X"efbe4786", X"0fc19dc6", X"240ca1cc",
21
            X"2de92c6f", X"4a7484aa", X"5cb0a9dc", X"76f988da",
            X"983e5152", X"a831c66d", X"b00327c8", X"bf597fc7",
22
23
            X"c6e00bf3", X"d5a79147", X"06ca6351", X"14292967",
            X"27b70a85", X"2e1b2138", X"4d2c6dfc", X"53380d13",
24
            X"650a7354", X"766a0abb", X"81c2c92e", X"92722c85",
25
            X"a2bfe8a1", X"a81a664b", X"c24b8b70", X"c76c51a3",
26
            X"d192e819", X"d6990624", X"f40e3585", X"106aa070",
27
            X"19a4c116", X"1e376c08", X"2748774c", X"34b0bcb5",
28
29
            X"391c0cb3", X"4ed8aa4a", X"5b9cca4f", X"682e6ff3",
            X"748f82ee", X"78a5636f", X"84c87814", X"8cc70208",
30
31
            X"90befffa", X"a4506ceb", X"bef9a3f7", X"c67178f2"
32
        );
33
34
        begin
35
            K <= K array(t);</pre>
36 ⊕ end rtl;
```

Figure 25 Constant_reg

```
7 

□ entity Stage1 is
 8
          Port (
 9
               input : in reg file 8 32;
10
                     : in std logic vector(31 downto 0);
                       : in std_logic_vector(31 downto 0);
11
12
               output : out reg file 8 32
13
         );
14 ⊕ end Stagel;
15
16
17 architecture rtl of Stagel is
19 ♥
          component Sigma0 is
               Port (
20
2.1
                    input : in std logic vector(31 downto 0);
22
                    output : out std_logic_vector(31 downto 0)
23
               );
24 🖨
          end component;
25
26 👨
          component Sigma1
27
               Port (
28
                    input : in std logic vector(31 downto 0);
29
                    output : out std logic vector(31 downto 0)
30
               );
31 🖨
          end component;
32
33 ⊜
          component Ch
34
               Port (
35
                    x : in std logic vector(31 downto 0);
36
                    y : in std logic vector(31 downto 0);
              z : in std logic vector(31 downto 0):
output : out std_logic_vector(31 downto 0)
37
39
40 €
       end component;
41
42 0
       component Maj
43:
          Port (
44
             x : in std logic vector(31 downto 0);
             y : in std_logic_vector(31 downto 0);
45
             z : in std_logic_vector(31 downto 0);
46
47
             output : out std_logic_vector(31 downto 0)
48
          );
49 ⊖
       end component;
50 :
510
       component Adder_5
52
          Port (
53
             a : in std_logic_vector(31 downto 0);
             b : in std_logic_vector(31 downto 0);
54
             c : in std_logic_vector(31 downto 0);
56
             d : in std_logic_vector(31 downto 0);
57
             e : in std_logic_vector(31 downto 0);
58
             output : out std_logic_vector(31 downto 0)
59
          );
60 A
       end component;
61 signal T1, T2 : std_logic_vector(31 downto 0);
62
      signal temp1, temp2, temp3, temp4 : std logic vector(31 downto 0);
63
64 : begin
65
66
       Sigma0_0 : Sigma0 Port map (input => input(0), output => temp1);
    Maj 0 : Maj Port map (x => input(0), y => input(1), z => input(2), output => temp2);
```

```
68
        T2 <= std_logic_vector(unsigned(temp1) + unsigned(temp2));
69
        Sigma1_0 : Sigma1 Port map (input => input(4), output => temp3);
70
                : Ch Port map (x \Rightarrow input(4), y \Rightarrow input(5), z \Rightarrow input(6), output \Rightarrow temp4);
        Adder_5_0: Adder_5 Port map (a => temp3, b => temp4, c => input(7), d => K, e => W, output => T1); -- tree adder of 5 inputs (32 bit)
72
73
74
        output(0) <= std_logic_vector(unsigned(T1) + unsigned(T2));
75
        output(1) <= input(0);
76
77
        output(2) <= input(1);
        output(3) <= input(2);
78
        output(4) <= std_logic_vector(unsigned(input(3)) + unsigned(T1));</pre>
79
        output(5) <= input(4);
80
        output(6) <= input(5);
        output(7) <= input(6);
81
82
83
84
85 end rtl;
```

Figure 28 Stage_1

```
5 \oplus \text{entity Sigma0 is}
 6
        Port (
 7
            input : in std logic vector(31 downto 0);
8
            output : out std logic vector(31 downto 0)
 9
        );
100 end Sigma0;
11
13
   begin
14
        output <= std logic vector(rotate right(unsigned(input), 2) xor
15
                                rotate right (unsigned (input), 13) xor
16
                                rotate right (unsigned (input), 22));
17
18 ⊕ end rtl;
```

Figure 27 Sigmo_0

```
5 ♥ entity Sigmal is
 6
        Port (
 7
             input : in std logic vector(31 downto 0);
 8
            output : out std logic vector(31 downto 0)
 9
        );
10 ∩ end Sigmal;
11
12 

□ architecture rtl of Sigmal is
13 :
14
        output <= std logic vector(rotate right(unsigned(input), 6) xor
15
                                   rotate right (unsigned(input), 11) xor
16
                                   rotate right (unsigned (input), 25));
17
18 ⊕ end rtl;
```

Figure 26 Sigmo_1

```
5 □ entity Maj is
6
        Port (
7
            x : in std logic vector(31 downto 0);
            y : in std logic vector(31 downto 0);
8
            z : in std logic vector(31 downto 0);
9
            output : out std logic vector(31 downto 0)
LO
11
        );
120 end Maj;
13
14 □ architecture rtl of Maj is
15 | begin
L6 :
        output <= (x and y) xor (x and z) xor (y and z);
17 \( \text{end rtl}; \)
                         Figure 30 Maj
 5 © entity Ch is
        Port (
 7
             x : in std logic vector(31 downto 0);
             y : in std logic vector(31 downto 0);
 8
 9
             z : in std logic vector(31 downto 0);
             output : out std logic vector (31 downto 0)
10
11 3
         );
12 ⊕ end Ch;
13
14 

□ architecture rtl of Ch is
15 | begin
        output <= (x and y) xor ((not x) and z);
17 ⊕ end rtl;
                         Figure 29 Ch
```

```
6  entity Adder 5 is
7
       Port (
            a : in std logic vector(31 downto 0);
           b : in std logic vector(31 downto 0);
           c : in std logic vector(31 downto 0);
10
           d : in std logic vector(31 downto 0);
11
           e : in std logic vector(31 downto 0);
12
13
           output : out std logic vector(31 downto 0)
14
        );
15 ⊖ end Adder 5;
16
17 \, \ominus architecture rtl of Adder 5 is
        signal s1, s2, s3 : std logic vector(31 downto 0);
19
20
21 | begin
22
        s1 <= std logic vector(unsigned(a) + unsigned(b));</pre>
23
        s2 <= std logic vector(unsigned(s1) + unsigned(c));</pre>
24
        s3 <= std logic vector(unsigned(d) + unsigned(e));</pre>
25
        output <= std logic vector(unsigned(s2) + unsigned(s3));
260 end rtl;
                        Figure 32 Adder_5
     7
             port (
     8
                  initial hash: in reg file 8 32;
     9
                  stage 1 output : in reg file 8 32;
                 Hash i 1: in reg file 8 32;
    10
                  s0 : in std logic vector(1 downto 0);
    11
    12
                 output : out reg file 8 32
    13
             );
    14 \ominus end mux;
    15
    17 :
        begin
    18 :
             with s0 select
    19
                 output <= initial hash when "01",
    20
                            stage 1 output when "10",
    21
                            Hash i 1 when others;
    22 @ end rtl;
```

```
60 entity Final_stage is
        port (
clk : in std_logic;
8
           abodefg: in reg_file_8_32;
initial_hash: in reg_file_8_32;
s2: in std_logic_vector(1 downto 0);
hash: out reg_file_8_32
9
13
        );
140 end Final_stage;
16
17 architecture rtl of Final_stage is
19
       signal H_i_l,add : reg_file_8_32;
20
       signal H_i : reg_file_8_32;
21
22 begin
24 gen:
25 for i in 0 to 7 generate
26
       add(i) <= std_logic_vector( unsigned(H_i(i)) + unsigned(abcdefg(i)) ); -- add the a,b,c,d,e,f,g,h with previous hash to get the new hash
27 end generate;
29 with s2 select
30 Hil <= add when "00", -- add the a,b,c,d,e,f,g,h with previous hash to get the new hash
31 initial_hash when "01", --H i 1 = initial_hash
32 H i when others; --H i 1 = H i
34
     | hash <= H i;
35
36 proccess:
37 | process(clk)
38 ;
       begin
39
40 0 if clk'event and clk='1' then
41
42
43
              H_i <= H_i_1; -- register to store the new hash</pre>
44
45 \stackrel{\circ}{\ominus} end if;
46
47 ⊖ end process;
49
50
510 end rtl;
```

Figure 33 FinaLstage