THÉOPHILE GOUSSELOT

INGÉNIEUR & DOCTEUR — SÉCURITÉ MATÉRIELLE / R&D

Microélectronique · Architectures de processeurs sécurisées · RISC-V

De la conception RTL à l'implémentation FPGA, des attaques physiques aux contre-mesures, j'aime explorer les systèmes sous deux angles : **comprendre leur fonctionnement et déceler leurs vulnérabilités.**

Je prends plaisir à me creuser la tête, expérimenter, automatiser et chercher des solutions avec les autres, **pour concevoir, attaquer ou protéger des circuits pendant des heures.**



Site web ↗
GitHub ↗
theophile.gousselot@gmail.com
CV EN ↗

EXPÉRIENCE

2022–2025

Doctorat — Mines Saint-Étienne · PEPR Cybersécurité ARSENE

« Mécanismes de sécurité d'un processeur RISC-V face aux attaques par injection de fautes »

- Conception et implémentation de contre-mesures matérielles face aux injections de fautes et aux attaques par extraction de code, jusqu'à leur évaluation expérimentale (en s'appuyant sur l'expertise en rétro-ingénierie de Texplained ↗).
- Chiffrement chaîné des instructions basé sur Ascon avec association des signaux de contrôle du processeur, afin d'assurer la confidentialité et l'intégrité jusqu'au chemin de contrôle microarchitectural.
- Développement d'une infrastructure de vérification et de caractérisation : compilation/chiffrement, simulation Verilator, modélisation des fautes, synthèse, simulation post-implémentation et validation FPGA.

3rd Hardware Demo Award IEEE HOST 2023 · San José, Californie

2 publications évaluées par les pairs · 1 brevet

Thèse et liste complète des publications ↗

2021 · 6 mois

Ingénieur en sécurité matérielle — STMicroelectronics

- Conception d'une contre-mesure légère CFI basée sur des signatures CRC pour détecter les injections de fautes sur des processeurs RISC-V.
- Implémentation et évaluation sur FPGA par modification du RTL de cœurs Sodor : simulation et analyse de la détection des modifications d'instructions et des risques théoriques de collisions CRC.

2020 · 5 mois · Montréal

Stagiaire de recherche — S2MLab

- Développement d'un outil générique de contrôle optimal en Python/C++ et application à l'optimisation des mouvements d'un violoniste.

2019 · 2 mois

Stagiaire ingénieur — Schneider Electric

- Détection automatisée de défauts par vision 3D et palpage.

ENGAGEMENTS

Enseignement — École des Mines de Saint-Étienne

- Architecture des processeurs (dont RISC-V) — 22 h/an (2022, 2023, 2024)
- Conception numérique : implémentation d'Ascon — 24 h (2022)

Président — Association étudiante MINITEL

Gestion d'une équipe de 20 étudiants chargée du réseau de la résidence et du support informatique aux étudiants, dans le cadre d'un contrat de prestation de 5 k€ avec l'École des Mines de Saint-Étienne. (2019)

COMPÉTENCES

Conception matérielle & Architecture
RISC-V · Architecture processeur · RTL
FPGA · ASIC · SystemVerilog · VHDL

Sécurité matérielle
Injection et modélisation de fautes
Attaques physiques · Contre-mesures

Implémentations cryptographiques
Implémentation matérielle de primitives cryptographiques · Ascon · AES

Logiciel & Automatisation
Python · C/C++ · Tcl · Bash · Make · Linux · Git

Outils
Vivado · Verilator · ModelSim · GTKWave

FORMATION

2022–2025

Doctorat en microélectronique

Mines Saint-Étienne

2018–2021

Diplôme d'ingénieur — ISMIN

Mines Saint-Étienne
Microélectronique · Informatique
Sécurité matérielle

Mention spéciale – 3 étudiants sur 100

2016–2018

Classe préparatoire

Mathématiques & Physique

LANGUES

Français Langue maternelle
Anglais C1

PASSIONS

Théâtre · Escalade · Sports collectifs
Adepte de Getting Things Done · Vim geek

Europe à vélo
10 000 km · 363 jours · 2025–2026
En totale autonomie