

به نام خدا

پروژه ۴ معماری کامپیوتر \_ نیمسال دوم ۱۴۰۳-۱۴۰۴

حامد گلکار ۸۱۰۱۰۴۹۹ / پریسا محمدی ۸۱۰۱۰۱۵۰۹

### گزارش طراحی RISC-V

در این پروژه، ما باید یک نسخه ساده شده از پردازنده RISC-V را با استفاده از رویکرد چند چرخه ای طراحی کنیم. این یعنی دستورالعمل های مختلف، تعداد متفاوتی چرخه ساعت برای اجرا نیاز دارند، اما فرکانس ساعت می تواند بیشتر باشد. لیست دستوراتی که باید پیاده سازی شوند شامل موارد زیر است:

نوع R: دستورهای slt, or, and, sub, add

نوع I: دستورهای jalr, slti, ori, xori, addi, lw

نوع S: دستور sw

نوع J: دستور jal

نوع B: دستورهای bne, beq

نوع U: دستور lui

هر کدام از این دستورات فرمت مخصوص خود را دارند، بنابراین مسیر داده باید به گونه ای طراحی شود که داده ها از مسیر مناسب عبور کنند. پس از طراحی پردازنده، آن را با اجرای برنامه ای که مقدار کمینه را از آرایه ای با ۱۰ عضو پیدا می کند، تست خواهیم کرد.

### فرمت دستورالعمل ها

دستورات نوع R

فرمت دستور: خوشبختانه، تمامی دستورهای نوع R که باید پیاده سازی شوند، به خوبی تعریف شده اند و تقریباً مشابه یکدیگر هستند. تنها تفاوت آن ها عملکرد ALU نسبت به ورودی هایش است. فرمت کلی آن ها به شکل زیر است:

## دستورات نوع I

فرمت دستور: در این پروژه، دستورات Immediate به سه دسته تقسیم می‌شوند:

-نوع محاسباتی شامل slti، xori، ori، addi

-نوع بارگذاری شامل lw، نوع پرش شامل jalr

## دستورات نوع S

این پروژه فقط شامل یک دستور نوع S یعنی sw می‌شود.

## دستورات نوع J

تنها دستور نوع J مورد نیاز jal است.

در این فرمت، قسمت immediate به صورت غیرمعمولی طراحی شده و شامل بیت‌های 1 تا 20 و نه 0 تا 19 است، چرا که مقدار باید ضربی از ۴ باشد و دو بیت انتهایی آن صفر باشد.

اگر مقصد rd مشخص نشود، مقدار پیش فرض ra خواهد بود؛ البته این موضوع خارج از حیطه این تمرین است چون اسمبلی ساز پیاده‌سازی نشده است.

## دستورات نوع B

دو دستور شاخه‌ای beq و bne باید پیاده‌سازی شوند. فرمت immediate در این نوع نیز به صورت پراکنده و غیرمتوالی ذخیره می‌شود که فرمول خاصی دارد.

## دستورات نوع U

تنها دستور نوع U که باید پیاده‌سازی شود، lui است.

با در اختیار داشتن جداول بالا، می‌توان طراحی مسیر داده را شروع کرد.

## طراحی مسیر داده

نخست، به طراحی تک‌چرخه‌ای برمی‌گردیم که مشابه دیاگرام داده‌ای ارائه شده است با این تفاوت که یک مالتی‌پلکسر (MUX) اضافه شده و ALU نیز شامل عملکرد "PASS" است که ورودی دوم را بدون تغییر به خروجی می‌فرستد. این عملکرد اجرای دستور JALR را ساده کرده و باعث می‌شود دستور LUI به یک دستور نوع I ساده تبدیل شود.

اصطلاحات پایپ‌لاین

پایپ‌لاین کردن پردازنده یعنی طراحی آن به گونه‌ای که اجرای چندین دستور هم‌زمان انجام شود. اما چون سخت‌افزار ما محدود است، باید مراحل اجرای یک دستور را تفکیک کنیم و هر مرحله را با سخت‌افزار مستقل انجام دهیم.

مراحل طراحی شده شامل:

1. (FETCH) دریافت دستور از حافظه دستور

2. (DECODE) استخراج عملگر و عملوندها

3. (EXECUTE) انجام عملیات لازم

4. (MEMORY-ACCESS) خواندن/نوشتن از/در حافظه

5. (WRITE-BACK) نوشتن نتیجه در فایل ثبات‌ها

هر مرحله به صورت موازی روی دستور متفاوت انجام می‌شود که موجب استفاده بهینه از سخت‌افزار می‌شود.

## پیاده‌سازی

برای این منظور، اجرای دستورالعمل‌ها را به مراحل مستقل تقسیم کرده و خروجی هر مرحله را با رجیستر ذخیره کرده و به مرحله بعد منتقل می‌کنیم. همین کار را برای سیگنال‌های کنترلی نیز انجام می‌دهیم که از مرحله Decode تولید و از طریق رجیسترها به مراحل بعدی منتقل می‌شوند.

ایده اصلی این طراحی استفاده از اجزای سخت‌افزاری جداگانه برای هر مرحله است. بنابراین، از طراحی تک‌چرخه‌ای آغاز می‌کنیم و اجزایی مانند جمع‌کننده‌ها و حافظه‌ها که در طراحی چندچرخه حذف شده بودند، دوباره استفاده می‌شوند.

## طراحی پایپ‌لاین

طراحی به ۵ مرحله تقسیم می‌شود: WRITE-BACK، MEM-ACCESS، EXECUTE، DECODE، و FETCH.

مراحل توسط رجیسترها جدا شده‌اند و سیگنال‌های کنترلی نیز همراه داده‌ها منتقل می‌شوند.

همچنین، برای جلوگیری از خطرات، واحدی به نام Hazard Unit طراحی شده که با استفاده از فلش، stall و انتقال داده از مراحل جلوتر، از بروز مشکل جلوگیری می‌کند.

## فایل رجیستر

فایل رجیستر باید از خواندن ناهم‌زمان و نوشتن در لبه منفی پشتیبانی کند تا بتواند خطرات را مدیریت کند. بنابراین، توصیف آن به روزرسانی شده است تا این ویژگی‌ها را پشتیبانی کند.

## شمارنده برنامه (PC)

در طراحی پایپ‌لاین، شمارنده برنامه باید بتواند در شرایط خاص متوقف (stall) شود. بنابراین، ورودی جدیدی به نام "Stall" به آن افزوده شده است.

## رجیستر

رجیسترها باید از قابلیت توقف و تخلیه هم‌زمان پشتیبانی کنند. این کار از طریق توصیف جدید در Verilog انجام شده است.

## طراحی مراحل مسیر داده به صورت جداگانه

برای توصیف مسیر داده در Verilog، آن را به ماژول‌های جداگانه‌ای تقسیم کردیم که هر کدام یک مرحله را نشان می‌دهد (واکشی، رمزگشایی، اجرا، دسترسی به حافظه، بازنویسی). (پس از آماده شدن همه مراحل، آن‌ها را به هم متصل کرده و سیم‌کشی‌های لازم و رجیسترهای جداکننده را اعمال کردیم.

کد Verilog برای مسیر داده بسیار طولانی بود (حدود ۲۳۳ خط (و فقط بخش‌هایی از آن شامل مرحله واکشی و رمزگشایی و رجیسترهای بین آن‌ها را درج کردیم. پس از تکمیل مسیر داده، به طراحی واحد کنترل پرداختیم.

## طراحی واحد کنترل

واحد کنترل به سه قسمت اصلی تقسیم شده است:

-کنترلر ALU: تعیین عملکرد ALU بر اساس ورودی از کنترلر اصلی

-کنترلر PC: تصمیم‌گیری در مورد به‌روزرسانی شمارنده برنامه

-کنترلر اصلی: تولید سیگنال‌های کنترلی مانند RegWrite، ALUSrc و غیره

## کنترلر ALU

عملیات ALU گاهی مستقل از فیلدهای f3 و f7 (است) مثلاً در دستورات شاخه‌ای که فقط نیاز به مقایسه صفر دارند (و گاهی وابسته به آن‌ها. کنترلر ALU تصمیم می‌گیرد چه زمانی عملیات ثابت باشد و چه زمانی بر اساس f3 و f7 انتخاب شود.

## کنترلر PC

به روزرسانی شمارنده برنامه در سه حالت انجام می‌شود:

- رفتن به دستور بعدی (PC+4)

- پرش به آدرس مشخص شده

- اجرای دستور شاخه و بررسی شرط

### کنترلر اصلی

کنترلر اصلی سیگنال‌های کنترلی لازم را تولید می‌کند که از طریق رجیسترها به مراحل مختلف پایپ‌لاین منتقل می‌شوند. این واحد مانند طراحی تک‌چرخه‌ای عمل می‌کند ولی در سطح پایپ‌لاین گسترش یافته است.

### واحد خطرات (Hazard Unit)

شناخت خطرات

در این طراحی دو نوع خطر وجود دارد: خطر داده (Data Hazard) و خطر کنترل (Control Hazard).

خطر داده زمانی رخ می‌دهد که یک دستور نیاز به استفاده از مقدار یک رجیستر دارد، در حالی که دستور قبلی هنوز آن رجیستر را به‌روزرسانی نکرده است. برای مثال:

...

add x1, x2, x3

or x5, x1, x7

...

در این مثال، دستور دوم به مقدار به‌روز x1 نیاز دارد، در حالی که دستور اول هنوز آن را در مرحله Write-Back نهایی نکرده است.

برای حل این مشکل از \*\* (Forwarding) استفاده می‌کنیم. داده‌ها از مراحل جلوتر (Memory یا Write-Back) به ورودی ALU منتقل می‌شوند.

در مورد دستور 'lw' که داده را از حافظه می‌خواند، چون مقدار تا مرحله دسترسی به حافظه آماده نمی‌شود، لازم است یک سیکل پایپ‌لاین متوقف شود (stall) و همچنین مرحله بین Decode و Execute flush شود تا از اجرای تکراری جلوگیری شود.

خطر کنترل زمانی اتفاق می افتد که دستور شاخه داریم .چون شرط شاخه در مرحله اجرا بررسی می شود، اما PC در مرحله Fetch به روزرسانی می شود .راه حل این است که فرض کنیم شاخه اجرا نمی شود و در صورت غلط بودن این فرض، دو دستور اشتباه flush شوند.

### طراحی واحد خطر

کد Verilog این واحد شامل بررسی هایی است که اگر نیاز به ارسال به جلو وجود داشته باشد، آن را اعمال می کند .در مواردی که نیاز به stall یا flush وجود دارد، از سیگنال های کنترلی ساده استفاده می کنیم چون طراحی کلی پردازنده ساده است.

## ماژول نهایی (Top Module)

در ماژول نهایی، مسیر داده، کنترلر و واحد خطر به صورت ماژول های جداگانه تعریف و متصل شده اند .این ماژول اصلی نقش هماهنگ کننده کلی سیستم را دارد.

## آزمایش و شبیه سازی

برای تست پردازنده، برنامه ای نوشته ایم که کمترین مقدار را از آرایه ای با ۱۰ عنصر پیدا می کند .ابتدا کد C مربوطه را نوشتیم، سپس آن را به اسمبلی تبدیل کردیم .فرض کردیم اولین عنصر آرایه در آدرس `0x5b0` حافظه قرار دارد .نگاشت ثبات ها نیز مشخص شده است:

$x18 \rightarrow S2$  -داده موقت

$x9 \rightarrow S1$  -اندیس i

$x8 \rightarrow S0$  -مقدار کمینه

$x6 \rightarrow t1$  -نتیجه مقایسه SLT

سپس کد اسمبلی را نوشته و آن را به کد ماشین (RISC-V فرمت Hex) تبدیل کردیم.

### تبدیل کد اسمبلی به ماشین

هر دستور اسمبلی به کد هگزادسیمال تبدیل و به صورت معکوس (با اولویت پایین ترین بایت ها (در حافظه نوشته می شود تا با معماری little-endian سازگار باشد.

مثلاً کد 0x5ba40903 به صورت زیر در حافظه نوشته می شود:

03

09

A4

5B


همین فرآیند برای داده‌های آرایه نیز تکرار شده است. آرایه شامل مقادیر زیر بود:

15, 41, 84, 61, -127, -145, 62, 51, 114, 33

## تست‌بنچ و نتایج

با استفاده از تست بنچ ارائه شده، کد را اجرا کردیم و عملکرد پردازنده را مشاهده نمودیم. عملکرد آن نسبت به طراحی چندپردهای بسیار سریع تر بود و مصرف توان بیشتری داشت که قابل قبول است.

شکل موج‌های مربوط به فایل رجیستر و حافظه نیز صحت عملکرد را تأیید می‌کند که  $x8$  بیشترین مقدار و تو خودش نگه داشته است.



## تست پنج نهایی

## پایان