به نام خدا

پروژه ۴ معماری کامپیوتر _ نیمسال دوم ۱۴۰۴_۱۴۰۳

حامد گلکار ۸۱۰۱۰۱۴۹۹ / پریسا محمدی ۸۱۰۱۰۱۵۰۹

گزارش طراحی RISC-V

در این پروژه، ما باید یک نسخه ساده شده از پردازنده RISC-V را با استفاده از رویکرد چند چرخهای طراحی کنیم .این یعنی دستورالعملهای مختلف، تعداد متفاوتی چرخه ساعت برای اجرا نیاز دارند، اما فرکانس ساعت می تواند بیشتر باشد . لیست دستوراتی که باید پیاده سازی شوند شامل موارد زیر است:

slt، or، and، sub، add نوع R: نوع

jalr، slti، ori، xori، addi، lwنوع :ا دستورهای I: نوع

نوع :S دستور SW

jal دستور J: نوع

bne، beqنوع :B دستورهای

iui دستور U: نوع

هرکدام از این دستورات فرمت مخصوص خود را دارند، بنابراین مسیر داده باید به گونهای طراحی شود که دادهها از مسیر مناسب عبور کنند. پس از طراحی پردازنده، آن را با اجرای برنامهای که مقدار کمینه را از آرایهای با ۱۰ عضو پیدا می کند، تست خواهیم کرد.

فرمت دستورالعملها

دستورات نوعR

فرمت دستور :خوشبختانه، تمامی دستورهای نوع R که باید پیادهسازی شوند، به خوبی تعریف شدهاند و تقریباً مشابه یکدیگر هستند . تنها تفاوت آنها عملکرد ALU نسبت به ورودیهایش است .فرمت کلی آنها به شکل زیر است:

```
دستورات نوع I
```

فرمت دستور :در این پروژه، دستورات Immediate به سه دسته تقسیم میشوند:

-نوع محاسباتی شامل slti، xori، ori، addi

-نوع بارگذاری شامل lw ، نوع پرش شامل jalr

دستورات نوعS

این پروژه فقط شامل یک دستور نوع S یعنی SW میشود.

دستورات نوع J

تنها دستور نوع J مورد نیاز jal است.

در این فرمت، قسمت immediate به صورت غیر معمولی طراحی شده و شامل بیتهای 1 تا) 20 و نه 0 تا (19) است، چرا که مقدار باید ضریبی از 4 باشد و دو بیت انتهایی آن صفر باشد.

اگر مقصد rd مشخص نشود، مقدار پیشفرض ra خواهد بود؛ البته این موضوع خارج از حیطه این تمرین است چون اسمبلی ساز پیاده سازی نشده است.

دستورات نوعB

دو دستور شاخهای beq و bne باید پیادهسازی شوند فرمت immediate در این نوع نیز بهصورت پراکنده و غیرمتوالی ذخیره می شود که فرمول خاصی دارد.

دستورات نوع U

تنها دستور نوع U که باید پیادهسازی شود، lui است.

با در اختیار داشتن جداول بالا، می توان طراحی مسیر داده را شروع کرد.

طراحی مسیر داده

نخست، به طراحی تکچرخهای برمی گردیم که مشابه دیا گرام دادهای ارائه شده است با این تفاوت که یک مالتی پلکسر (MUX) اضافه شده و ALU نیز شامل عملکرد "PASS" است که ورودی دوم را بدون تغییر به خروجی می فرستد .این عملکرد اجرای دستور JALR را ساده کرده و باعث می شود دستور LUI به یک دستور نوع I ساده تبدیل شود.

اصطلاحات پایپلاین

پایپلاین کردن پردازنده یعنی طراحی آن به گونهای که اجرای چندین دستور همزمان انجام شود .اما چون سختافزار ما محدود است، باید مراحل اجرای یک دستور را تفکیک کنیم و هر مرحله را با سختافزار مستقل انجام دهیم.

مراحل طراحي شده شامل:

- دریافت دستور از حافظه دستور (FETCH): 1.
- (DECODE): 2. استخراج عملگر و عملوندها
 - انجام عمليات لازم (EXECUTE): 3.
- خواندن/نوشتن از/در حافظه (MEMORY-ACCESS): 4.
 - نوشتن نتیجه در فایل ثباتها (WRITE-BACK): 5.

هر مرحله بهصورت موازی روی دستور متفاوت انجام میشود که موجب استفاده بهینه از سختافزار میشود.

پیادهسازی

برای این منظور، اجرای دستورالعملها را به مراحل مستقل تقسیم کرده و خروجی هر مرحله را با رجیستر ذخیره کرده و به مرحله بعد منتقل میکنیم .همین کار را برای سیگنالهای کنترلی نیز انجام میدهیم که از مرحله Decode تولید و از طریق رجیسترها به مراحل بعدی منتقل میشوند.

ایده اصلی این طراحی استفاده از اجزای سختافزاری جداگانه برای هر مرحله است .بنابراین، از طراحی تکچرخهای آغاز میکنیم و اجزایی مانند جمعکنندهها و حافظهها که در طراحی چندچرخه حذف شده بودند، دوباره استفاده میشوند.

طراحي پايپلاين

طراحی به ۵ مرحله تقسیم می شود WRITE-BACK، MEM-ACCESS، EXECUTE، DECODE،: FETCH

مراحل توسط رجیسترها جدا شدهاند و سیگنالهای کنترلی نیز همراه دادهها منتقل میشوند.

همچنین، برای جلوگیری از خطرات، واحدی به نام Hazard Unit طراحی شده که با استفاده از فلش، stall و انتقال داده از مراحل جلوتر، از بروز مشکل جلوگیری میکند.

فایل رجیستر

فایل رجیستر باید از خواندن ناهمزمان و نوشتن در لبه منفی پشتیبانی کند تا بتواند خطرات را مدیریت کند .بنابراین، توصیف آن بهروزرسانی شده است تا این ویژگیها را پشتیبانی کند.

شمارنده برنامه (PC)

در طراحی پایپلاین، شمارنده برنامه باید بتواند در شرایط خاص متوقف (stall) شود .بنابراین، ورودی جدیدی به نام "Stall"به آن افزوده شده است.

رجيستر

رجیسترها باید از قابلیت توقف و تخلیه همزمان پشتیبانی کنند .این کار از طریق توصیف جدید در Verilog انجام شده است.

طراحی مراحل مسیر داده بهصورت جداگانه

برای توصیف مسیر داده در Verilog ، آن را به ماژولهای جداگانهای تقسیم کردیم که هر کدام یک مرحله را نشان میدهد) واکشی، رمزگشایی، اجرا، دسترسی به حافظه، بازنویسی .(پس از آماده شدن همه مراحل، آنها را به هم متصل کرده و سیمکشیهای لازم و رجیسترهای جداکننده را اعمال کردیم.

کد Verilog برای مسیر داده بسیار طولانی بود) حدود ۲۳۳ خط (و فقط بخشهایی از آن شامل مرحله واکشی و رمزگشایی و رجیسترهای بین آنها را درج کردیم .پس از تکمیل مسیر داده، به طراحی واحد کنترل پرداختیم.

طراحي واحد كنترل

واحد كنترل به سه قسمت اصلى تقسيم شده است:

-کنترلر: :ALU تعیین عملکرد ALU بر اساس ورودی از کنترلر اصلی

-کنترلر :PC تصمیم گیری در مورد بهروزرسانی شمارنده برنامه

- كنترلر اصلى :توليد سيگنالهاي كنترلي مانندALUSrc ، RegWrite و غيره

كنترلر ALU

عملیات ALU گاهی مستقل از فیلدهای f3 و f7 است) مثلاً در دستورات شاخه ای که فقط نیاز به مقایسه صفر دارند (و گاهی وابسته به آنها .کنترلر f تصمیم می گیرد چه زمانی عملیات ثابت باشد و چه زمانی بر اساس f و f انتخاب شود.

کنترلر PC

بهروزرسانی شمارنده برنامه در سه حالت انجام می شود:

-رفتن به دستور بعدی(PC+4)

-پرش به آدرس مشخصشده

-اجرای دستور شاخه و بررسی شرط

كنترلر اصلى

کنترلر اصلی سیگنالهای کنترلی لازم را تولید می کند که از طریق رجیسترها به مراحل مختلف پایپلاین منتقل می شوند .این واحد مانند طراحی تکچرخهای عمل می کند ولی در سطح پایپلاین گسترش یافته است.

واحد خطرات(Hazard Unit)

شناخت خطرات

در این طراحی دو نوع خطر وجود دارد :خطر داده (Data Hazard) و خطر کنترل.(Control Hazard)

خطر داده زمانی رخ میدهد که یک دستور نیاز به استفاده از مقدار یک رجیستر دارد، در حالی که دستور قبلی هنوز آن رجیستر را بهروزرسانی نکرده است .برای مثال:

add x1, x2, x3

or x5, x1, x7

٠,,

برای حل این مشکل از **(Forwarding) ** استفاده می کنیم .دادهها از مراحل جلوتر Memory) یا-Write) هرودی ALU منتقل می شوند.

در مورد دستور lw' که داده را از حافظه میخواند، چون مقدار تا مرحله دسترسی به حافظه آماده نمی شود، لازم است یک سیکل پایپلاین متوقف شود (stall) و همچنین مرحله بین Decode و Execute flush شود تا از اجرای تکراری جلوگیری شود.

خطر کنترل زمانی اتفاق میافتد که دستور شاخه داریم .چون شرط شاخه در مرحله اجرا بررسی می شود، اما PC در مرحله جون این است که فرض کنیم شاخه اجرا نمی شود و در صورت غلط بودن این فرض، دو دستور اشتباه flush شوند.

طراحي واحد خطر

کد Verilog این واحد شامل بررسیهایی است که اگر نیاز به ارسال به جلو وجود داشته باشد، آن را اعمال می کند .در مواردی که نیاز به stall یا flush وجود دارد، از سیگنالهای کنترلی ساده استفاده می کنیم چون طراحی کلی پردازنده ساده است.

ماژول نهایی (Top Module)

در ماژول نهایی، مسیر داده، کنترلر و واحد خطر به صورت ماژولهای جداگانه تعریف و متصل شدهاند .این ماژول اصلی نقش هماهنگ کننده کلی سیستم را دارد.

آزمایش و شبیهسازی

برای تست پردازنده، برنامهای نوشته یم که کمترین مقدار را از آرایه ای با ۱۰ عنصر پیدا می کند ابتدا کد C مربوطه را نوشتیم، سپس آن را به اسمبلی تبدیل کردیم فرض کردیم اولین عنصر آرایه در آدرس (x > 0x > 0x > 0x > 0x > 0x حافظه قرار دارد . نگاشت ثباتها نیز مشخص شده است:

داده موقت S2 \rightarrow x18:

iاندیس - S1 \rightarrow x9:

-S0 → x8 مقدار كمينه

SLT-نتیجه مقایسه $t1 \rightarrow x6$:

سپس کد اسمبلی را نوشته و آن را به کد ماشین) RISC-V فرمت (بدیل کردیم.

تبدیل کد اسمبلی به ماشین

هر دستور اسمبلی به کد هگزادسیمال تبدیل و بهصورت معکوس) با اولویت پایین ترین بایتها (در حافظه نوشته می شود تا با معماری little-endian سازگار باشد.

مثلاً كد 0x5ba40903 به صورت زير در حافظه نوشته مى شود:

03

09

A4

5B


همین فرآیند برای دادههای آرایه نیز تکرار شده است .آرایه شامل مقادیر زیر بود:

15.41.84.61.-127.-145.62.51.114.33

تستبنچ و نتایج

با استفاده از تستبنچ ارائهشده، کد را اجرا کردیم و عملکرد پردازنده را مشاهده نمودیم .عملکرد آن نسبت به طراحی چندچرخهای بسیار سریع تر بود و مصرف توان بیشتری داشت که قابل قبول است.

شکل موجهای مربوط به فایل رجیستر و حافظه نیز صحت عملکرد را تأیید میکنند که x8 بیشترین مقدارو تو خودش نگه داشته است.



تست بنچ نهایی