به نام خدا

پروژه کامپیوتری ۶

سیستم های دیجیتال ۱


دکتر نوابی

يريسا محمدي ١٠١٠١٥٠٩

صورت پروژه


در این پروژه می بایست Input wrapper و output wrapper را برای یک ماژول تقسیم کننده که در پروژه گذشته انجام دادیم طراحی می کردیم. هر کدام از این wrapper ها عملا بخشی از bussing system ما هستند که ولی ما می خواهیم برای هر تعریف هر کدام، یک data path, controller به دست اورده و ان را در زبان سخت افزاری verilog شبیه سازی کرده و این کار را یک بار با نرم افزار Modelsim و بار دیگر پس از compile کردن فایل های پروژه در نرم افزار Modelsim کار خود را خاتمه می دهیم.

طراحی data path , controller برای



طراحی data path برای Input wrapper

کد verilog برای شبیه سازی data path و بررسی عملکرد طراحی




طراحی controller برای deller

```
Ln#
       module input_wrapper_cu(input clk, rst, data_ready, Done, empty_buffer, co,
output reg load_bus, load, start, data_accepted, InzCnt, IncCnt);
             reg [2:0] pstate, nstate;
             parameter [2:0]
                  Idle = 0
                  wating for data ready = 1,
                  loading = 2,
  10
                  accepting = 3,
  11
                  converging = 4
  12
                 wating_for_buffer = 5,
  13
                  calculating = 7;
  14
  15
             always @(pstate, data_ready, Done, empty_buffer, co) begin
  17
18
                  {load_bus, load, start, data_accepted, InzCnt, IncCnt} = 6'b0;
  20
21
                 case (pstate)
                      Idle: begin
                          nstate = wating_for_data_ready;
  23
                           InzCnt = 1'bl;
  24
  25
                      wating_for_data_ready: begin
 26
27
28
                          nstate = data_ready ? loading : wating_for_data_ready;
                      loading: begin
  29
30
31
                          nstate = accepting;
                           load_bus = 1'b1;
                      end
                       accepting: begin
 33
34
                           nstate = data_ready ? accepting : converging;
                           data_accepted = 1'bl;
```

کد verilog برای شبیه سازی controller و بررسی عملکرد طراحی بخش ۱

```
37
                   converging: begin
 38
                       nstate = co ? wating_for_buffer : wating_for_data_ready;
 39
                        IncCnt = 1'b1;
                       load = 1'b1;
 40
 41
                   end
                   wating_for_buffer: begin
 42
                       if (~Done | ~empty_buffer) nstate = wating_for_buffer;
 43
 44
                        else if (Done & empty_buffer) nstate = starting;
 45
                   end
 46
                    starting: begin
 47
                       nstate = Done ? starting : calculating;
 48
                        start = 1'b1;
                   end
 49
 50
                    calculating: begin
                       nstate = Done ? Idle : calculating;
 51
                    end
 52
 53
 54
                    default: nstate = Idle;
 55
                endcase
 56
            always @(posedge clk, posedge rst) begin
 58
               if (rst)
 59
                   pstate <= Idle;
 60
                else
                   pstate <= nstate;
 61
 62
            end
 63
 €4
 65
      endmodule
 66
```


کد verilog برای شبیه سازی controller و بررسی عملکرد طراحی بخش ۲



طراحی data path برای output wrapper

```
module output_wrapper_dp (input clk, rst, en, load_bus, InzCnt, IncCnt, input [15:0] quotient_16b, remainder_16b,
                                     output co, output reg [7:0] Bus );
             reg [1:0] Count;
4
5
             reg co_reg;
6
7
             always @(posedge clk, posedge rst) begin
8
                 if (rst)
                      {co_reg,Count} <= 3'b0;</pre>
9
10
                 else if (InzCnt)
11
                      {co_reg,Count} <= 3'b0;</pre>
12
                 else if (IncCnt)
13
                      {co_reg,Count} <= Count + 1;
14
16
             always @(posedge clk or posedge rst) begin
17
                 if (rst) begin
18
                      Bus <= 8'b0;
19
                 end else if(load_bus) begin
20
                      case (Count)
                          2'd0: Bus <= quotient_16b[15:8];
2'd1: Bus <= quotient_16b[7:0];
2'd2: Bus <= remainder_16b[15:8];
2'd3: Bus <= remainder_16b[7:0];
21
22
23
24
25
                      endcase
26
                 end
            end
27
28
29
             assign co = co_reg;
30
      L endmodule
```

کد verilog برای شبیه سازی data path و بررسی عملکرد طراحی



طراحی controller برای output wrapper


```
Ln#
        | module output_wrapper_cu(input clk, rst, got_data, Done, co, output reg en, load_bus, empty_buffer, buffer_ready, ready_for_input, InzCnt, IncCnt);
                 reg [2:0] pstate, nstate;
                parameter [2:0]
                      Idle = 0,
empty = 1,
                      diverging = 2,
 10
11
                      waiting_for_got = 3,
making_sure_got_data = 4;
 12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
                always @(pstate, got_data, Done, co) begin
                      {en, load_bus, empty_buffer, ready_for_input, buffer_ready, InzCnt, IncCnt} = 7'b0;
        自
                      case (pstate)
                           Idle:begin
                                 nstate = Done ? Idle : empty;
                                  empty_buffer = 1'b1;
                            empty: begin

nstate = Done ? diverging : empty;
InzCnt = 1'bl;
 en = Done ? 1 : 0;
                                 ready_for_input = 1'b1;
                            end
                            diverging: begin
                                 nstate = waiting_for_got;
load_bus = 1'b1;
IncCnt = 1'b1;
 31
```

کد verilog برای شبیه سازی controller و بررسی عملکرد طراحی بخش ۱

```
33
34
35
                           waiting_for_got: begin
                                 nstate = got_data ? making_sure_got_data : waiting_for_got;
36
37
38
39
40
                                 buffer_ready = 1'bl;
                           making_sure_got_data: begin
                                if (got_data) nstate = making_sure_got_data;
else if (~got_data & ~co) nstate = diverging;
else if (~got_data & co) nstate = Idle;
41
42
43
44
45
46
47
48
49
50
                           default: nstate = Idle;
                     endcase
               end
                always @(posedge clk, posedge rst) begin
                          pstate <= Idle;
51
52
                          pstate <= nstate;
54
```

کد verilog برای شبیه سازی controller و بررسی عملکرد طراحی بخش 2



خروجی simulation به دست امده برای بررسی عملکرد


همان طور که در خروجی مشخص است در تست بنچ به ترتیب ۴ تا ۸ بیت را که برای مقدار مقسوم و مقسوم علیه ۱۶ بیتی امان لازم داریم را می دهیم و باید دقت داشته باشیم که در تست بنچ بعد از مقدار دهی به مقسوم ومقسوم علیه بایستی به عنوان ورودی سیگنال data ready را اعلام کنیم تا که گیرنده متوجه شود که فرستنده اماده است تا هر دو تا ۱۶ بیت اش را ارسال کند. و در خروجی نیز به ترتیب ۴ تا ۸ بیت برای مقادیر خارج قسمت و باقی مانده داریم که حاصل ماژول تقسیم کننده ای هستند که در پروژه قبل زدیم.

برای بررسی سیگنال ها داخلی input , output wrapper می توان سیگنال های زیر را در wave بررسی کرد تا به صحت عملکرد طراحی خود در بخش های مختلف اطمینان حاصل کنیم.

sim:/wrapper tb/rst sim:/wrapper tb/ready for input sim:/wrapper tb/got data sim:/wrapper tb/data ready sim:/wrapper tb/data accepted sim:/wrapper tb/clk sim:/wrapper tb/Bus out sim:/wrapper tb/Bus in sim:/wrapper tb/buffer ready sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER DP/D 16b sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER DP/M 16b sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER DP/co sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER CU/pstate sim:/wrapper tb/UUT/INPUT WRAPPER TOP/load sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER CU/empty buffer sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER CU/Done sim:/wrapper tb/UUT/INPUT WRAPPER TOP/INPUT WRAPPER CU/start sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER CU/pstate sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER CU/empty buffer sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER CU/Done sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/quotient 16b sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/remainder 16b sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER DP/load bus sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER DP/co sim:/wrapper tb/UUT/OUTPUT WRAPPER TOP/OUTPUT WRAPPER DP/Count

سیگنال های داخلی wrapper ها برای بررسی عملکرد صحیح ماژول ها


نتایج post_synthو خروجی های کامپایل کردن در کوارتز:




بخش های اشغال شده در fpga انتخابی ما توسط تمامی ماژول ها استفاده شده در این طراحی




زیر بخش های اشغال شده در fpga انتخابی ما توسط تمامی ماژول ها استفاده شده در این طراحی




fpga های استفاده شده از logic block های بخش های استفاده شده از




ماژول های استفاده شده در fpga برای ایجاد




ماژول های تشکیل دهنده input wrapper در




ساختار کنترلر موجود در input wrapper




ماژول های تشکیل دهنده output wrapper در




ساختار کنترلر موجود در output wrapper



كتابخانه هاى مورد استفاده براى simulation فايل هاى خروجي



اضافه کردن (standard delay output(sdo برای standard delay



خروجی simulation حاصل از

تفاوت این خروجی با خروجی شبیه سازی که بدون کمک quartus انجام شده بود این است که پس از هر کلاک برای دیدن نتیجه اتفاق ای که قبلا بر روی posedge کلاک انجام می شد الان با یک مقداری delay روبه رو هستیم. ولی خروجی همچنان به ازای ورودی یکسان از دفعه قبل همچنان ثابت و صحیح است و تغییری نکرده است.