SD242 – Atividade avaliativa

Durante as aulas em sala de UVM, foi estudado o exemplo de verificação de um controlador UART, cuja arquitetura em blocos é ilustrada abaixo:



Uma interface de registrador é utilizada para operar o controlador UART, enquanto a interface UART representa a terminação física no protocolo implementado. Os módulos componentes de design incluem um banco de registradores, um divisor de clock e as unidades de comunicação UART de TX e RX.

Para verificação através do UVM, foram desenvolvidos dois BFMs, um para cada interface. Além disso, dois agentes de teste, um para TX e RX. No exemplo dado em sala, o caso de teste utilizado executa sequências aleatórias e valida a comunicação através do protocolo UART, mais especificamente, se o byte transmitido é igual ao byte recebido. A arquitetura do exemplo UVM está ilustrada abaixo.



Para esta atividade, o aluno deverá partir do código exemplo e criar dois novos casos de teste, independentes do teste comunicação. Isto é, os testes desenvolvidos deverão avaliar outros elementos que não propriamente o byte transmitido ou recebido, por exemplo, **variação de *baud rate*, inserção e detecção de erro de paridade**, dentre outros.

A atividade é individual e deverá ser enviada através do formulário de submissão de atividades, disponível no link cidigitalinatel.taplink.site, até às 12h (meio dia) do dia 22/04/2026. Em caso de erros identificados na simulação, o aluno deverá, através das simulações, localizar a causa do erro e reportar o problema junto ao material submetido no formulário.