UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 8

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tabe	ela de figuras	. 3
		aPath	
		Goldem model	
	2.2	Goldem vector	. 5
		Testbench	
		Modelo duv	
	2.5	Simulação RTL	. 7
		Simulação Cata Level	

1 Tabela de figuras

Figura 1	Datapath - Diagrama de blocos	4
_	Datapath - Goldem Model	
_	Datapath - Goldem vectors	
_	Datapath - Testbench	
_	Datapath - Modelo DUV	
_	Datapath - Transcript da simulação RTL	
Figura 9	Datapath - RTL view	8
Figura 10) Datapath - clk #9	8
_	1 Datapath - clk #10	
_	2 Datapath - clk #11	
_	B Datapath - Sinais de entrada e saída	

2 DataPath

Após desenvolvermos todos os modulos necessarios para o mips32, vamos junta-los para construir todo o caminho de dados. Abaixo podemos ver os diagramas de blocos de cada modulo separado e os fios que fazem suas conexoes (os fios destacados em laranja são os sinais da unidade de controle)




Figura 1 Datapath - Diagrama de blocos

2.1 Goldem model

Abaixo podemos ver um trecho do código utilizado para simular todo o caminho de dados e gerar os goldem vectors

```
void DataPath(const vector<string> &RD, const vector<string> &Clk, const vector<string> &Feset, const vector<string> &IRWrite, const vector<string> &RegDst, const vector<string> &MemtoReg, const vector<string> &AluSrcA, const vector<string> &Branch, const vector<string> &AluSrcB, const vector<string> &FCWrite, const vector<string> &AluSrcB, const vector<string> &FCSrc, const vector<string> &AluControl){

vector<string> writeFile, outInst, outData, aluOut, outPC, registers;
writeFile.resize(RD.size());
outInst.resize(RD.size());
outData.resize(RD.size());
aluOut.resize(RD.size());
outPC.resize(RD.size());
registers.resize(32);

string Al, A2, A3, muxA3_1, muxA3_2, muxWD3_1, muxWD3_2, WD3, SrcA, SrcB, outSignExtend, shifterOutExtend;
string zero, ovf, aluResult, sAnd, enPC, jumpPC, inPC, adr;
pair<string> string> outA_B;
```

Figura 2 Datapath - Goldem Model

2.2 Goldem vector

A partir do goldem model mostrado anteriormente geramos os seguintes vetores de teste. Foram criados 32 vetores com cada um possuindo 114 bits que serão descritos adiante.

Figura 3 Datapath - Goldem vectors

2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o Datapath. O testbench segue o padrão dos códigos desenvolvidos anteriormente.

```
timescale lns/10ps
            module Datapath tb;
                logic clk, reset;
logic ck, reset_;
int counter, errors, aux error;
logic IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, Branch, PCWrite;
logic[1:0] ALUSrcB, PCSrc;
logic[2:0] ALUControl;
 9
10
11
12
13
14
15
16
17
18
19
20
21
                  logic[31:0] RD;
logic[31:0] Adr;
                 logic[31:0] Adr;
logic[31:0] WD;
logic overflow;
logic[31:0] Md_expected;
logic[31:0] WD_expected;
logic overflow expected;
logic [113:0] testvectors[32];
                Datapath duv(.ck(ck), .reset_(reset), .TorD(IorD), .RegDest(RegDest), .MemtoReg(MemtoReg), .IRWrite(IRWrite), .RegWrite(RegWrite), .ALUSrcA(ALUSrcA), .ALUSrcB(ALUSrcB), .ALUControl(ALUControl), .PCSrc(PCSrc), .Branch(Branch), .PCWrite(PCWrite), .WD(WD), .Adr(Adr), .RD(RD), .overflow(overflow));
               .Branch(Branch), .PCWrite(PC
initial begin
    $display("Iniciando Testbench");
    $readmenb("Datapath.tv",testvectors);
    counter=0; errors=0;
    reset = 1;
    $16;
    reset = 0;
end
 22
23
24
25
26
27
28
29
30
31
32
                 always begin
        clk=1; #11;
clk=0; #5;
always @(posedge clk)begin
if(~reset)begin
if(~reset)begin
//Atribui valores do vetor nas entradas do DUT e nos valores esperados
(ok, reset, lorD, IRWrite, RegDest, MemtoReg, RegWrite, ALUSrcA, ALUSrcB, ALUControl,
Branch, PCWrite, PCSrc, RD, Adr_expected, WD_expected, overflow_expected) = testvector
               always @(negedge clk)begin if(~reset)begin
       aux_error = errors;
                          assert (Adr === Adr_expected)
                         else
begin
Sdisplay(" Adr = %b, %b expected", Adr, Adr_expected);
errors = errors + 1;
                          assert (WD === WD_expected)
                          assert (nu-
else
begin
$display(" WD = %b, %b expected", WD, WD_expected);
errors = errors + 1;
                          assert (overflow === overflow_expected)
                         assest (overriow === overriow_expected)
else
begin
   Gdisplay("overflow = %b, %b expected", overflow, overflow_expected);
   errors = errors + 1;
                         if(counter == $size(testvectors))begin
                           $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
$stop;
end
              ndmodule
```

Figura 4 Datapath – Testbench

2.4 Modelo duv

Para o Datapath temos as seguintes entradas: ck, reset_, lorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, ALUSrcB, ALUControl, PCSrc, Branch, PCWrite, WD. Destes, apenas o WD (Write Data) não é gerado pela unidade de controle. Este dado é inserido para simular a escrita na memória. Os sinais de saída são: Adr (Address) que é resultado da saída do primeiro mux2

após o PC, RD que é a saída da memória que entra no banco de registradores e por fim o overflow (sinal da ula). Abaixo podemos ver como o modulo do Datapath ficou. Baseando-se no diagrama de blocos apresentado anteriormente, os módulos foram instanciados seguindo a sequencia da esquerda para a direita da imagem.

```
module Datapath(ck, reset_, IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, ALUSrcB, ALUControl, PCSrc, Branch, PCWrite, WD, Adr, RD, overflow);
                  input logic ck, reset_;
input logic IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, Branch, PCWrite;
input logic[1:0] ALUSrcB, PCSrc;
input logic[1:0] ALUControl;
input logic[3:1:0] RD;
output logic[3:1:0] Adr;
output logic[3:1:0] MD;
output logic[3:1:0] MD;
output logic overflow;
8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 30 31 32 33 33 34 35 366 37 38
                  logic zero, outputAND_PC, PCEn;
logic[3]:0] inputPC, outputPC, outputRegInstr, outputRegData, outputRegA, outputRegB, WD3, RD1, RD2;
logic[3]:0] SrcA, SrcB, outputSignalExtension, outputShifter2, ALUOut, ALUResult;
logic[4:0] outputMux5;
                  logic[31:0] inputShifter2_2, outputShifterJump, jumpAddr;
                  and andPC(outputAND_PC, zero, Branch);
or orPC(PCEn, outputAND_PC, PCWrite);
                  //Flopenr de 32 bits registradorEnReset PC(ck, reset_, PCEn, inputFC, outputFC);
                  //Mux2 de 32 bits
mux2 mux2_1(outputPC, ALUOut, IorD, Adr);
                  //Flopenr de 32 bits
registradorEnReset RegInstr(ck, reset_, IRWrite, RD, outputRegInstr);
                  //Flopr de 32 bits
registradorReset RegData(ck, reset_, RD, outputRegData);
                  //Mux2 de 5 bits mux2_5bits mux2_5bits(outputRegInstr[20:16], outputRegInstr[15:11], RegDest, outputMux5);
                  //Mux2 de 32 bits
mux2 mux2_2(ALUOut, outputRegData, MemtoReg, WD3);
40
41
42
43
44
45
46
47
50
51
51
55
55
57
58
59
66
66
66
67
77
77
77
                  bancoRegistradores bancoRegistradores(outputRegInstr[25:21], outputRegInstr[20:16], outputMux5, WD3, RegWrite, ck, reset_, RD1, RD2);
                  registradorReset RegA(ck, reset_, RD1, outputRegA);
registradorReset RegB(ck, reset_, RD2, outputRegB);
                  //Mux2 de 32 bits
mux2 mux2_3(outputPC, outputRegA, ALUSrcA, SrcA);
                  //Extensor de sinal
signalExtension (outputRegInstr[15:0], outputSignalExtension);
                  //Deslocador
shifter2 shifter2_1(outputSignalExtension, outputShifter2);
                  //ULA de 32 bits ula(ALUControl, SrcA, SrcB, ALUResult, overflow, zero);
                  //Flopr de 32 bits
registradorReset RegULA(ck, reset_, ALUResult, ALUOut);
                  //Deslocador
shifter2 shifter2_2(inputShifter2_2, outputShifterJump);
                  assign jumpAddr = {outputPC[31:28], outputShifterJump[27:0]};
                  //Mux4 de 32 bits
mux4 mux4_2(.d0(ALUResult), .d1(ALUOut), .d2(jumpAddr), .s(PCSrc), .out(inputPC));
```

Figura 5 Datapath - Modelo DUV

2.5 Simulação RTL

Com o modulo pronto, foi iniciado a simulação RTL. Como podemos ver, o modulo está se comportando como o esperado e nenhum erro foi encontrado.

Figura 6 Datapath - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 7 Datapath - RTL view

2.6 Simulação Gate Level

Com a simulação RTL feita, vamos testar o modulo na simulação Gate level para verificar o tempo mínimo de funcionamento levando em conta os atrasos, etc. Iniciando o clock com #9, podemos ver que 3 erros foram encontrados




Figura 8 Datapath - clk #9

Aumentando o tempo para #10, o número de erros cai para apenas um.

Figura 9 Datapath - clk #10

Por fim, com o clock em #11 podemos ver que o modulo se comporta perfeitamente.

Figura 10 Datapath - clk #11

Abaixo podemos ver os sinais de entrada e saída do Datapath.




Figura 11 <u>Datapath</u> - Sinais de entrada e saída