

UNIVERSIDADE FEDERAL DA PARAÍBA
CENTRO DE INFORMÁTICA
CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 4

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tabela de figuras	3
2	Shift Left	4
2.1	Goldem model	4
2.2	Goldem vector	4
2.3	Testbench	4
2.4	Modelo duv	5
2.5	Simulação RTL.....	6
2.6	Simulação <i>Gate Level</i>	6
3	Sign Extend	7
3.1	Goldem model	7
3.2	Goldem vector	7
3.3	Testbench	7
3.4	Modelo duv	8
3.5	Simulação RTL.....	9
3.6	Simulação <i>Gate Level</i>	9
4	Shift PC	10
4.1	Goldem model	10
4.2	Goldem vector	11
4.3	Testbench	11
4.4	Modelo duv	12
4.5	Simulação RTL.....	12
4.6	Simulação <i>Gate Level</i>	13

1 Tabela de figuras

Figura 1 Shift Left - Diagrama	4
Figura 2 Shift Left- Goldem Model	4
Figura 3 Shift Left - Goldem vectors	4
Figura 4 Shift Left - Testbench	5
Figura 5 Shift Left - Modelo duv	5
Figura 6 Shift Left - Transcript da simulação RTL	6
Figura 7 Shift Left - RTL view	6
Figura 8 Shift Left - clk #7	6
Figura 9 Shift Left - clk #8	6
Figura 10 Shift Left - Sinais de entrada/saída	6
Figura 11 Sign extend - Diagrama	7
Figura 12 Sign extend- Goldem Model	7
Figura 13 Sign extend - Goldem vectors	7
Figura 14 Sign extend - Testbench	8
Figura 15 Sign extend - Modelo duv	8
Figura 16 Sign extend - Transcript da simulação RTL	9
Figura 17 Sign extend - RTL view	9
Figura 18 Sign extend - clk #7	9
Figura 19 Sign extend - clk #8	10
Figura 20 Sign extend - clk #9	10
Figura 21 Sign extend - Sinais de entrada/saída	10
Figura 12 Shift PC- Goldem Model	11
Figura 13 Shift PC - Goldem vectors	11
Figura 14 Shift PC - Testbench	12
Figura 15 Shift PC - Modelo duv	12
Figura 16 Shift PC - Transcript da simulação RTL	12
Figura 17 Shift PC - RTL view	12
Figura 18 Shift PC - clk #7	13
Figura 19 Shift PC - clk #8	13
Figura 20 Shift PC - clk #9	13
Figura 21 Shift PC - Sinais de entrada/saída	13

2 Shift Left

Agora vamos desenvolver um deslocador de 2 bits. Abaixo podemos ver uma ilustração deste modulo.




Figura 1 Shift Left - Diagrama

2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os *goldem vectors*.

```
int input[32];

for(int i = 0; i < 30; i++){
    aux = input[i+2];
    input[i] = input[i+2];
    input[i+2] = aux;
}

input[30] = 0;
input[31] = 0;
```

Figura 2 Shift Left- Goldem Model

2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar quatro vetores de teste onde os 32 bits da esquerda são os dados de entrada e os 32 bits da direita são os dados de saída.

```
000000100100100000001001001001000_
000010010010000000100100100100000_
00110011011010100011001001010000_
11001101101010001100100101000000_
01110000110010010000001001000000_
11000011001001000000100100000000_
111100100100100000001001001001111_
110010010010000000100100100111100_
```

Figura 3 Shift Left - Goldem vectors

2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o deslocador.

```

1  `timescale 1ns/100ps
2
3  module shiftleft2_tb;
4
5  int counter, errors, aux_error;
6  logic clk,rst;
7  logic [31:0]a;
8  logic [31:0]y,y_esperado;
9
10 logic [63:0]vectors[4];
11
12 shiftleft2 dut(.a(a), .y(y));
13
14 initial begin
15     $display("Iniciando Testbench");
16     $display("      A      |      Y      |      Y_esperado      |");
17     $display("-----|-----|-----");
18     $readmemb("shiftleft2_tv.tv",vectors);
19     counter=0; errors=0;
20     rst = 1;
21     #10;
22     rst = 0;
23 end
24
25 always begin
26     clk=1; #8;
27     clk=0; #5;
28 end
29
30 always @(posedge clk)
31     if(~rst)
32     begin
33         //Atribui valores do vetor nas entradas do DUT e nos valores esperados
34         {a ,y_esperado} = vectors[counter];
35     end
36
37 always @(negedge clk) //Sempre (que o clock descer)
38     if(~rst)
39     begin
40         aux_error = errors;
41
42         assert (y == y_esperado)
43
44         else errors = errors + 1;
45
46         if(aux_error == errors)
47             $display("| %b | %b | %b | OK", a, y, y_esperado);
48         else
49             $display("| %b | %b | %b | ERROR", a, y, y_esperado);
50
51         counter++; //Incrementa contador dos vetores de teste
52
53         if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54         begin
55             $display("Testes Efetuados = %0d", counter);
56             $display("Erros Encontrados = %0d", errors);
57             #10
58             $stop;
59         end
60     end
61 end
62
63 endmodule
64

```

Figura 4 Shift Left - Testbench

2.4 Modelo duv

Para o modulo Shift Left temos como entrada um barramento de 32 bits e como saída os mesmos 32 bits deslocados dois bits a esquerda. Para isso, basta pegarmos os 30 bits mais significativos e concatenarmos eles com 2 bits zero.

```

1  module shiftleft2 (input logic [31:0] a, output logic [31:0] y);
2
3  assign y = {a[29:0], 2'b00};
4
5  endmodule

```

Figura 5 Shift Left - Modelo duv

2.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
# |-----|-----|-----|
# | A | Y | Y_esperado |
# |-----|-----|-----|
# | 000000100100100000010010010000 | 000010010010000001001001000000 | 000010010010000001001001000000 | OK
# | 00110011011010100011001001010000 | 11001101101010001100100101000000 | 11001101101010001100100101000000 | OK
# | 01110000110010010000001001000000 | 11000011001001000000100100000000 | 11000011001001000000100100000000 | OK
# | 111100100100100000010010011111 | 11001001001000000100100100111100 | 11001001001000000100100100111100 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 6 Shift Left - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 7 Shift Left - RTL view

2.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos dois testes. É possível observar que à medida que o clock aumenta, o numero de erros vai diminuindo.

```
# Iniciando Testbench
# |-----|-----|-----|
# | A | Y | Y_esperado |
# |-----|-----|-----|
# | 000000100100100000010010010000 | 0000x00100100000010010010x100000 | 000010010010000001001001000000 | ERROR
# | 00110011011010100011001001010000 | 11001101101010001100100101000000 | 11001101101010001100100101000000 | ERROR
# | 01110000110010010000001001000000 | 11001011001001000000100101000000 | 11000011001001000000100100000000 | ERROR
# | 111100100100100000010010011111 | 11000001001000000100100100111100 | 11001001001000000100100100111100 | ERROR
# Testes Efetuados = 4
# Erros Encontrados = 4
```

Figura 8 Shift Left - clk #7

```
# Iniciando Testbench
# |-----|-----|-----|
# | A | Y | Y_esperado |
# |-----|-----|-----|
# | 000000100100100000010010010000 | 000010010010000001001001000000 | 000010010010000001001001000000 | OK
# | 00110011011010100011001001010000 | 11001101101010001100100101000000 | 11001101101010001100100101000000 | OK
# | 01110000110010010000001001000000 | 11000011001001000000100100000000 | 11000011001001000000100100000000 | OK
# | 111100100100100000010010011111 | 11001001001000000100100100111100 | 11001001001000000100100100111100 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 9 Shift Left - clk #8

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 10 Shift Left - Sinais de entrada/saída

3 Sign Extend

Agora vamos desenvolver um extensor de sinal. Abaixo podemos ver uma ilustração deste modulo. Como podemos ver, o bit mais significativo é copiado 16 vezes e concatenado com o sinal original.

Figure 3-5. Sign Extension




Figura 11 Sign extend - Diagrama

3.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os *goldem vectors*.

```
int input[16];
int output[32];

for(int i = 0; i < 32; i++){

    if(i < 16) output[i] = input[0];
    else      output[i] = input[i-16];
}
```

Figura 12 Sign extend- Goldem Model

3.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar dezesseis vetores de teste onde os 16 bits da esquerda são os dados de entrada e os 32 bits da direita são os dados de saída.

```
0000000000000001_000000000000000000000000000000000001
0000000000000010_000000000000000000000000000000000010
0000000000000100_000000000000000000000000000000000100
0000000000001000_000000000000000000000000000000001000
0000000000010000_0000000000000000000000000000000010000
000000000100000_00000000000000000000000000000000100000
000000001000000_000000000000000000000000000000001000000
000000010000000_0000000000000000000000000000000010000000
000000100000000_00000000000000000000000000000000100000000
000001000000000_000000000000000000000000000000001000000000
000010000000000_0000000000000000000000000000000010000000000
000100000000000_00000000000000000000000000000000100000000000
001000000000000_000000000000000000000000000000001000000000000
010000000000000_0000000000000000000000000000000010000000000000
100000000000000_11111111111111111000000000000000000000
```

Figura 13 Sign extend - Goldem vectors

3.3 Testbench

Abaixo podemos ver o código em *SystemVerilog* responsável por testar modulo.


```

1  `timescale 1ns/100ps
2
3  module signextend_tb;
4
5  int counter, errors, aux_error;
6  logic clk, rst;
7  logic [15:0] a;
8  logic [31:0] y, y_esperado;
9
10 logic [47:0] vectors[16];
11
12 signextend dut(.a(a), .y(y));
13
14 initial begin
15     $display("Iniciando Testbench");
16     $display("      A      |      Y      |      Y_esperado      |");
17     $display("-----|-----|-----|");
18     $readmemb("signextend_tv.tv", vectors);
19     counter=0; errors=0;
20     rst = 1;
21     #12;
22     rst = 0;
23 end
24
25 always begin
26     clk=1; #7;
27     clk=0; #8;
28 end
29
30 always @(posedge clk)
31     if(~rst)
32     begin
33         //Atribui valores do vetor nas entradas do DUT e nos valores esperados
34         {a, y_esperado} = vectors[counter];
35     end
36
37 always @(negedge clk) //Sempre (que o clock descer)
38     if(~rst)
39     begin
40         aux_error = errors;
41
42         assert (y == y_esperado)
43
44         else errors = errors + 1;
45
46         if(aux_error == errors)
47             $display("| %b | %b | %b | OK", a, y, y_esperado);
48         else
49             $display("| %b | %b | %b | ERROR", a, y, y_esperado);
50
51         counter++; //Incrementa contador dos vetores de teste
52
53         if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54         begin
55             $display("Testes Efetuados = %0d", counter);
56             $display("Erros Encontrados = %0d", errors);
57             #10;
58             $stop;
59         end
60     end
61
62 endmodule
63
64

```

Figura 14 Sign extend - Testbench

3.4 Modelo duv

Para o modulo extensor de sinal, temos como entrada um barramento de 16 bits e como saída os mesmo sinal de entrada estendido para 32 como descrito anteriormente.

```

1  module signextend(input logic [15:0] a, output logic [31:0] y);
2
3  assign y = {{16{a[15]}}, a};
4
5  endmodule
6

```

Figura 15 Sign extend - Modelo duv

3.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
# |-----|-----|-----|
# | A | Y | Y_esperado |
# |-----|-----|-----|
# | 0000000000000001 | 00000000000000000000000000000001 | 00000000000000000000000000000001 | OK
# | 0000000000000010 | 00000000000000000000000000000010 | 00000000000000000000000000000010 | OK
# | 0000000000000100 | 00000000000000000000000000000100 | 00000000000000000000000000000100 | OK
# | 0000000000001000 | 000000000000000000000000000001000 | 000000000000000000000000000001000 | OK
# | 0000000000010000 | 0000000000000000000000000000010000 | 0000000000000000000000000000010000 | OK
# | 0000000000100000 | 00000000000000000000000000000100000 | 00000000000000000000000000000100000 | OK
# | 0000000001000000 | 000000000000000000000000000001000000 | 000000000000000000000000000001000000 | OK
# | 0000000010000000 | 0000000000000000000000000000010000000 | 0000000000000000000000000000010000000 | OK
# | 0000000100000000 | 00000000000000000000000000000100000000 | 00000000000000000000000000000100000000 | OK
# | 0000001000000000 | 000000000000000000000000000001000000000 | 000000000000000000000000000001000000000 | OK
# | 0000010000000000 | 0000000000000000000000000000010000000000 | 0000000000000000000000000000010000000000 | OK
# | 0001000000000000 | 00000000000000000000000000000100000000000 | 00000000000000000000000000000100000000000 | OK
# | 0010000000000000 | 000000000000000000000000000001000000000000 | 000000000000000000000000000001000000000000 | OK
# | 0100000000000000 | 0000000000000000000000000000010000000000000 | 0000000000000000000000000000010000000000000 | OK
# | 1000000000000000 | 11111111111111110000000000000000 | 11111111111111110000000000000000 | OK
# Testes Efetuados = 16
# Erros Encontrados = 0
```

Figura 16 Sign extend - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.



Figura 17 Sign extend - RTL view

3.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos três testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo.

```
# Iniciando Testbench
# |-----|-----|-----|
# | A | Y | Y_esperado |
# |-----|-----|-----|
# | 0000000000000001 | 0xxxxx00xx000000xx00000000000001 | 00000000000000000000000000000001 | ERROR
# | 0000000000000010 | 000000000000000000000000000000010 | 000000000000000000000000000000010 | OK
# | 0000000000000100 | 0000000000000000000000000000000100 | 0000000000000000000000000000000100 | OK
# | 0000000000001000 | 00000000000000000000000000000001000 | 00000000000000000000000000000001000 | OK
# | 0000000000010000 | 000000000000000000000000000000010000 | 000000000000000000000000000000010000 | OK
# | 0000000001000000 | 00000000000000000000000000000001000000 | 00000000000000000000000000000001000000 | OK
# | 0000000100000000 | 000000000000000000000000000000010000000 | 000000000000000000000000000000010000000 | OK
# | 0000001000000000 | 0000000000000000000000000000000100000000 | 0000000000000000000000000000000100000000 | OK
# | 0000010000000000 | 00000000000000000000000000000001000000000 | 00000000000000000000000000000001000000000 | OK
# | 0001000000000000 | 000000000000000000000000000000010000000000 | 000000000000000000000000000000010000000000 | OK
# | 0010000000000000 | 0000000000000000000000000000000100000000000 | 0000000000000000000000000000000100000000000 | OK
# | 0100000000000000 | 00000000000000000000000000000001000000000000 | 00000000000000000000000000000001000000000000 | ERROR
# | 1000000000000000 | 1111011111111111111100000000000000 | 1111111111111111111100000000000000 | ERROR
# Testes Efetuados = 16
# Erros Encontrados = 3
```

Figura 18 Sign extend - clk #7


```

int pc[4];
int a[26];
int out[32];

for(int i = 0; i < 30; i++){
    if(i < 4) out[i] = pc[i];
    else out[i] = a[i-4];
}

out[30] = 0;
out[31] = 0;

```

Figura 22 Shift PC- Goldem Model

4.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar quatro vetores de teste onde da esquerda para a direita temos 4 bits do pc, 26 bits de entrada e 32 bits de saída.

```

0000_11111111111111111111111111111111_
000011111111111111111111111111111100_
1111_11111111111111111111111111111111_
111111111111111111111111111111111100_
0000_00000000000000000000000000000000_
000000000000000000000000000000000000_
1111_00000000000000000000000000000000_
111100000000000000000000000000000000_

```

Figura 23 Shift PC - Goldem vectors

4.3 Testbench

Abaixo podemos ver o código em *SystemVerilog* responsável por testar modulo.

```

1  `timescale 1ns/100ps
2
3  module shiftpc_tb;
4
5      int counter, errors, aux_error;
6      logic clk,rst;
7      logic [25:0]a;
8      logic [3:0]pc;
9      logic [31:0]y,y_esperado;
10
11      logic [61:0]vectors[4];
12
13      shiftpc dut(.pc(pc), .a(a), .y(y));
14
15      initial begin
16          $display("Iniciando Testbench");
17          $display("A-----| PC |-----| Y-----| Y_esperado-----|");
18          $display("-----|-----|-----|-----|");
19          $readmemb("shiftpc_tv.tv",vectors);
20          counter=0; errors=0;
21          rst = 1;
22          #14;
23          rst = 0;
24      end
25
26      always begin
27          clk=1; #9;
28          clk=0; #5;
29      end
30
31      always @(posedge clk)
32          if(~rst)
33          begin
34              {pc, a ,y_esperado} = vectors[counter];
35          end
36
37      always @(negedge clk) //Sempre (que o clock descer)
38          if(~rst)

```



```

39     begin
40         aux_error = errors;
41
42         assert (y == y_esperado)
43
44         else errors = errors + 1;
45
46         if(aux_error == errors)
47             $display(" | %b | %b | %b | %b | OK", a, pc, y, y_esperado);
48         else
49             $display(" | %b | %b | %b | %b | ERROR", a, pc, y, y_esperado);
50
51         counter++; //Incrementa contador dos vetores de teste
52
53         if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54             begin
55                 $display("Testes Efetuados = %0d", counter);
56                 $display("Erros Encontrados = %0d", errors);
57                 #10;
58                 $stop;
59             end
60         end
61     end
62 endmodule
63
64

```

Figura 24 Shift PC - Testbench

4.4 Modelo duv

Para o modulo extensor de sinal, temos como entrada 4 bits para o contador de programa e 26 bits para a entrada A. A saída é um barramento de 32 bits formado pela concatenação de pc, a e dois bits 0.

```

1 module shiftpc( input logic [3:0] pc, input logic [25:0] a, output logic [31:0] s );
2
3 assign s = {pc,a,2'b00};
4
5 endmodule
6

```

Figura 25 Shift PC - Modelo duv

4.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```

# Iniciando Testbench
# | A | PC | Y | Y_esperado |
# |-----|-----|-----|-----|
# | 11111111111111111111 | 0000 | 00001111111111111111111111111100 | 00001111111111111111111111111100 | OK
# | 11111111111111111111 | 1111 | 11111111111111111111111111111100 | 11111111111111111111111111111100 | OK
# | 00000000000000000000000000000000 | 0000 | 00000000000000000000000000000000 | 00000000000000000000000000000000 | OK
# | 00000000000000000000000000000000 | 1111 | 11110000000000000000000000000000 | 11110000000000000000000000000000 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0

```

Figura 26 Shift PC - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 27 Shift PC - RTL view

4.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos três testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo.

```
# Iniciando Testbench
# |-----|-----|-----|-----|
# | A | PC | Y | Y_esperado |
# |-----|-----|-----|-----|
# | 11111111111111111111 | 0000 | x0x0111111x111111x1111111111100 | 0000111111111111111111111100 | ERROR
# | 11111111111111111111 | 1111 | 0101111111111111111111111100 | 11111111111111111111111100 | ERROR
# | 00000000000000000000 | 0000 | 101000000100000010000000000000 | 00000000000000000000000000 | ERROR
# | 00000000000000000000 | 1111 | 010100000000000000000000000000 | 1111000000000000000000000000 | ERROR
# Testes Efetuados = 4
# Erros Encontrados = 4
```

Figura 28 Shift PC - clk #7

```
# Iniciando Testbench
# |-----|-----|-----|-----|
# | A | PC | Y | Y_esperado |
# |-----|-----|-----|-----|
# | 11111111111111111111 | 0000 | x0001111111111111111111111100 | 0000111111111111111111111100 | ERROR
# | 11111111111111111111 | 1111 | 1111111111111111111111111100 | 11111111111111111111111100 | OK
# | 00000000000000000000 | 0000 | 100000000000000000000000000000 | 00000000000000000000000000 | ERROR
# | 00000000000000000000 | 1111 | 111100000000000000000000000000 | 1111000000000000000000000000 | OK
# Testes Efetuados = 4
# Erros Encontrados = 2
```

Figura 29 Shift PC - clk #8

```
# Iniciando Testbench
# |-----|-----|-----|-----|
# | A | PC | Y | Y_esperado |
# |-----|-----|-----|-----|
# | 11111111111111111111 | 0000 | 0000111111111111111111111100 | 0000111111111111111111111100 | OK
# | 11111111111111111111 | 1111 | 1111111111111111111111111100 | 11111111111111111111111100 | OK
# | 00000000000000000000 | 0000 | 000000000000000000000000000000 | 00000000000000000000000000 | OK
# | 00000000000000000000 | 1111 | 111100000000000000000000000000 | 1111000000000000000000000000 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 30 Shift PC - clk #9

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 31 Shift PC - Sinais de entrada/saída