

UNIVERSIDADE FEDERAL DA PARAÍBA
CENTRO DE INFORMÁTICA
CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 6

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tabela de figuras	3
2	ULA 1 bit	4
2.1	Goldem model	4
2.2	Goldem vector	4
2.3	Testbench	5
2.4	Modelo duv	6
2.5	Simulação RTL.....	7
2.6	Simulação <i>Gate Level</i>	8

1 Tabela de figuras

Figura 1 ULA - Diagrama	4
Figura 2 ULA - Goldem Model	4
Figura 3 ULA - Goldem vectors	5
Figura 4 ULA - Testbench.....	6
Figura 5 ULA - Modelo duv	6
Figura 6 ULA - Somador completo DUV	6
Figura 7 ULA - Transcript da simulação RTL	7
Figura 8 ULA - RTL view	8
Figura 9 ULA - clk #8	8
Figura 10 ULA - clk #9	9
Figura 11 ULA - clk #10.....	9
Figura 12 ULA - SInais de entrada e saída	9

2 ULA 1 bit

Agora vamos desenvolver uma ULA (alu) de 1 bit. Abaixo podemos ver uma ilustração deste modulo.




Figura 1 ULA - Diagrama

2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os *goldem vectors*.

```
96  ~~~~~  
97  for(int i = 0; i < NUM_BITS_CONTROL; i++){  
98      ALUControls[8].reset(i);  
99  }  
100  
101  for(int i = 8; i < 12; i++){  
102      ALUControls[i] = ALUControls[8];  
103      carryIn[i].reset(NUM_BITS - 1);  
104  }  
105  
106  for(int i = 8; i < 12; i++){  
107      bitset<NUM_INPUTS> bitsetAux(i);  
108  
109      for(int j = 0; j < NUM_INPUTS; j++){  
110          if(!j && bitsetAux.test(j))  
111              SrcsB[i].set(NUM_BITS - 1);  
112          else if(j==1 && bitsetAux.test(j))  
113              SrcsA[i].set(NUM_BITS - 1);  
114      }  
115  }
```

Figura 2 ULA - Goldem Model

2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar 60 vetores de teste onde a cada 8 linhas testamos uma posição diferente do multiplexador de 8 bits para assim podermos abranger todas as possibilidades das entradas A, B e Cin em cada operação (menos a operação less que possui apenas quatro testes). Da esquerda para a direita temos os três bits de controle da ula, os três bits de entrada, o bit de seleção da operação, o less e as três saídas que são set, resultado da operação e carry. É válido observar que os espaços entres as linhas mostradas abaixo são apenas para melhor visualização do que foi feito.

```

000_000_0_0_000
000_001_0_0_100
000_010_0_0_100
000_011_0_0_001
000_100_0_0_100
000_101_0_0_001
000_110_0_0_011
000_111_0_0_111

101_000_0_0_010
101_001_0_0_110
101_010_0_0_110
101_011_0_0_011
101_100_0_0_110
101_101_0_0_011
101_110_0_0_001
101_111_0_0_101

001_000_0_0_000
001_001_0_0_100
001_010_0_0_110
001_011_0_0_011
001_100_0_0_110
001_101_0_0_011
001_110_0_0_011
001_111_0_0_111

```

Figura 3 ULA - Goldem vectors

2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar a ula.

```

1  `timescale 1ns/100ps
2
3  module alu_tb;
4
5  int counter, errors, aux_error;
6  logic clk, rst;
7  logic [2:0] ALUcontrol;
8  logic SrcA, SrcB, cin, addSubSignal, less;
9  logic set, set_esperado;
10 logic ALUresult, ALUresult_esperado;
11 logic cout, cout_esperado;
12 logic [11:0] vectors[60];
13
14 alu dut(ALUcontrol, SrcA, SrcB, cin, addSubSignal, less, set, ALUresult, cout);
15
16 initial begin
17     $display("Iniciando Testbench");
18     $display("| ALUcontrol | SrcA | SrcB | cin | addSubSignal | less | set | set_esperado | ALUresult | ALUresult_esperado | cout | cout_esperado |");
19     $readmemb("alu_tv.tv", vectors);
20     counter=0; errors=0;
21     rst = 1;
22     #15;
23     rst = 0;
24 end
25
26 always begin
27     clk=1; #10;
28     clk=0; #5;
29 end
30
31 always @(posedge clk)
32     if(~rst)
33         begin
34             //Atribui valores do vetor nas entradas do DUT e nos valores esperados
35             {ALUcontrol, SrcA, SrcB, cin, addSubSignal, less, set_esperado, ALUresult_esperado, cout_esperado} = vectors[counter];
36         end
37
38     always @(negedge clk) //Sempre (que o clock descer)|

```

```

38 always @(negedge clk) //Sempre (que o clock descer)
39 if(~rst)
40 begin
41     aux_error = errors;
42
43     assert ((set == set_esperado) && (ALUresult == ALUresult_esperado) && (cout == cout_esperado))
44
45     else errors = errors + 1;
46
47     if(counter == 0) $display("-----AND-----")
48     if(counter == 8) $display("-----NAND-----")
49     if(counter == 16) $display("-----OR-----")
50     if(counter == 24) $display("-----NOR-----")
51     if(counter == 32) $display("-----XOR-----")
52     if(counter == 40) $display("-----SOMA-----")
53     if(counter == 48) $display("-----SUB-----")
54     if(counter == 56) $display("-----LESS-----")
55
56     if(aux_error == errors)
57         $display("| %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b |")
58     else
59         $display("| %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b |")
60
61     counter++; //Incrementa contador dos vetores de teste
62
63     if(counter == $size(vectors)) //Quando os vetores de teste acabarem
64     begin
65         $display("Testes Efetuados = %0d", counter);
66         $display("Erros Encontrados = %0d", errors);
67         #10
68         $stop;
69     end
70
71 end
72
73 endmodule
74

```

Figura 4 ULA - Testbench

2.4 Modelo duv

Para o modulo ULA temos oito entradas e três saídas. Para isso, basta pegarmos os 30 bits mais significativos e concatenarmos eles com 2 bits zero.

```

1 module alu(input logic[2:0] ALUcontrol, input logic SrcA, SrcB, cin, addSubSignal, less, output logic set, ALUresult, cout);
2
3     logic B_or_Complement2;
4     logic [7:0]out;
5
6     and andULA(out[0], SrcA, SrcB);
7     nand nandULA(out[5], SrcA, SrcB);
8     or orULA(out[1], SrcA, SrcB);
9     nor norULA(out[3], SrcA, SrcB);
10    xor xorULA(out[4], SrcA, SrcB);
11
12    xor addSub(B_or_Complement2, SrcB, addSubSignal);
13
14    somador somadorULA(SrcA, B_or_Complement2, cin, OutputSomador, cout);
15
16    assign out[2] = OutputSomador;
17    assign out[6] = OutputSomador;
18    assign set = OutputSomador;
19    assign out[7] = less;
20
21    mux8 muxULA(out, ALUcontrol, ALUresult);
22
23 endmodule

```

Figura 5 ULA - Modelo duv

Também foi utilizado um modulo somador completo como podemos ver abaixo.

```

1 module meioSomador(input logic in1, in2, output logic out_s0, cout_0);
2
3     assign out_s0 = in1 ^ in2;
4     assign cout_0 = in1 & in2;
5
6 endmodule
7
8 module somador(input logic inA, inB, cin, output logic out_s, cout);
9
10    logic carry1, carry2, out_s1;
11
12    meioSomador u1(inA, inB, out_s1, carry1);
13    meioSomador u2(out_s1, cin, out_s, carry2);
14    or u3(cout, carry1, carry2);
15
16 endmodule
17

```

Figura 6 ULA - Somador completo DUV

2.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado. Separando as operações por blocos temos AND e NAND

```
# Iniciando Testbench
# | ALUcontrol | SrcA | SrcB | cin | addSubSignal | less || set | set_esperado || ALUresult | ALUresult_esperado || cout | cout_esperado |
# |-----AND-----|
# | 000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 000 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 000 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 000 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | OK
# | 000 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | OK
# | 000 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | OK
# | 000 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 000 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# |-----NAND-----|
# | 101 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | OK
# | 101 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 101 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 101 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 101 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 101 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 101 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | OK
# | 101 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | OK
```

OR, NOR e XOR

```
# |-----OR-----|
# | 001 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 001 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 001 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 001 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# | 001 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# | 001 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# | 001 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# | 001 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# |-----NOR-----|
# | 011 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | OK
# | 011 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 011 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 011 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | OK
# | 011 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 011 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | OK
# | 011 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | OK
# | 011 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# |-----XOR-----|
# | 100 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 100 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
# | 100 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 100 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 100 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 100 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 100 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | OK
# | 100 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | OK
```

Soma, Subtração e Less

```
# |-----SOMA-----|
# | 010 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 010 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 010 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 010 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 010 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 010 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | OK
# | 010 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | OK
# | 010 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# |-----SUB-----|
# | 110 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 110 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | OK
# | 110 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 110 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 110 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | OK
# | 110 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | OK
# | 110 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | OK
# | 110 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | OK
# |-----LESS-----|
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | OK
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | OK
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# Testes Efetuados = 60
# Erros Encontrados = 0
```

Figura 7 ULA - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 8 ULA - RTL view

2.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos dois testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo. Como foram feitos muito testes, abaixo esta apenas um trecho do transcript, porem podemos ver o número de testes efetuados e o número e erros.

```
# -----SOMA-----
# | 010 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ERRO
# | 010 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | ERRO
# | 010 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | ERRO
# | 010 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | ERRO
# | 010 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | ERRO
# | 010 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | ERRO
# | 010 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | ERRO
# | 010 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | ERRO
# -----SUB-----
# | 110 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | OK
# | 110 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | ERRO
# | 110 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | ERRO
# | 110 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | ERRO
# | 110 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | ERRO
# | 110 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | ERRO
# | 110 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | ERRO
# | 110 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | ERRO
# -----LESS-----
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | ERRO
# | 111 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | OK
# | 111 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | ERRO
# | 111 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | OK
# Testes Efetuados = 60
# Erros Encontrados = 57
```

Figura 9 ULA - clk #8

