UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 6

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tab	ela de figurasela	3
		1 bit	
	2.1	Goldem model	4
	2.2	Goldem vector	4
	2.3	Testbench	5
	2.4	Modelo duv	6
	2.5	Simulação RTL	7
	2.6	Simulação Gate Level	. 8

1 Tabela de figuras

Figura 1 ULA - Diagrama	4
Figura 2 ULA - Goldem Model	
Figura 3 ULA - Goldem vectors	
Figura 4 ULA - Testbench	
Figura 5 ULA - Modelo duv	
Figura 6 ULA - Somador completo DUV	
Figura 7 ULA - Transcript da simulação RTL	7
Figura 8 ULA - RTL view	8
Figura 9 ULA - clk #8	8
Figura 10 ULA - clk #9	9
Figura 11 ULA - clk #10	9
Figura 12 ULA - SInais de entrada e saida	9

2 ULA 1 bit

Agora vamos desenvolver uma ULA (alu) de 1 bit. Abaixo podemos ver uma ilustração deste modulo.




Figura 1 ULA - Diagrama

2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
96
            for(int i = 0; i < NUM BITS CONTROL; i++) {
 97
                ALUControls[8].reset(i);
 98
 99
100
            for(int i = 8; i < 12; i++){
101
                ALUControls[i] = ALUControls[8];
102
                carryIn[i].reset(NUM_BITS - 1);
103
104
105
            for(int i = 8; i < 12; i++){
106
                bitset<NUM INPUTS> bitsetAux(i);
107
108
                for(int j = 0; j < NUM INPUTS; j++) {</pre>
109
                     if(!j && bitsetAux.test(j))
110
                         SrcsB[i].set(NUM BITS - 1);
111
                     else if(j==1 && bitsetAux.test(j))
                         SrcsA[i].set(NUM_BITS - 1);
112
113
```

Figura 2 ULA - Goldem Model

2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar 60 vetores de teste onde a cada 8 linhas testamos uma posição diferente do multiplexador de 8 bits para assim podermos abranger todas as possibilidades das entradas A, B e Cin em cada operação (menos a operação less que possui apenas quatro testes). Da esquerda para a direita temos os três bits de controle da ula, os três bits de entrada, o bit de seleção da operação, o less e as três saídas que são set, resultado da operação e carry. É valido observar que os espaços entres as linhas mostradas abaixo são apenas para melhor visualização do que foi feito.

```
000 000 0 0 000
000 001 0 0 100
000 010 0 0 100
000 011 0 0 001
000 100 0 0 100
000 101 0 0 001
000 110 0 0 011
000 111 0 0 111
101 000 0 0 010
101 001 0 0 110
101 010 0 0 110
101 011 0 0 011
101 100 0 0 110
101 101 0 0 011
101 110 0 0 001
101 111 0 0 101
001 000 0 0 000
001 001 0 0 100
001 010 0 0 110
001 011 0 0 011
001 100 0 0 110
001_101_0_0_011
001 110 0 0 011
001 111 0 0 111
```

Figura 3 ULA - Goldem vectors

2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar a ula.

```
always @(negedge clk) //Sempre (que o clock descer)
  П
        begin
  aux error = errors;
41
42
43
44
45
46
47
50
51
55
55
55
55
56
66
66
66
67
77
77
77
        assert ((set === set_esperado) && (ALUresult === ALUresult_esperado) && (cout === cout_esperado))
        %b || %b |
        else
$display("| %b | %b | %b | %b | %b
                                                     | %b || %b | %b
                                                                          || %b |
                                                                                            %b
          counter++; //Incrementa contador dos vertores de teste
          if(counter == $size(vectors)) //Quando os vetores de teste acabarem
            $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
            Sstop:
          end
```

Figura 4 ULA - Testbench

2.4 Modelo duv

Para o modulo ULA temos oito entras e três saídas. Para isso, basta pegarmos os 30 bits mais significativos e concatenarmos eles com 2 bits zero.

```
module alu(input logic[2:0] ALUcontrol, input logic SrcA, SrcB, cin, addSubSignal, less, output logic set, ALUcesult, cout);
           logic B_or_Complement2;
          logic [7:0]out;
          and andULA(out[0], SrcA, SrcB);
          nand nandULA(out[5], SrcA, SrcB);
          or orULA(out[1], SrcA, SrcB);
nor norULA(out[3], SrcA, SrcB);
xor xorULA(out[4], SrcA, SrcB);
10
11
12
          xor addSub(B or Complement2, SrcB, addSubSignal);
13
14
15
          somador somadorULA(SrcA, B_or_Complement2, cin, OutputSomador, cout);
16
17
          assign out[2] = OutputSomador;
assign out[6] = OutputSomador;
assign set = OutputSomador;
18
19
20
           assign out[7] = less;
21
           mux8 muxULA(out, ALUcontrol, ALUresult);
22
```

Figura 5 ULA - Modelo duv

Também foi utilizado um modulo somador completo como podemos ver abaixo.

```
1
      module meioSomador(input logic in1, in2, output logic out_s0, cout_0);
      assign out s0 = in1 ^ in2;
 3
      assign cout_0 = in1 & in2;
 4
 5
 6
      endmodule
 8
      module somador(input logic inA, inB, cin, output logic out s, cout);
9
        logic carryl, carry2, out_sl;
10
11
12
         meioSomador ul(inA, inB, out_sl, carryl);
        meioSomador u2(out_sl, cin, out_s, carry2);
13
14
        or u3(cout, carryl, carry2);
15
16
      endmodule
17
```

Figura 6 ULA - Somador completo DUV

2.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado. Separando as operações por blocos temos AND e NAND




Figura 7 ULA - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 8 ULA - RTL view

2.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos dois testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo. Como foram feitos muito testes, abaixo esta apenas um trecho do transcript, porem podemos ver o número de testes efetuados e o número e erros.




Figura 9 ULA - clk #8

010	-	0	1	0	1	0	1	0	1	0	11	1	1	0	11	1	1	0	11	0	1	0	
010	1	0	1	0	1	1	1	0	1	0	1.1	1	1	1	1.1	1	1	1	11	0	1	0	
010	1	0	1	1	1	0	1	0	i	0	11	0	10	1	H	1	1	1	11	1	1	0	
010	1	0	1	1	1	1	1	0	Î	0	11	0	L	0	1.1	0	1	0	11	1	1	1	
010	1	1	1	0	1	0	T	0	1	0	11	0	1	1	11	1	1	1	11	1	1	0	
010	1	1	1	0	1	1	1	0	1	0	11	0	I	0	11	0	1	0	11	1	1	1	
010	1	1	1	1	1	0	1	0	1	0	11	1	1	0	1.1	1	1	0	1.1	1	1	1	
010	- 1	1	1	1	- 1	1	1	0	1	0	11	1	1	1	11	1	1	1	- 11	1	1	1	
											SUE	3											
110	E	0	1	0	1	0	1	1	1	0	11	0	1	1	11	1	1	1	11	1	1	0	
110	1	0	E	0	1	1	1	1	1	0	11	0	E	0	11	0	1	0	11	1	1	1	
110	1	0	I.	1	T	0	1	1	î.	0	11	1	I.	0	1.1	1	Î	0	11	0	1	0	
110	T.	0	1	1	1	1	Î	1	1	0	11	1	T.	1	11	1	1	1	11	0	1	0	
110	E	1	1	0	1	0	1	1	1	0	11	1	Įš.	0	LE	1	1	0	11	1	1	1	
110	1	1	1	0	1	1	1	1	1	0	11	1	1	1	1.1	1	1	1	11	1	1	1	
110	1	1	1	1	1	0	1	1	1	0	11	0	1	1	11	1	1	1	11	1	1	0	
110	1	1	1	1	1	1	1	1	1	0	11	0	1	0	11	0	1	0	11	1	1	1	
					-						LES	S											
111	E	0	E	0	T	0	1	0	1	1	11	0	18	0	H	1	1	1	314	0	1	0	
111	1	0	1	0	1	0	1	0	1	1	11	0	1	0	1.1	1	I	1	11	0	1	0	
111	1	0	1	0	1	0	1	0	1	0	1.1	0	- 1	0	1.1	0	1	0	11	0	1	0	
111	- 1	0	I.	0	1	0	1	0	1	0	1.1	0	E	0	LL	0	1	0	11	0	1	0	
tes Ef	etuado	3	= 60																				

Figura 10 ULA - clk #9




Figura 11 ULA - clk #10

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 12 ULA - SInais de entrada e saida