## UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



# **PROJETO MIPS – ENTREGA 3**

**THIAGO ALVES DE ARAUJO** 

2016019787

## 1 Banco de Registradores

Para o banco de registradores, utilizaremos 32 flopenr com o clock, reset e entrada de dados sincronizados. Cada flop tem seu próprio enable e sua própria saída Q.

### 1.1 Goldem model

Abaixo temos um trecho do código que gera os goldem vectors para o banco de registradores.

```
for(int i = 0; i < tamanho; i++) {</pre>
33
34
35
               tabelaVerdade[i][0] = aux;
36
37
               aux = (i/8) %2;
38
               tabelaVerdade[i][1] = 1 - aux;
39
40
41
     for(int i = 2; i < 34; i++){
                    aux = (i/2) %2:
42
43
                    tabelaVerdade[i][j] = aux;
44
45
               aux = (i/2) %2:
46
47
               tabelaVerdade[i][34] = aux;
48
49
               for(int j = 2; j < 34; j++){
50
                    if(tabelaVerdade[i][j] == 1){
51
52
                        tabelaVerdade[i][j+35] = 1;
53
54
```

## 1.2 Goldem vector

Abaixo podemos ver os goldem vectors gerados. Da esqueda para direita temos clock, reset, enable, dado e saída.

```
1_0_111111111111111111111111111111111
```

### 1.3 Testbench

Abaixo podemos ver o código do testbench utilizado para simulação do modulo.

```
`timescale lns/100ps
                 module bank tb;
                   int counter, errors, aux_error;
                  logic clk, rst;
                logic clk,rst;
logic clk2,rst2;
logic d;
logic [0:31][0:0]en;
logic [0:33][0:0]q, q_esperado;
logic [0:66]vectors[16];
  10
11
12
  13 bank dut(.clk)
14
15 ⊟initial begin
                bank dut(.clk(clk2), .reset(rst2), .en(en), .d(d), .q(q));
                       ### Degin | Separation | Salpa Esperada | Salpa | Salp
  16
17
18
  19
20
21
22
23
                         counter=0; errors=0;
                        rst = 1;
#14;
rst = 0;
  24
25
26
20 always
28 | begin
29 | clk=1; #9;
30 | clk=0; #5;
  31
32
                always @(posedge clk)
  33 always @(pos
34 if(~rst)
35 begin
                                  gin
  clk2 = vectors[counter][0];
  rst2 = vectors[counter][1];
  36
                                   for(int i = 2; i < 34; i=i+l)begin
  en[i-2][0:0] = vectors[counter][i];
end</pre>
   39
   40
   41
42
  43
44
45
46
47
48
                                   d = vectors[counter][34];
                                   for(int i = 35; i < 67; i=i+1)begin
                                   q_esperado[i-35][0:0] = vectors[counter][i];
end
            ≐
   49
50
   51
                 always @(negedge clk) //Sempre (que o clock descer)
  52
53
            begin
  54
55
56
                                            aux_error = errors;
assert (q === q_esperado)
  57
58
                                            errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
   59
  60
61
                                  62
63
                                           $display("| %b | %b | %b | ... | %b
   64
65
66
                                                                                                                                                                                                              | %b | %b | ... | %b | %b |
                                           counter++; //Incrementa contador dos vertores de teste
  67
68
69
                                            if(counter == $size(vectors)) //Quando os vetores de teste acabarem
                                           begin
  70
71
                                              $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
  72
73
74
                                                  #15
                                           $stop;
end
  75
76
```


### 1.4 Modelo DUV

Abaixo podemos ver como os flopenr foram instanciados dentro do banco de registradores. Tanto a entrada En como a saída Q são 32 barramentos de 1bit.

```
module bank(input logic clk, input logic reset, input logic [0:31][0:0]en, input logic d, output logic [0:31][0:0]q);
                                 flopenr r0 (clk, reset, en[0][0:0] , d, q[0][0:0] );
                                 flopenr r1 (clk, reset, en[1][0:0] , d, q[1][0:0] );
flopenr r2 (clk, reset, en[2][0:0] , d, q[2][0:0] );
flopenr r3 (clk, reset, en[3][0:0] , d, q[3][0:0] );
                                 flopenr r4 (clk, reset, en[4][0:0] ,
                                                                                                                                                                 d, q[4][0:0]);
                                 flopenr r5 (clk, reset, en[5][0:0], d, q[5][0:0]);
flopenr r6 (clk, reset, en[6][0:0], d, q[6][0:0]);
flopenr r7 (clk, reset, en[7][0:0], d, q[7][0:0]);
flopenr r8 (clk, reset, en[8][0:0], d, q[8][0:0]);
11
12
13
14
                                 flopenr r9 (clk, reset, en[9][0:0], d, q[9][0:0]);
flopenr r10(clk, reset, en[10][0:0], d, q[10][0:0]);
flopenr r11(clk, reset, en[11][0:0], d, q[11][0:0]);
15
16
17
18
                                flopenr r12(clk, reset, en[12][0:0], d, q[12][0:0]);
flopenr r13(clk, reset, en[13][0:0], d, q[13][0:0]);
flopenr r14(clk, reset, en[14][0:0], d, q[14][0:0]);
flopenr r15(clk, reset, en[15][0:0], d, q[15][0:0]);
                               flopenr r15(clk, reset, en[15][0:0], d, q[15][0:0]);
flopenr r16(clk, reset, en[16][0:0], d, q[16][0:0]);
flopenr r17(clk, reset, en[17][0:0], d, q[17][0:0]);
flopenr r18(clk, reset, en[18][0:0], d, q[18][0:0]);
flopenr r19(clk, reset, en[18][0:0], d, q[19][0:0]);
flopenr r20(clk, reset, en[20][0:0], d, q[20][0:0]);
flopenr r21(clk, reset, en[21][0:0], d, q[21][0:0]);
flopenr r22(clk, reset, en[22][0:0], d, q[22][0:0]);
flopenr r23(clk, reset, en[23][0:0], d, q[23][0:0]);
flopenr r24(clk, reset, en[23][0:0], d, q[24][0:0]);
flopenr r25(clk, reset, en[26][0:0], d, q[25][0:0]);
flopenr r26(clk, reset, en[26][0:0], d, q[26][0:0]);
19
20
21
22
23
24
25
26
                                flopenr r26(clk, reset, en[26][0:0], d, q[26][0:0]);
flopenr r27(clk, reset, en[27][0:0], d, q[26][0:0]);
flopenr r28(clk, reset, en[28][0:0], d, q[28][0:0]);
flopenr r29(clk, reset, en[28][0:0], d, q[29][0:0]);
flopenr r30(clk, reset, en[30][0:0], d, q[30][0:0]);
flopenr r31(clk, reset, en[31][0:0], d, q[31][0:0]);
29
30
31
32
33
```


## 1.5 Simulação RTL

Abaixo podemos ver o resultado do transcript da simulação RTL. Como podemos perceber, o modulo está se comportando perfeitamente como o esperado.




## 1.6 Simulação Gate Level

Para a simulação em Geete Level, iniciamos o clock em 6 e vamos aumentado o valor até que nenhum erro seja encontrado. Com o clock passando 6000ps em alta e 5000ps em baixa, foi encontrado 1 erro.




Após alguns testes, percebemos que o tempo mínimo para o modulo funcionar perfeitamente é com o clock passando 9000ps em alta.



## 2 Register File

Para este modulo, temos o seguinte diagrama de blocos:



Como podemos ver, são utilizados 1 decodificador 5:32, 32 portas and de 2 bits, 1 banco de registradores de 32bits e dois multiplexadores de 32bits. As conexões se dão da seguinte forma: O dado RW entra no barramento de entrada do decodificador. Cada uma das 32 saídas do decodificador é conectada a entrada de uma and que também recebe um sinal WE. Cada saída das 32 and é conectada a uma entrada de En do banco de registradores. Por fim, a saída do banco de registradores entra em dois multiplexadores de 32 bits que recebem os dados RA e RB como sinais de controle e saem com uma saída de 1bit chamada de busA e busB para cada mux respectivamente.

### 2.1 Goldem model

Abaixo temos um trecho do código que gera os goldem vectors para o banco de registradores.

```
for(int i = 0; i < tamanho; i++){
               aux = i%2;
              tabelaVerdade[i][0] = aux;
31
33
              tabelaVerdade[i][1] = aux;
35
              tabelaVerdade[i][2] = aux;
36
38
39
         for(int i = 0; i < tamanho; i++){</pre>
40
            if(tabelaVerdade[i][1] == 1){
    中
                 tabelaVerdade[i][4] = 0;
43
45

              if(tabelaVerdade[i][2] == 1){
46
                   tabelaVerdade[i][4] = tabelaVerdade[i][3];
48
```

#### 2.2 Goldem vector

Abaixo podemos ver os goldem vectors gerados. Da esqueda para direita temos clock, reset, enable, dado e saída.

### 2.3 Testbench

Abaixo podemos ver o código do testbench utilizado para simulação do modulo.

```
'timescale Ins/100ps
      module register_tb;
       int counter, errors, aux error;
       logic clk, rst;
       logic [0:4]RW;
      logic en, clk2, busW;
logic [0:4]RA;
 8
10
       logic [0:4]RB;
      logic busA, busA_esperado;
logic busB, busB_esperado;
11
12
13
14
      logic [0:19]vectors[32];
15
16
      register dut(.RW(RW), .en(en), .clk(clk2), .busW(busW), .RA(RA), .RB(RB), .busA(busA), .busB(busB));
17
18
     ☐initial begin
19
          $display("Iniciando Testbench");
20
          $display("| RW | CLK | EN | busW| RA | RB | busA | bAes | busB | bBes | ");
$display("|------|----|----|----|");
21
22
         $readmemb("register tv.tv", vectors);
23
         counter=0; errors=0;
24
25
          rst = 1;
         #30;
26
         rst = 0;
27
28
      end
     ⊟always begin
       clk=1; #25;
30
          clk=0: #5:
31
32
33
      always @(posedge clk)
34
35
        if(~rst) begin
    36
             for(int i = 0; i < 5; i=i+1)begin
37
                RW[i] = vectors[counter][i];
38
 39
40
41
                end en = vectors[counter][5];
clk2 = vectors[counter][6];
busW = vectors[counter][7];
 42
43
 44
45
          for(int i = 8; i < 13; i=i+1)begin
    RA[i-8] = vectors[counter][i];</pre>
 46
            end
 47
48
49
50
          for(int i = 13; i < 18; i=i+1)begin
    RB[i-13] = vectors[counter][i];</pre>
 51
             busA_esperado = vectors[counter][18];
busB_esperado = vectors[counter][19];
 54
 55
56
57
58
      always @(negedge clk)
 59
     if(~rst) begin

aux_error = errors;
assert(busA === busA_esperado)
 62
 63
          else
begin
 64
65
66
              errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
 67
 68
69
70
71
          72
73
 74
           if(counter == $size(vectors)) //Quando os vetores de teste acabarem
 75
      Sdisplay("Testes Efetuados = %0d", counter);
Sdisplay("Erros Encontrados = %0d", errors);
 76
 78
 79
              $stop;
 80
              end
 81
      end
 82
 83
       endmodule
 85
```

### 2.4 Modelo DUV

Abaixo podemos ver como todos os módulos foram instanciados. Assim como descrito anteriormente, cada saída de um determinado modulo entra no outro formando o caminho dos dados.

```
⊟module register(input logic [0:4]RW, input logic en, input logic clk, input logic busW, input logic [0:4]RA, input logic [0:4]RB,
                     output logic busA, output logic busB);
 3
 4
        logic [0:31][0:0]out dec;
5
        logic [0:31][0:0]out_and;
 6
        logic [0:31][0:0]out_bank;
8
        //Entra com um array de 5bits no decodificador e salva a saida em um array de 32bits
        decoder5_32 d(RW, out_dec);
10
11
        //Faz um And (bit a bit) da saida do decodificador com o en e salva em um array de 32bits
13
14 🗏 generate
15 \Box for(i = 0; i < 32; i=i+1)begin : registradores
16
           and an2(out_and[i], en, out_dec[i][0:0]);
17
18
        endgenerate
19
20
        //Entra com um array de 32bits no banco e salva a saida em um array de 32bits
21
        bank b(clk, 0, out_and, busW, out_bank);
22
23
        //Entra com um array de 5bits e um array de 32bits (saida do banco)
24
       mux32 ml(RA, out_bank, busA);
25
        mux32 m2(RB, out_bank, busB);
26
      endmodule
27
28
```

## 2.5 Simulação RTL e Gate Level

Abaixo podemos ver o transcript da simulação gate level do modulo *register file*. Depois de algumas simulações, descobrimos que o tempo mínimo para o perfeito funcionamento do modulo é de 30000ps

1	RW	1	CLK	1	EN	-	busW	RA.	-	RB	1k	usA	1	bAes	lbu	зB	1	bBes	1
i	00000	1	0	1	1	1	0	00000	1	00000	-1-	0	1	0	1	0	1	0	1 0
1	00001	1	1	1	1	1	0	00001		00001	1	0	1	0	1	0	1	0	1 0
1	00010	1	0	1	1		0	00010	E	00010	1	0		0	1	0		0	1 0
1	00011	1	1	1	1	1	0	00011	1	00011	1	0	1	0	1	0	1	0	1 0
1	00100	1	0	1	1	1	1	00100	1	00100	Ü	0	1	0	1	0	1	0	1 0
1	00101	1	1	1	1	1	1	00101		00101	1	0		0	1	0		0	1 0
1	00110	1	0	1	1	1	1	00110	1	00110	1	0	1	0	1	0	1	0	1 0
1	00111	1	1	1	1	1	1	00111	1	00111	1	0	1	0	1	0	1	0	1 0
1	01000	1	0	1	1	1	0	01000	1	01000	1	0	1	0	1	0	1	0	1 0
1	01001	T	1	1	1	1	0	01001	1	01001	1	1	1	1	1	0	1	0	1 0
1	01010	1	0	1	1	1	0	01010		01010	1	1	E	1	1	0		0	1 0
1	01011	1	1	1	1	1	0	01011	1	01011	1	0	1	0	1	0	1	0	1 0
Ĩ.	01100	1	0	1	1	1	1	01100	1	01100	Ü	0	1	0	1	0	1	0	1 0
1	01101	1	1	1	1		1	01101		01101	1	0		0	1	0	1	0	1 0
1	01110	1	0	1	1	1	1	01110	1	01110	1	1	1	1	1	0	1	0	1 0
1	01111	1	1	1	1	1	1	01111	1	01111	1	0	1	0	1	0	1	0	1 0
1	10000	1	0	1	1	1	0	10000	1	10000	- 1	0	1	0	1	1	1	1	1 0
1	10001	1	1	1	1	1	0	10001	1	10001	1	0	1	0	1	1	1	1	1 0
1	10010	1	0	1	1		0	10010		10010	1	0		0	1	0		0	1 0
1	10011	1	1	1	1	1	0	10011	1	10011	1	0	1	0	Î	0	1	0	1 0
1	10100	T	0	1	1	1	1	10100	1	10100	1	0	1	0	1	0	1	0	1 0
1	10101	1	1	1	1	1	1	10101	1	10101	1	0	1	0	1	0	1	0	1 0
1	10110	1	0	1	1	1	1	10110	1	10110	1	0	1	0	1	0	1	0	1 0
1	10111	1	1	1	1	1	1	10111	1	10111	1	0	1	0	1	0	1	0	1 0
1	11000	1	0	1	1	1	0	11000	1	11000	1	0	1	0	1	0	1	0	1 0
1	11001	1	1	1	1	1	0	11001	1	11001	1	0	1	0	1	0	1	0	1 0
1	11010	1	0	1	1		0	11010		11010	1	1		1	1	0		0	1 0
1	11011	1	1	1	1	1	0	11011	1	11011	Û	0	1	0	I	0	1	0	1 0
1	11100	1	0	1	1	I	1	11100	1	11100	Ť	0	1	0	1	0	I	0	1 0
1	11101	1	1	1	1		1	11101		11101	1	0	E	0	1	0	E	0	1 0
1	11110	1	0	1	1	1	1	11110	1	11110	1	0	1	0	1	0	1	0	1 0
1	XXXXX	1	x	1	25	1	×	xxxxx	1	xxxxx	1	×	1	×	1	x	1	×	1 0