UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 2

THIAGO ALVES DE ARAUJO

2016019787

1 Decodificador 5-32

Abaixo podes ver o diagrama de blocos de um Decodificador genérico. Abaixo vamos desenvolver um decodificador com 5 bits de entrada e 32 bits de saída.




Figura 1 Decoder5_32 - Diagrama de blocos

1.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
17
            //entrada de 5 bits
18
            int a = 5;
            //saida de 32 bits
19
20
            int y = 32;
21
            //Tamanho da tabela verdade
            int linhas = (int)pow(2,5);
22
23
            int colunas = a + y;
24
            //Matriz da tabela verdade
25
            int tabelaVerdade[linhas][colunas];
26
27
            int aux;
28
29
            //Percorre todas as linhas
            for(int i = 0; i < linhas; i++) {</pre>
30
31
                  /Percorre as 5 primeiras colunas
     for(int j = 0; j < 5; j++){
32
33
                     aux = (i/(int)pow(2,j))%2;
                     tabelaVerdade[i][4-j] = aux;
35
36
37
                //Percorre as columns restantes
for(int j = 5; j < columns; j++) {</pre>
38
39
                     tabelaVerdade[i][j] = 0;
40
                //Y[A] = 1
41
42
                tabelaVerdade[i][36-i] = 1;
43
44
```

Figura 2 Decoder5_32 - Goldem model

1.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Da esquerda para a direita temos a entrada A de 5 bits e a saída Y de 32 bits.

```
\tt 01010\_000000000000000000010000000000
01011\_0000000000000000000100000000000
```

Figura 3 Decoder5_32 - Goldem vectors

1.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o modulo mux2. O tempo mínimo de clock encontrado necessário para o modulo funcionar perfeitamente foi de 11000ps.

```
`timescale lns/100ps
      module decoder5_32_tb;
      int counter, errors, aux_error;
      logic clk,rst;
logic [4:0]a;
      logic [31:0]y, y_esperado;
      logic [36:0] vectors[32];
10
11
      decoder5_32 dut(a, y);
12
13
      initial
    □begin
| $display("Iniciando Testbench");
14
15
16
17
          $display("| A | $display("----
18
          $readmemb("decoder5_32_tv.tv", vectors);
19
          counter=0; errors=0;
20
          rst = 1;
21
22
          #15;
          rst = 0;
23
24
25
26
27
          clk=1; #11; //O clock em 1 durar 1000ps
28
          clk=0; #5; //O clock em 0 durar 1000ps
29
30
31
      always @(posedge clk)
                               //Sempre (que o clock subir)
32
          if(~rst)
33
    begin
34
35
             //Atribui valores do vetor nas entradas do DUT e nos valores esperados
             a = vectors[counter][36:32];
             y_esperado = vectors[counter][31:0];
37
          end
38
```

```
39
     always @(negedge clk) //Sempre (que o clock descer)
41
         if(~rst)
42
    begin
43
            aux error = errors;
44
            assert (y === y_esperado)
45
         else
46
    begin
47
            //Mostra mensagem de erro se a saada do DUT for diferente da saada esperada
48
            $display("Error: input in position %d = %b", counter, a);
49
            $display("%b OPCA00 , output = %b, (%b expected)", a, y, y_esperado);
            errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
50
51
52
53
         if(aux_error === errors)
54
55
    56
            $display("| %b | %b | OK", a, y);
57
         end
58
         else
            $display("| %b | %b | ERROR", a, y);
59
            counter++; //Incrementa contador dos vertores de teste
60
61
62
            if(counter == $size(vectors)) //Quando os vetores de teste acabarem
63
    begin
64
               $display("Testes Efetuados = %0d", counter);
65
               $display("Erros Encontrados = %0d", errors);
66
67
               $stop;
68
            end
69
         end
70
       endmodule
71
```

Figura 4 Decoder5 32 - Testbench

1.4 Modelo duv

Para o modulo decodificador temos como entrada A (com 5 bits) e como saída apenas o Y (com 32 bits). O comportamento deste modulo pode ser modelado com um *switch case* como é mostrado a seguir.

```
module decoder5 32(input logic [4:0] a, output logic [31:0] y);
always_comb
 case(a)
5
6
 8
 9
 10
 11
 12
13
 14
15
 16
 17
 18
19
 5'b01110: y = 32'b00000000000000000000000000000000000;
20
 21
22
 23
 24
 25
 26
27
 28
 29
 30
 31
 32
33
 34
 35
 37
```

Figura 5 Decoder5_32 - Modelo duv

1.5 Simulação

Após realizar a simulação RTL podemos ver que a modelagem do decodificador 5:32 está funcionando perfeitamente.

```
Iniciando Testbench
    00001
00010
    00011
00100
                   OK
OK
00101
    00110
    00111
    01000
    00000000000000000000000100000000
01001
    01010
    000000000000000000001000000000
01011
01100
01101
    0000000000000000001000000000000
    01110
    000000000000000010000000000000
    000000000000000100000000000000
01111
10000
10001
    10010
    0000000000001000000000000000000
    10011
10100
    00000000001000000000000000000000
                   OK
OK
10101
    10110
    10111
    11000
    11001
    11010
    11011
11100
                   OK
OK
    11101
    11110
11111
    Testes Efetuados = 32
Erros Encontrados = 0
```

Figura 6 Decoder5_32 - Transcript da simulação RTL




Figura 7 Decoder5_32 - Sinais de saída

Agora para a simulação em *Gate Level* vamos testar o clock para determinar a menor velocidade necessária para o modulo funcionar perfeitamente.

Iniciando o tempo de clock com 9, podemos ver no transcript que ocorreram diversos erros

Figura 8 Decoder5_32 - Teste1 clock

Figura 9 Decoder5 32 - Teste1 transcript

Aumentado o clock para 10, podemos ver que o número de erros diminui, porém ainda não atingimos o caso ideal.

Figura 10 Decoder5_32 - Teste2 clock

```
01100 | 00000000000000000100000000000
OK
11101
Erros Encontrados = 2
```

Figura 11 Decoder5_32 - Teste2 transcript

Com o clock em 11, podemos ver que o modulo funciona perfeitamente. Logo, clock = 11 é o limite de velocidade para o Decodificador funcionar.

Figura 12 Decoder5 32 - Teste3 clock

```
# Iniciando Testbench
  A
 00001
      OK
      00010 I
                         OK
  00011
      00100
                         OK
                         OK
 00101
      OK
  00110
  00111
      OK
      000000000000000000000000100000000
                         OK
 01000
      OK
  01001
  01010
      0000000000000000000010000000000
                         OK
  01011
      000000000000000000010000000000
                         OK
      OK
  01100
  01101
      000000000000000001000000000000
                         OK
  01110
      00000000000000000100000000000000
                         OK
      OK
  01111
  10000
      0000000000000010000000000000000
  10001
      OK
OK
  10010
  10011
      000000000001000000000000000000
  10100
      0000000000100000000000000000000
                         OK
      000000000010000000000000000000000
                         OK
  10101
  10110
      000000001000000000000000000000
                         OK
  10111
      00000000100000000000000000000000
                         OK
      11000
                         OK
  11001
      OK
  11010
      OK
 11011
      OK
  11100
      OK
  11101
      OK
| 11110
      OK
      11111
                         OK
# Testes Efetuados = 32
# Erros Encontrados = 0
```

Figura 13 <u>Decoder5</u>_32 - Teste3 transcript