

UNIVERSIDADE FEDERAL DA PARAÍBA
CENTRO DE INFORMÁTICA
CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 8

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tabela de figuras	3
2	DataPath.....	4
2.1	Goldem model	4
2.2	Goldem vector	5
2.3	Testbench	5
2.4	Modelo duv	6
2.5	Simulação RTL.....	7
2.6	Simulação <i>Gate Level</i>	8

1 Tabela de figuras

Figura 1 Datapath - Diagrama de blocos	4
Figura 2 Datapath - Goldem Model.....	4
Figura 3 Datapath - Goldem vectors	5
Figura 4 Datapath - Testbench	6
Figura 5 Datapath - Modelo DUV	7
Figura 8 Datapath - Transcript da simulação RTL.....	8
Figura 9 Datapath - RTL view.....	8
Figura 10 Datapath - clk #9	8
Figura 11 Datapath - clk #10	9
Figura 12 Datapath - clk #11	9
Figura 13 Datapath - Sinais de entrada e saída.....	9

2 DataPath

Após desenvolvermos todos os módulos necessários para o mips32, vamos junta-los para construir todo o caminho de dados. Abaixo podemos ver os diagramas de blocos de cada módulo separado e os fios que fazem suas conexões (os fios destacados em laranja são os sinais da unidade de controle)




Figura 1 Datapath - Diagrama de blocos

2.1 Goldem model

Abaixo podemos ver um trecho do código utilizado para simular todo o caminho de dados e gerar os *goldem vectors*

```
void DataPath(const vector<string> &RD, const vector<string> &clk, const vector<string> &reset, const vector<string> &IorD,
const vector<string> &IRWrite, const vector<string> &RegDst, const vector<string> &MemtoReg,
const vector<string> &RegWrite, const vector<string> &AluSrcA, const vector<string> &Branch,
const vector<string> &PCWrite, const vector<string> &AluSrcB, const vector<string> &PCSrc,
const vector<string> &AluControl){

    vector<string> writeFile, outInst, outData, aluOut, outPC, registers;
    writeFile.resize(RD.size());
    outInst.resize(RD.size());
    outData.resize(RD.size());
    aluOut.resize(RD.size());
    outPC.resize(RD.size());
    registers.resize(32);

    string A1, A2, A3, muxA3_1, muxA3_2, muxWD3_1, muxWD3_2, WD3, SrcA, SrcB, outSignExtend, shifterOutExtend;
    string zero, ovf, aluResult, sAnd, enPC, jumpPC, inPC, adr;
    pair<string, string> outA_B;
```

Figura 2 Datapath - Goldem Model

2.2 Goldem vector

A partir do goldem model mostrado anteriormente geramos os seguintes vetores de teste. Foram criados 32 vetores com cada um possuindo 114 bits que serão descritos adiante.

[illegible]

Figura 3 Datapath - Goldem vectors

2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o Datapath. O testbench segue o padrão dos códigos desenvolvidos anteriormente.

```

1  `timescale 1ns/10ps
2
3  module Datapath_tb;
4
5      logic clk, reset;
6      logic ck, reset_;
7      int counter, errors, aux_error;
8      logic IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, Branch, PCWrite;
9      logic[1:0] ALUSrcB, PCSrc;
10     logic[2:0] ALUControl;
11     logic[31:0] RD;
12     logic[31:0] Adr;
13     logic[31:0] WD;
14     logic overflow;
15     logic[31:0] Adr_expected;
16     logic[31:0] WD_expected;
17     logic overflow_expected;
18     logic [119:0] Testvectors[32];
19
20     Datapath duv(.ck(clk), .reset(reset), .IorD(IorD), .RegDest(RegDest), .MemtoReg(MemtoReg), .IRWrite(IRWrite),
21     .RegWrite(RegWrite), .ALUSrcA(ALUSrcA), .ALUSrcB(ALUSrcB), .ALUControl(ALUControl), .PCSrc(PCSrc),
22     .Branch(Branch), .PCWrite(PCWrite), .WD(WD), .Adr(Adr), .RD(RD), .overflow(overflow));
23
24     initial begin
25         $display("Iniciando Testbench");
26         $readmemb("Datapath.tv",testvectors);
27         counter=0; errors=0;
28         reset = 1;
29         #16;
30         reset = 0;
31     end
32
33     always begin
34         clk=1; #11;
35         clk=0; #8;
36     end
37
38     always @(posedge clk)begin
39         if(~reset)begin
40             //Atribui valores do vetor nas entradas do DUT e nos valores esperados
41             {ck, reset_, IorD, IRWrite, RegDest, MemtoReg, RegWrite, ALUSrcA, ALUSrcB, ALUControl,
42             Branch, PCWrite, PCSrc, RD, Adr_expected, WD_expected, overflow_expected} = testvectors[counter];
43         end
44     end
45
46     always @(negedge clk)begin
47         if(~reset)begin
48             aux_error = errors;
49
50             assert (Adr === Adr_expected)
51             else
52             begin
53                 $display(" Adr = %b, %b expected", Adr, Adr_expected);
54                 errors = errors + 1;
55             end
56
57             assert (WD === WD_expected)
58             else
59             begin
60                 $display(" WD = %b, %b expected", WD, WD_expected);
61                 errors = errors + 1;
62             end
63
64             assert (overflow === overflow_expected)
65             else
66             begin
67                 $display("overflow = %b, %b expected", overflow, overflow_expected);
68                 errors = errors + 1;
69             end
70
71             if(aux_error === errors)begin
72                 $display(" | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |");
73                 $display(" | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b |");
74                 $display(" | RD | | Adr | | WD | | | Overflow |");
75                 $display(" | %b | %b | %b | %b | OK", RD, Adr, WD, overflow);
76                 $display(" ");
77             end
78             else begin
79                 $display(" | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |");
80                 $display(" | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b | %b |");
81                 $display(" | RD | | Adr | | WD | | | Overflow |");
82                 $display(" | %b | %b | %b | %b | ERRO", RD, Adr, WD, overflow);
83                 $display(" ");
84             end
85             counter++;
86
87             if(counter == $size(testvectors))begin
88                 $display("Testes Efetuados = %0d", counter);
89                 $display("Erros Encontrados = %0d", errors);
90                 $stop;
91             end
92         end
93     end
94 end
95
96 endmodule
97
98

```

Figura 4 Datapath – Testbench

2.4 Modelo duv

Para o Datapath temos as seguintes entradas: ck, reset_, IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, ALUSrcB, ALUControl, PCSrc, Branch, PCWrite, WD. Destes, apenas o WD (Write Data) não é gerado pela unidade de controle. Este dado é inserido para simular a escrita na memória. Os sinais de saída são: Adr (Address) que é resultado da saída do primeiro mux2

após o PC, RD que é a saída da memória que entra no banco de registradores e por fim o overflow (sinal da ula). Abaixo podemos ver como o módulo do Datapath ficou. Baseando-se no diagrama de blocos apresentado anteriormente, os módulos foram instanciados seguindo a sequência da esquerda para a direita da imagem.

```

1 module Datapath(ck, reset_, IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, ALUSrcB, ALUControl, PCSrc, Branch, PCWrite, WD, Adr, RD, overflow):
2
3     input logic ck, reset_;
4     input logic IorD, RegDest, MemtoReg, IRWrite, RegWrite, ALUSrcA, Branch, PCWrite;
5     input logic[31:0] ALUSrcB, PCSrc;
6     input logic[3:0] ALUControl;
7     input logic[31:0] RD;
8     output logic[31:0] Adr;
9     output logic[31:0] WD;
10    output logic overflow;
11
12    logic zero, outputAND_PC, PCEn;
13    logic[31:0] inputPC, outputPC, outputRegInstr, outputRegData, outputRegA, outputRegB, WD3, RD1, RD2;
14    logic[31:0] SrcA, SrcB, outputSignalExtension, outputShifter2, ALUOut, ALUResult;
15    logic[4:0] outputMux5;
16    logic[31:0] inputShifter2_2, outputShifterJump, jumpAddr;
17
18    and andPC(outputAND_PC, zero, Branch);
19    or orPC(PCEn, outputAND_PC, PCWrite);
20
21    //Flopenr de 32 bits
22    registradorEnReset PC(ck, reset_, PCEn, inputPC, outputPC);
23
24    //Mux2 de 32 bits
25    mux2 mux2_1(outputPC, ALUOut, IorD, Adr);
26
27    //Flopenr de 32 bits
28    registradorEnReset RegInstr(ck, reset_, IRWrite, RD, outputRegInstr);
29
30    //Flopr de 32 bits
31    registradorReset RegData(ck, reset_, RD, outputRegData);
32
33    //Mux2 de 5 bits
34    mux2_5bits mux2_5bits(outputRegInstr[20:16], outputRegInstr[15:11], RegDest, outputMux5);
35
36    //Mux2 de 32 bits
37    mux2 mux2_2(ALUOut, outputRegData, MemtoReg, WD3);
38
39    bancoRegistadores bancoRegistadores(outputRegInstr[25:21], outputRegInstr[20:16], outputMux5, WD3, RegWrite, ck, reset_, RD1, RD2);
40
41    //Flopr de 32 bits
42    registradorReset RegA(ck, reset_, RD1, outputRegA);
43    registradorReset RegB(ck, reset_, RD2, outputRegB);
44
45    assign WD = outputRegB;
46
47    //Mux2 de 32 bits
48    mux2 mux2_3(outputPC, outputRegA, ALUSrcA, SrcA);
49
50    //Extensor de sinal
51    signalExtension signalExtension(outputRegInstr[15:0], outputSignalExtension);
52
53    //Deslocador
54    shifter2 shifter2_1(outputSignalExtension, outputShifter2);
55
56    //Mux4 de 32 bits
57    mux4 mux4_1(outputRegB, 32'b00000000000000000000000000000000, outputSignalExtension, outputShifter2, ALUSrcB, SrcB);
58
59    //ULA de 32 bits
60    ula32bits ula(ALUControl, SrcA, SrcB, ALUResult, overflow, zero);
61
62    //Flopr de 32 bits
63    registradorReset RegULA(ck, reset_, ALUResult, ALUOut);
64
65    assign inputShifter2_2[25:0] = outputRegInstr[25:0];
66    assign inputShifter2_2[31:26] = 4'b0000000;
67
68    //Deslocador
69    shifter2 shifter2_2(inputShifter2_2, outputShifterJump);
70
71    assign jumpAddr = {outputPC[31:26], outputShifterJump[27:0]};
72
73    //Mux4 de 32 bits
74    mux4 mux4_2(.d0(ALUResult), .d1(ALUOut), .d2(jumpAddr), .s(PCSrc), .out(inputPC));
75
76 endmodule

```

Figura 5 Datapath - Modelo DUV

2.5 Simulação RTL

Com o modulo pronto, foi iniciado a simulação RTL. Como podemos ver, o modulo está se comportando como o esperado e nenhum erro foi encontrado.

Aumentando o tempo para #10, o número de erros cai para apenas um.

```
# | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |
# | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 11 | 00 | 010 |
# | | RD | | | | | | | | | | | | | |
# | 000010000000000000000000000000000010 | 000000000000000000000000000000000010000 | 000000000000000000000000000000000010 | 0 | OK |
#
# | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |
# | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 11 | 00 | 010 |
# | | RD | | | | | | | | | | | | | |
# | 000010000000000000000000000000000010 | 000000000000000000000000000000000010000 | 000000000000000000000000000000000000000 | 0 | OK |
#
# Testes Efetuados = 32
# Erros Encontrados = 1
```

Figura 9 Datapath - clk #10

Por fim, com o clock em #11 podemos ver que o modulo se comporta perfeitamente.

```
# | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |
# | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 01 | 00 | 010 |
# | | RD | | | | | | | | | | | | | |
# | 000010000000000000000000000000000010 | 000000000000000000000000000000000010000 | 000000000000000000000000000000000010 | 0 | OK |
#
# | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |
# | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 11 | 00 | 010 |
# | | RD | | | | | | | | | | | | | |
# | 000010000000000000000000000000000010 | 000000000000000000000000000000000010000 | 000000000000000000000000000000000010 | 0 | OK |
#
# | ck | reset | IorD | RegDest | MemtoReg | IRWrite | RegWrite | ALUSrcA | Branch | PCWrite | ALUSrcB | PCSrc | ALUControl |
# | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 11 | 00 | 010 |
# | | RD | | | | | | | | | | | | | |
# | 000010000000000000000000000000000010 | 000000000000000000000000000000000010000 | 000000000000000000000000000000000000000 | 0 | OK |
#
# Testes Efetuados = 32
# Erros Encontrados = 0
```

Figura 10 Datapath - clk #11

Abaixo podemos ver os sinais de entrada e saída do Datapath.




Figura 11 Datapath - Sinais de entrada e saída