# UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



# **PROJETO MIPS – ENTREGA 4**

**THIAGO ALVES DE ARAUJO** 

2016019787

# Sumário

1	Tabe	ela de figuras	3
2	Shift	t Left	4
	2.1	Goldem model	4
	2.2	Goldem vector	4
	2.3	Testbench	4
	2.4	Modelo duv	5
	2.5	Simulação RTL	6
	2.6	Simulação <i>Gate Level</i>	6
3	Sign	Extend	7
	3.1	Goldem model	7
	3.2	Goldem vector	7
	3.3	Testbench	7
	3.4	Modelo duv	8
	3.5	Simulação RTL	9
	3.6	Simulação <i>Gate Level</i>	9
4	Shift	t PC	. 10
	4.1	Goldem model	. 10
	4.2	Goldem vector	. 11
	4.3	Testbench	. 11
	4.4	Modelo duv	. 12
	4.5	Simulação RTL	. 12
	4.6	Simulação <i>Gate Level</i>	. 13

# 1 Tabela de figuras

Figura 1 S	hift Left - Diagrama	4
Figura 2 S	hift Left- Goldem Model	4
Figura 3 S	hift Left - Goldem vectors	4
Figura 4 S	hift Left - Testbench	5
Figura 5 S	hift Left - Modelo duv	5
Figura 6 S	hift Left - Transcript da simulação RTL	6
Figura 7 S	Shift Left - RTL view	6
Figura 8 S	hift Left - clk #7	6
Figura 9 S	hift Left - clk #8	6
Figura 10	Shift Left - Sinais de entrada/saída	6
Figura 11	Sign extend - Diagrama	7
Figura 12	Sign extend- Goldem Model	7
Figura 13	Sign extend - Goldem vectors	7
Figura 14	Sign extend - Testbench	8
Figura 15	Sign extend - Modelo duv	8
Figura 16	Sign extend - Transcript da simulação RTL	9
Figura 17	Sign extend - RTL view	9
Figura 18	Sign extend - clk #7	9
Figura 19	Sign extend - clk #81	.0
Figura 20	Sign extend - clk #91	.0
Figura 21	Sign extend - Sinais de entrada/saída 1	.0
Figura 12	Shift PC- Goldem Model	.1
Figura 13	Shift PC - Goldem vectors	.1
Figura 14	Shift PC - Testbench	.2
Figura 15	Shift PC - Modelo duv1	.2
Figura 16	Shift PC - Transcript da simulação RTL	.2
Figura 17	Shift PC - RTL view	.2
Figura 18	Shift PC - clk #7	.3
Figura 19	Shift PC - clk #8	.3
Figura 20	Shift PC - clk #9	.3
Figura 21	Shift PC - Sinais de entrada/saída	.3

# 2 Shift Left

Agora vamos desenvolver um deslocador de 2 bits. Abaixo podemos ver uma ilustração deste modulo.




Figura 1 Shift Left - Diagrama

#### 2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
int input[32];
for(int i = 0; i < 30; i++){
    aux = input[i+2];
    input[i] = input[i+2];
    input[i+2] = aux;
}
input[30] = 0;
input[31] = 0;</pre>
```

Figura 2 Shift Left- Goldem Model

#### 2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar quatro vetores de teste onde os 32 bits da esquerda são os dados de entrada e os 32 bits da direita são os dados de saída.

Figura 3 Shift Left - Goldem vectors

# 2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o deslocador.

```
timescale lns/100ps
      module shiftleft2_tb;
       int counter, errors, aux_error;
      logic clk, rst;
      logic [31:0]a;
      logic [31:0]y,y esperado;
10
11
      logic [63:0]vectors[4];
12
      shiftleft2 dut(.a(a), .y(y));
13
14
15
    Finitial begin
          $display("Iniciando Testbench");
16
          $display("|
17
18
          $display("|-----
         $readmemb("shiftleft2_tv.tv", vectors);
19
          counter=0; errors=0;
20
21
         #13;
22
         rst = 0;
23
24
25
26
    Falways begin
          clk=1; #8;
27
28
           clk=0; #5;
      end
29
30
      always @(posedge clk)
31
          if(~rst)
    32
         begin
33
             //Atribui valores do vetor nas entradas do DUT e nos valores esperados
34
             {a ,y_esperado} = vectors[counter];
35
36
37
      always @(negedge clk) //Sempre (que o clock descer)
38
             if(~rst)
 39
    begin
 40
                aux_error = errors;
 41
 42
            assert (y === y_esperado)
 43
 44
45
             else errors = errors + 1;
                $display("| %b | %b | 0K", a, y, y_esperado);
 47
48
                $display("| %b | %b | ERROR", a, y, y_esperado);
 49
50
 51
52
                counter++; //Incrementa contador dos vertores de teste
 53
                if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54
55
     Ė
                begin
                   $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
56
57
58
59
                   Sstop;
                end
 60
61
             end
 62
 63
        endmodule
```

Figura 4 Shift Left - Testbench

# 2.4 Modelo duv

Para o modulo Shift Left temos como entrada um barramento de 32 bits e como saída os mesmos 32 bits deslocados dois bits a esquerda. Para isso, basta pegarmos os 30 bits mais significativos e concatenarmos eles com 2 bits zero.

Figura 5 Shift Left - Modelo duv

# 2.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```
Iniciando Testbench
                                                                                       Y esperado
   00000010010010000001001001001000
                                         00001001001000000100100100100000
                                                                              00001001001000000100100100100000
   00110011011010100011001001010000
                                         11001101101010001100100101000000
                                                                              11001101101010001100100101000000
   01110000110010010000001001000000
                                         11000011001001000000100100000000
                                                                              11000011001001000000100100000000
                                                                                                                  OK
   11110010010010000001001001001111
                                        11001001001000000100100100111100
                                                                              11001001001000000100100100111100
Testes Efetuados = 4
Erros Encontrados = 0
```

Figura 6 Shift Left - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 7 Shift Left - RTL view

# 2.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos dois testes. É possível observar que à medida que o clock aumenta, o numero de erros vai diminuindo.



Figura 8 Shift Left - clk #7



Figura 9 Shift Left - clk #8

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 10 Shift Left - Sinais de entrada/saída

# 3 Sign Extend

Agora vamos desenvolver um extensor de sinal. Abaixo podemos ver uma ilustração deste modulo. Como podemos ver, o bit mais significativo é copiado 16 vezes e concatenado com o sinal original.




Figura 11 Sign extend - Diagrama

#### 3.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

Figura 12 Sign extend- Goldem Model

#### 3.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar dezesseis vetores de teste onde os 16 bits da esquerda são os dados de entrada e os 32 bits da direita são os dados de saída.

Figura 13 Sign extend - Goldem vectors

#### 3.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar modulo.

```
timescale lns/100ps
       module signextend_tb;
       int counter, errors, aux_error;
logic clk,rst;
       logic [15:0]a;
logic [31:0]y,y_esperado;
9
10
       logic [47:0]vectors[16];
       signextend dut(.a(a), .y(y));
13
14
15
16
17
18
19
     ☐initial begin
           $display("Iniciando Testbench");
           $display("|
$display("|----
                                                                                                                Y_esperado
           $readmemb("signextend_tv.tv", vectors);
           counter=0; errors=0;
20
21
22
23
24
25
26
27
28
29
           #12;
           rst = 0;
       end
     Falways begin
             clk=1; #7;
             clk=0; #5;
30
31
32
33
       always @(posedge clk)
if(~rst)
          begin
  //Atribui valores do vetor nas entradas do DUT e nos valores esperados
  {a ,y_esperado} = vectors[counter];
     34
35
36
37
38
       always @(negedge clk) //Sempre (que o clock descer)
               if(~rst)
39
40
                  aux error = errors;
42
43
               assert (y === y_esperado)
44
45
               else errors = errors + 1;
46
47
48
               if(aux_error === errors)
                  $display("| %b | %b | %b | OK", a, y, y_esperado);
49
50
                  $display("| %b | %b | ERROR", a, y, y_esperado);
51
                  counter++; //Incrementa contador dos vertores de teste
52
53
54
55
                  {\tt if(counter == \$size(vectors)) \ //Quando \ os \ vetores \ de \ teste \ acabarem}
                      $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
56
57
58
                      Sstop:
59
                  end
 60
61
               end
63
         endmodule
```

Figura 14 Sign extend - Testbench

#### 3.4 Modelo duv

Para o modulo extensor de sinal, temos como entrada um barramento de 16 bits e como saída os mesmo sinal de entrada estendido para 32 como descrito anteriormente.

```
module signextend(input logic [15:0] a, output logic [31:0] y);

assign y = {{16{a[15]}}, a};

endmodule
```

Figura 15 Sign extend - Modelo duv

# 3.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```
Iniciando Testbench
                                                Y esperado
       A
   00000000000000001
                 OK
   OK
   00000000000000100
                 OK
                                          OK
   0000000000001000
                 0000000000010000
                 OK
                 OK
   0000000000100000
                 OK
   0000000001000000
                                                                  OK
   0000000010000000
                 0000000000000000000000000010000000
                                          000000000000000000000000010000000
                                                                  OK
   0000000100000000
                 00000000000000000000000100000000
                                          000000000000000000000000100000000
   0000001000000000
                 00000000000000000000001000000000
                                          000000000000000000000001000000000
                                                                  OK
   00000100000000000
                 00000000000000000000010000000000
                                          00000000000000000000010000000000
                                                                  OK
   00001000000000000
                 00000000000000000000100000000000
                                          000000000000000000000100000000000
                                                                  OK
   00010000000000000
                 00000000000000000001000000000000
                                          0000000000000000001000000000000
                                                                  OK
   00100000000000000
                 0000000000000000010000000000000
                                          000000000000000001000000000000
                                                                  OK
   01000000000000000
                 00000000000000000100000000000000
                                          OK
   10000000000000000
                 1111111111111111100000000000000000
                                          11111111111111111000000000000000000
 Testes Efetuados
# Erros Encontrados = 0
```

Figura 16 Sign extend - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 17 Sign extend - RTL view

#### 3.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos três testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo.




Figura 18 Sign extend - clk #7

000000000000000000000000000000000000	3	0000x000000000000x00000000000001				
	2 1		1	000000000000000000000000000000000000000	1	ERROR
1 0000000000000000000000000000000000000	J	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
	0 1	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
0000000000000100	0 1	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
000000000001000	0 1	000000000000000000000000000000000000000	- 1	000000000000000000000000000000000000000	1	OK
000000000010000	0 1	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
000000000100000	0 1	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
000000001000000	0 1	000000000000000000000000000000000000000	1	000000000000000000000000000000000000000	1	OK
000000010000000	0 1	00000000000000000000000100000000	1	00000000000000000000000100000000	1	OK
000000100000000	0 1	00000000000000000000001000000000	1	000000000000000000000000000000000000000	1	OK
000001000000000	0 1	00000000000000000000010000000000	1	00000000000000000000010000000000	1	OK
000010000000000	0 1	0000000000000000000100000000000	Ĩ.	000000000000000000010000000000	1	OK
000100000000000	0 1	0000000000000000001000000000000	1	000000000000000000100000000000	Ī	OK
001000000000000	0 1	00000000000000000100000000000000	1	0000000000000000010000000000000	1	OK
0100000000000000	0 1	000000000000000001000000000000000	1	000000000000000001000000000000000000000	1	OK
1 1000000000000000	0 1	1111111111111111110000000000000000	1	1111111111111111100000000000000000	1	ERROR

Figura 19 Sign extend - clk #8




Figura 20 Sign extend - clk #9

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 21 Sign extend - Sinais de entrada/saída

# 4 Shift PC

Agora vamos desenvolver um extensor de sinal. O funcionamento deste modulo é bem simples e consiste apenas em concatenar dois sinais de entrada com dois bits 0.

#### 4.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
int pc[4];
int a[26];
int out[32];

for(int i = 0; i < 30; i++){
    if(i < 4) out[i] = pc[i];
    else out[i] = a[i-4];
}

out[30] = 0;
out[31] = 0;</pre>
```

Figura 22 Shift PC- Goldem Model

#### 4.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar quatro vetores de teste onde da esquerda para a direta temos 4 bits do pc, 26 bits de entrada e 32 bits de saída.

Figura 23 Shift PC - Goldem vectors

### 4.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar modulo.

Figura 24 Shift PC - Testbench

#### 4.4 Modelo duv

Para o modulo extensor de sinal, temos como entrada 4 bits para o contador de programa e 26 bits para a entrada A. A saída é um barramento de 32 bits formado pela concatenação de pc, a e dois bits 0.

```
module shiftpc(input logic [3:0] pc, input logic [25:0] a, output logic [31:0] s);
assign s = {pc,a,2'b00};
endmodule
```

Figura 25 Shift PC - Modelo duv

# 4.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
     A
            PC
                               Y_esperado
 000011111111111111111111111111100
                                        OK
 1111
               11111111111111111111111111111111100
                            OK
                            0000
               1111 |
               Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 26 Shift PC - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 27 Shift PC - RTL view

# 4.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos três testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo.



Figura 28 Shift PC - clk #7



Figura 29 Shift PC - clk #8




Figura 30 Shift PC - clk #9

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 31 Shift PC - Sinais de entrada/saída