UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



PROJETO MIPS – ENTREGA 5

THIAGO ALVES DE ARAUJO

2016019787

Sumário

1	Tabe	ela de figuras	4
2	Mux	2:1 5 bits	6
	2.1	Goldem vector	6
	2.2	Testbench	6
	2.3	Modelo duv	7
	2.4	Simulação RTL	7
	2.5	Simulação Gate Level	7
3	Mux	8:1	8
	3.1	Goldem vector	8
	3.2	Testbench	9
	3.3	Modelo duv	9
	3.4	Simulação RTL	10
	3.5	Simulação <i>Gate Level</i>	10
4	Mux	2:1 32 bits	12
	4.1	Goldem vector	12
	4.2	Testbench	12
	4.3	Modelo duv	13
	4.4	Simulação RTL	13
	4.5	Simulação Gate Level	14
5	Mux	4:1 32 bits	15
	5.1	Goldem vector	15
	5.2	Testbench	15
	5.3	Modelo duv	16
	5.4	Simulação RTL	17
	5.5	Simulação Gate Level	17
6	Mux	8:1 32 bits	19
	6.1	Goldem vector	19
	6.2	Testbench	19
	6.3	Modelo duv	20
	6.4	Simulação RTL	21
	6.5	Simulação Gate Level	21
7	Flop	r 32 bits	22
	7.1	Goldem vector	22
	7.2	Testbench	23
	7.3	Modelo duv	23

	7.4	Simulação RTL	24
	7.5	Simulação Gate Level	24
8	Flop	enr 32 bits	25
	8.1	Goldem vector	25
	8.2	Testbench	26
	8.3	Modelo duv	26
	8.4	Simulação RTL	26
	8.5	Simulação Gate Level	27

1 Tabela de figuras

Figura 1 Mux 2 5bit - Goldem vectors	6
Figura 2 Mux 2 5bit - TestBench	6
Figura 3 Mux 2 5bit - Modelo Duv	7
Figura 4 Mux 2 5bit - Simulação RTL	7
Figura 5 Mux 2 5bit - RTL view	
Figura 6 Mux 2 5bit – Gate Level clk 8	8
Figura 7 Mux 2 5bit – Gate Level clk 9	8
Figura 8 Mux 2 5bit – Sinais de entrada e saida	8
Figura 9 Mux 8 - Goldem vectors	8
Figura 10 Mux 8 - Testbench	9
Figura 11 Mux 8 - Modelo Duv	10
Figura 12 Mux 8 - Simulação RTL	10
Figura 13 Mux 8 - RTL view	10
Figura 14 Mux 8 – Gate Level clk 9	11
Figura 15 Mux 8 – Gate Level clk 10	11
Figura 16 Mux 8 – Gate Level clk 11	11
Figura 17 Mux 8 - – Sinais de entrada e saida	
Figura 18 Mux 2 32 bits - Goldem vectors	12
Figura 19 Mux 2 32 bits - Testbench	13
Figura 20 Mux 2 32 - Modelu duv	13
Figura 21 Mux 2 32 - Simulação RTL	13
Figura 22 Mux 2 32 - RTL view	14
Figura 23 Mux 2 32 - clk 8	14
Figura 24 Mux 2 32 - clk 9	14
Figura 25 Mux 2 32 - clk 10	14
Figura 26 Mux 2 32– Sinais de entrada e saida	14
Figura 27 Mux 4 32 bits - Goldem vectors	15
Figura 28 Mux 4 32 - Testbench	16
Figura 29 Mux 4 32 - Modelo duv	16
Figura 30 Mux 4 32 - Simulação RTL	
Figura 31 Mux 4 32 – RTL view	
Figura 32 Mux 4 32 - clk 10	18
Figura 33 Mux 4 32 - clk 11	18
Figura 34 Mux 4 32 - Sinais de entrada e saída	18
Figura 35 Mux 8 32 bits - Goldem vectors	
Figura 36 Testbench	
Figura 37 Modelo duv	20
Figura 38 Rtl view	21
Figura 39 clk 8	21
Figura 40clk 9	
Figura 41 Sinias de entrada e saida	
Figura 42 Flopr 32 bits - Goldem vectors	
Figura 43flopr 32 - Testbench	
Figura 44 flopr - modelo duv	
Figura 45 flopr - Simulação rtl	
Figura 46 flopr - rtl view	

Figura 47 clk 9	. 24
Figura 48clk 10	
Figura 49 flopr - Sinais de entrada e saida	
Figura 50 Flopenr 32 bits - Goldem vectors	
Figura 51 flopenr - testbench	
Figura 52 flopenr - duy	
Figura 53clk 10	
Figura 54clk 11	
Figura 55 flopenr - Sinais de entrada e saida	
Tigura 33 hopem Shais de chadad e salad	. 20

2 Mux 2:15 bits

Agora, vamos desenvolver um multiplexador de 2 entradas, porém, diferente do anterior, cada entrada dessa possui 5 bits.

2.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

```
00000 11111 0 11111
11111 00000 1 11111
11111 00000 0 00000
00000 11111 1 00000
```

Figura 1 Mux 2 5bit - Goldem vectors

2.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

```
timescale lns/100ps
                       module mux2_tb;
                   int counter, errors, aux_error;
logic clk,rst;
logic [4:0]d1;
logic [4:0]d0;
logic s;
logic [4:0]y,y_esperado;
logic [15:0]vectors[4];
                    mux2 dut(.dl(dl), .d0(d0), .s(s), .y(y));
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
             □ always begin clk=1; #7; clk=0; #5; end
            always @(posedge clk)
if(-rst)

begin
//Atribui valores do vetor nas entradas do DUT e nos valores esperados
(dl, d0, s ,y_esperado) = vectors[counter];
                    always @(negedge clk) //Sempre (que o clock descer)
                                    if(~rst)
begin
39
40
41
42
43
44
45
46
47
48
49
50
51
55
55
55
55
60
61
62
                                                        aux_error = errors;
                                         assert (y === y_esperado)
                                          else errors = errors + 1;
                                          if(aux_error === errors)
$\frac{1}{3}\display("| \display("| \display(") \disp
                                         else $display("| %b | %b | %b | %b | ERROR", d0, d1, s, y, y_esperado);
                                                        counter++; //Incrementa contador dos vertores de teste
                                                          if(counter == $size(vectors)) //Quando os vetores de teste acabarem
                                                       pegin
    $display("Testes Efetuados = %0d", counter);
    $display("Erros Encontrados = %0d", errors);
                                                                      #10
Sstop;
                                                         end
                                              end
                     endmodule
```

Figura 2 Mux 2 5bit - TestBench

2.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Temos duas entradas de 5 bits (d0 e d1), uma entrada de controle S e uma saída de 5 bits (y).

```
module mux2(input logic [4:0]dl, input logic [4:0]d0, input logic s, output tri [4:0]y);

logic ns;

tristate t0(d0, ns, y);

tristate t1(dl, s, y);

inversor inv(s, ns);

endmodule
```

Figura 3 Mux 2 5bit - Modelo Duv

2.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
    11111 | 00000 |
                      0 | 111111 |
                                    11111 | OK
                   1 1
                           11111
                                    11111
            11111
            11111
                   1 0
                           00000
                                    00000 | OK
    00000
                        00000 |
                     1 | 00000
                                 1
                                    00000 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 4 Mux 2 5bit - Simulação RTL

Também podemos observar a visualização RTL do modulo criado.




Figura 5 Mux 2 5bit - RTL view

2.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 8. Como podemos ver, 4 erros foram encontrados.

```
# Iniciando Testbench
                 I S I Y
                             Y_esperado |
             D1
   11111 | 00000 | 0 | xxxxx
                                | 11111 | ERROR
    00000
            11111 | 1 |
                          10111
                                  11111
                                          ERROR
    00000 | 11111 | 0 | 11111 |
                                  00000
                                        | ERROR
   11111
         | 00000 | 1 | 01000 | 00000 | ERROR
 Testes Efetuados = 4
# Erros Encontrados = 4
```

Figura 6 Mux 2 5bit - Gate Level clk 8

Subindo o clock para 9, o modulo consegue se comportar normalmente.

```
# Iniciando Testbench
                   I S I Y
                                 | Y_esperado |
    DO
              D1
    11111 | 00000 | 0 | 11111 |
                                    11111 | OK
    00000 | 11111 | 1 |
                                    11111
                                          I OK
                          11111
    00000
            11111
                   1 0
                           00000
                                    00000
                                          | OK
    11111 | 00000 |
                     1 | 00000 | 00000 | OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 7 Mux 2 5bit - Gate Level clk 9

Abaixo podemos ver os sinais de entrada e saída.




Figura 8 Mux 2 5bit – Sinais de entrada e saida

3 Mux 8:1

Agora vamos desenvolver um multiplexador de 8:1. Ele é muito parecido com o mux4 desenvolvido anteriormente, porém com algumas mudanças.

3.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

Figura 9 Mux 8 - Goldem vectors

3.2 Testbench

Abaixo Podemos ver o testbench utilizado para similar o modulo.

```
'timescale lns/100ps
 2
3
     module mux8 tb;
 5
     int counter, errors, aux_error;
 6
     logic clk, rst;
     logic [7:0]d;
     logic [2:0]s:
 8
 9
     logic y,y_esperado;
    logic [11:0] vectors[16];
10
11
12
    mux8 dut(.d(d), .s(s), .y(y));
13
14
   ☐initial begin
     $display("Iniciando Testbench");
15
16
        $display("|
                      D | S | Y | Y_esperado |");
        $display("|-----|----|----|
17
18
        $readmemb("mux8_tv.tv", vectors);
19
        counter=0; errors=0;
       rst = 1;
#16;
20
21
        rst = 0;
22
23
     end
24
25
   ⊟always begin
     clk=1; #11;
26
27
         clk=0; #5;
28
29
30
    always @ (posedge clk)
   if(~rst)
⊟ begin
31
32
33
          //Atribui valores do vetor nas entradas do DUT e nos valores esperados
34
           {d,s,y_esperado} = vectors[counter];
        end
35
36
    always @(negedge clk) //Sempre (que o clock descer)
37
           if (~rst)
38
39 ⊟
           begin
40
             aux_error = errors;
41
42
          assert (y === y_esperado)
43
          else errors = errors + 1:
44
45
           if(aux_error === errors)
46
47
              $display("| %b | %b | %b |
                                                %b
                                                        | OK", d, s, y, y_esperado);
48
49
              $display("| %b | %b | %b
                                                          | ERROR", d, s, y, y_esperado);
50
            counter++; //Incrementa contador dos vertores de teste
51
52
53
             if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54
   E
             begin
                $display("Testes Efetuados = %0d", counter);
55
                $display("Erros Encontrados = %0d", errors);
57
                #10
58
                $stop;
59
             end
60
61
           end
62
     endmodule
63
```

Figura 10 Mux 8 - Testbench

3.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Temos uma entrada de dados de 8 bits (d), uma entrada de controle de 2 bits (s) e uma saída de 1 bit (y).

```
1 module mux8(input logic [7:0]d, input logic [2:0]s, output logic y);
2 
3    logic [1:0]y0;
4    mux4 m4_0(d[3:0], s[1:0], y0[0]);
6    mux4 m4_1(d[7:4], s[1:0], y0[1]);
7    mux2 m2_0(y0[1:0], s[2], y);
9    lo endmodule
```

Figura 11 Mux 8 - Modelo Duv

3.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.

ł	1	D	1	S		Y	1	Y_esperado	1	
ŧ	1-		-1-		-1-		-1-		-1	
ŧ	1	00000001		000	1	1	1	1	1	0
ı	1	00000010		001	-1	1	1	1	1	0
ŧ	1	00000100		010	1	1	1	1	1	0
ŧ	1	00001000	1	011	1	1	1	1	1	0
ŧ	1	00010000	1	100	1	1	1	1	1	0
ŧ	1	00100000	1	101	1	1	1	1	1	0
ŧ	1	01000000		110		1	1	1	1	0
ŧ	1	10000000	1	111	1	1	1	1	1	0
ŧ	1	11111110	Ī	000		0	1	0	1	0
ı	1	11111101	ĺ	001		0	1	0	1	0
1	1	11111011		010	E	0	1	0	1	0
1	1	11110111	1	011	1	0	1	0	1	0
ŧ	1	11101111	1	100	1	0	1	0	1	0
1	1	11011111	1	101	1	0	1	0	1	0
į	1	10111111		110		0	1	0	1	0
1	1	01111111		111	1	0	1	0	1	0
•	Te	stes Efetu	ado	s =	16					

Figura 12 Mux 8 - Simulação RTL

Também podemos observar a visualização RTL do modulo criado.




Figura 13 Mux 8 - RTL view

3.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 9 e subimos até 11 onde podemos observar que os erros somem e o modulo consegue se comportar normalmente.

Ŧ	1	D	F	S	F	Y	1	Y_esperado	1	
#	i-	00000001		000		1	-1-	1	-	OK
#	1	00000010	I	001	1	1	1	1	1	OK
#	1	00000100		010	I	1	1	1	1	OK
#	1	00001000		011	-	1	1	1	1	OK
#	1	00010000	1	100	1	1	1	1	1	OK
#	1	00100000	1	101	1	1	1	1	1	OK
ŧ	1	01000000	1	110	1	1	1	1	1	OK
ŧ	1	10000000		111	1	1	1	1	1	OK
ŧ	1	11111110		000		0	1	0	1	OK
ŧ	1	11111101	1	001	I	0	1	0	1	OK
#	1	11111011		010		0	1	0	1	OK
#	1	11110111		011	E	0	1	0	1	OK
#	1	11101111	1	100	1	0	1	0	1	OK
250	1	11011111	1	101	1	0	1	0	1	OK
ŧ		10111111	1	110	1	1	1	0	1	ERROF
#	1	TOTITITI								

Figura 14 Mux 8 – Gate Level clk 9

1	D	-	S		Y	1	Y_esperado	1	
1	00000001	-1-	000	-1-	x	-1-	1	1	ERROR
1	00000010		001	T.	1	1	1	ì	OK
1	00000100		010		1	1	1	1	OK
1	00001000		011		1	1	1	1	OK
-	00010000	1	100	1	0	1	1	1	ERROF
1	00100000	1	101	1	1	1	1	1	OK
-	01000000		110		1	1	1	1	OK
1	10000000		111		1	1	1	1	OK
	11111110		000		1	1	0	I	ERROF
1	11111101		001		0	1	0	1	OK
-1	11111011		010		1	1	0	1	ERROF
-	11110111	1	011	1	1	1	0	1	ERROF
1	11101111	1	100	1	0	1	0	1	OK
1	11011111	1	101	1	1	1	0	1	ERROF
1	10111111		110		1	1	0	1	ERROF
1	01111111		111	1	0	1	0	1	OK
Te	estes Efetu	ado	s =	16					

Figura 15 Mux 8 – Gate Level clk 10

1	D	1	S	1	Y	1	Y_esperado	
i	00000001	1	000	1	1	-1-	1	OK
1	00000010	1	001	1	1	1	1	OK
1	00000100	1	010	1	1	1	1	OK
1	00001000	1	011	1	1	1	1	OK
1	00010000	1	100	1	1	1	1	OK
1	00100000	1	101	1	1	1	1	OK
1	01000000	1	110	1	1	1	1	OK
1	10000000	1	111	1	1	1	1	OK
L	11111110	1	000	1	0	1	0	OK
1	11111101	1	001		0	1	0	OK
1	11111011	1	010	1	0	1	0	OK
1	11110111	1	011	1	0.	1	0	OK
1	11101111	1	100	1	0	1	0	OK
1	11011111	1	101	1	0	1	0	OK
1	10111111	1	110	1	0	1	0	OK
1	01111111	1	111	1	0	1	0	OK
Te	stes Efetu	ado	s =	16				

Figura 16 Mux 8 – Gate Level clk 11




Figura 17 Mux 8 - – Sinais de entrada e saida

4 Mux 2:1 32 bits

Agora vamos estender as entradas de saídas do mux2 (criado anteriormente) para 32 bits. As mudanças são muito poucas e podem ser observadas principalmente no testbench e nos goldem vectors

4.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

Figura 18 Mux 2 32 bits - Goldem vectors

4.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

```
timescale lns/100ps
      module mux2 tb;
      int counter, errors, aux_error;
      logic [31:0]dl;
logic [31:0]d0;
     logic [31:0]y,y_esperado;
logic [96:0]vectors[4];
10
11
13
     mux2 dut(.dl(dl), .d0(d0), .s(s), .y(y));
14
    ☐initial begin
16
17
          $display("Iniciando Testbench");
$display("| D0
                                                                                                      1 5 1
          $display("|-----
19
          $readmemb("mux2_tv.tv", vectors);
20
          counter=0; errors=0;
22
          #13;
          rst = 0;
23
25
    ⊟always begin
26
           clk=1; #8;
28
           clk=0; #5;
29
31
      always @ (posedge clk)
32
          if (~rst)
          begin
             //Atribui valores do vetor nas entradas do DUT e nos valores esperados
34
35
             {dl, d0, s ,y_esperado} = vectors[counter];
36
38 always @(negedge clk) //Sempre (que o clock descer)
```

```
39
            if(~rst)
40
    begin
41
               aux error = errors;
42
            assert (y === y_esperado)
43
44
            else errors = errors + 1;
45
46
47
            if (aux error === errors)
               $display("| %b | %b | %b | %b |
48
                                                                               d0, d1, s, y, y_esperado);
49
50
               $display("| %b | %b | %b | %b |
                                                                     | ERROR", d0, d1, s, y, y esperado);
51
52
               counter++: //Incrementa contador dos vertores de teste
53
54
               if(counter == $size(vectors)) //Quando os vetores de teste acabarem
55
56
                  $display("Testes Efetuados = %0d", counter);
57
                  $display("Erros Encontrados = %0d", errors);
58
59
                  $stop;
               end
60
61
62
            end
63
64
       endmodule
```

Figura 19 Mux 2 32 bits - Testbench

4.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Ele tem a lógica exatamente igual ao mux2 anterior, porém a entrada possui 32 bits, assim como a saída

```
module mux2(input logic [31:0]dl, input logic [31:0]d0, input logic s, output tri [31:0]y);

logic ns;

tristate t0(d0, ns, y);
tristate t1(dl, s, y);
inversor inv(s, ns);

endmodule
```

Figura 20 Mux 2 32 - Modelu duv

4.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
  D0
           1 5 1
                    Y_esperado
OK
I OK
OK
I OK
# Testes Efetuados = 4
# Erros Encontrados = 0
```

Figura 21 Mux 2 32 - Simulação RTL

Também podemos observar a visualização RTL do modulo criado.





Figura 22 Mux 2 32 - RTL view

4.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 8. Como podemos ver, 4 erros foram encontrados.



#	1	Iniciando Testbench DO		D1	1	S	1	Y	1	Y_esperado	L	
ŧ	1	111111111111111111111111111111111111111	1	000000000000000000000000000000000000000	1	0	1	xlxxxlxxxxxlxxxxxxxxxxxxxxxxxxx	1	111111111111111111111111111111111111111	E	RROR
#	1	000000000000000000000000000000000000000	1	111111111111111111111111111111111111111	1	1	1	1101111111111111111011111111111111	1	111111111111111111111111111111111111111	E	RROR
ŧ	I	000000000000000000000000000000000000000	1	111111111111111111111111111111111111111	1	0	I	1011101111101111111111111111111111	1	000000000000000000000000000000000000000	El	RROR
ŧ	ï	111111111111111111111111111111111111111	ï	000000000000000000000000000000000000000	Ĭ.	1	1	001010101010010101100000000011111	1	000000000000000000000000000000000000000	E	RROR
÷	Te	stes Efetuados = 4										
ŧ	Er	ros Encontrados = 4										

Figura 24 Mux 2 32 - clk 9




Figura 25 Mux 2 32 - clk 10

Abaixo podemos ver os sinais de entrada e saída.




Figura 26 Mux 2 32– Sinais de entrada e saida

5 Mux 4:1 32 bits

Agora vamos estender as entradas de saídas do mux4 (criado anteriormente) para 32 bits. As mudanças são muito poucas e podem ser observadas principalmente no testbench e nos goldem vectors.

5.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

```
00000000000000000000000000000000000000
```

Figura 27 Mux 4 32 bits - Goldem vectors

5.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

```
`timescale lns/100ps
         module mux4 tb:
        int counter, errors, aux_error;
logic clk,rst;
logic [31:0]d0;
logic [31:0]d1;
logic [31:0]d2;
logic [31:0]d3;
logic [1:0]d3;
logic [1:0]s;
logic [31:0]y,y_esperado;
logic [161:0]vectors[8];
        mux4 dut(.d3(d3), .d2(d2), .d1(d1), .d0(d0), .s(s), .y(y));
16
17
18
      19
20
21
22
23
24
25
26
27
28
29
                                                                                                                                                                                     Y_esperado
         $readmemb("mux4_tv.tv",vectors);
counter=0; errors=0;
rst = 1;
f15;
rst = 0;
end
      ⊟always begin

clk=1; #10;

clk=0; #5;

end
30
31
32
33
34
35
        always @(posedge clk) //Sempre (que o clock subir)
35 if(~rs
36 ⊟ begin
37 | {d3
38 | end
                   {d3, d2, d1, d0, s, y_esperado} = vectors[counter];
39
40
41
42
43
44
45
        always @(negedge clk) //Sempre (que o clock descer)
if(~rst)
begin
aux_error = errors;
                  assert (y === y esperado)
46
                   else errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
                  þ
                                                                  | %b | %b | OK", d0, s, y, y_esperado);
                    else begin
      ė
                        Scisplay("DO | %b | %b | %b | %b | ERRO", d0, s, y, y_esperado);

$display("D1 | %b |", d1);

$display("D2 | %b |", d2);

$display(" ");
                   end counter++; //Incrementa contador dos vertores de teste
63
                        if(counter == $size(vectors)) //Quando os vetores de teste acabarem
64
65
66
67
68
69
70
71
                        In (bounder -- saize(vectors)) // value os vetore

begin sdisplay("Testes Efetuados = %0d", counter);

$display("Erros Encontrados = %0d", errors);

$15

$15

$15

$15

$15
      ė
72
73
                   end
      endmodule
```

Figura 28 Mux 4 32 - Testbench

5.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Ele tem a lógica exatamente igual ao mux2 anterior, porém a entrada possui 32 bits, assim como a saída

```
module mux4(input logic [31:0]d3, input logic[31:0]d2, input logic[31:0]d1,
2
                 input logic[31:0]d0, input logic [1:0]s, output logic [31:0]y);
3
        logic [31:0]a0;
4
5
        logic [31:0]al;
6
7
         mux2 m0(d1, d0, s[0], a0);
8
        mux2 ml(d3, d2, s[0], a1);
9
        mux2 m2(a1, a0, s[1], y);
10
11
      endmodule
```

Figura 29 Mux 4 32 - Modelo duv

5.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.

```
# D2 |
# D3 |
   D1 I
D0 |
   D1 |
D0 1
Testes Efetuados = 8
Erros Encontrados = 0
```

Figura 30 Mux 4 32 - Simulação RTL

Também podemos observar a visualização RTL do modulo criado.




Figura 31 Mux 4 32 – RTL view

5.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 10. Como podemos ver, 8 erros foram encontrados.

```
# Iniciando Testbench
            Y_esperado
     1 5
        Y
11x1111111x11x1111xx111111111111111
          D1 |
D2 |
DO 1
# D1 |
# D2 |
DO I
D1 |
D2 |
D0 I
D1
D1 I
D2 |
# Testes Efetuados = 8
# Erros Encontrados = 8
```

Figura 32 Mux 4 32 - clk 10

Subindo o clock para 11, o modulo funcionou perfeitamente.

```
# D1 |
# D2 |
# D3 |
 # D0 |
# D1 |
# D2 |
# D3 |
 # D0 |
# D1 |
# D2 |
# D3 |
 # D0 |
# D1 |
# D2 |
# D3 |
# D0 |
D1
# D0 |
D1
# D2 |
# D3 |
# Testes Efetuados = 8
```

Figura 33 Mux 4 32 - clk 11

Abaixo podemos ver os sinais de entrada e saída.




Figura 34 Mux 4 32 - Sinais de entrada e saída.

6 Mux 8:1 32 bits

Agora vamos estender as entradas de saídas do mux4 (criado anteriormente) para 32 bits. As mudanças são muito poucas e podem ser observadas principalmente no testbench e nos goldem vectors.

6.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

```
0000000000000000000000000000000000
111111111111111111111111111111111 000
1111111111111111111111111111111111111
0000000000000000000000000000000000
111111111111111111111111111111111
111111111111111111111111111111111111
```

Figura 35 Mux 8 32 bits - Goldem vectors

6.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

```
module mux8_tb;
           int counter, errors, aux_error;
           logic clk, rst;
           logic [31:0]d0;
logic [31:0]d1;
           logic [31:0]d2;
           logic [31:0]d3;
           logic [31:0]d4;
           logic [31:0]d5;
           logic [31:0]d6;
13
14
15
16
           logic [31:0]d7;
           logic [2:0]s;
          logic [31:0]y,y_esperado;
17
18
          logic [290:0]vectors[8];
19
20
          mux8 dut(.d7(d7), .d6(d6), .d5(d5), .d4(d4), .d3(d3), .d2(d2), .d1(d1), .d0(d0), .s(s), .y(y));
21
22
       ⊟initial begin
                23
24
                                                                                                             | S |
                                                                                                                                                                                                                        Y esperado
25
26
27
28
                 counter=0; errors=0;
                rst = 1;
29
30
                rst = 0;
31
32
33
        ⊟always begin
34
35
36
                  clk=1; #30;
                   clk=0; #10;
           end
37
38
         always @(posedge clk)
               if(~rst)
begin

//Atribui valores do vetor nas entradas do DUT e nos valores esperados
{d7, d6, d5, d4, d3, d2, d1, d0, s, y_esperado} = vectors[counter];
39
40
41
 42
43
44
45
46
47
48
49
50
51
52
           always @(negedge clk) //Sempre (que o clock descer)
if(rrst)
begin
aux_error = errors;
        ē
                       assert (y === y_esperado)
                       else errors = errors + 1;
 53
54
55
56
57
58
60
61
62
63
64
65
66
67
68
                       if(aux_error === errors)begin
                            (aux_error === errors)begin
Sdisplay("D0 | %b | %b | %b | %b | OK", d0, s, y, y_esperado);
Sdisplay("D1 | %b | ", d2);
Sdisplay("D2 | %b | ", d2);
Sdisplay("D3 | %b | ", d3);
Sdisplay("D4 | %b | ", d4);
Sdisplay("D5 | %b | ", d5);
Sdisplay("D6 | %b | ", d5);
Sdisplay("D7 | %b | ", d6);
Sdisplay("D7 | %b | ", d7);
Sdisplay("T7 | %b | ", d7);
Sdisplay("T7 | %b | ", d7);
Sdisplay("T7 | %b | ", d7);
         else begin
                            se begin
$display("D0 |
$display("D1 |
$display("D2 |
$display("D3 |
$display("D4 |
$display("D5 |
$display("D7 |
$display("D7 |
$display("D7 |
$display(""D7 |
$display("" ");
d
                                                         %b | %b | %b | %b | ERRO", d0, s, y, y_esperado);
%b |", d1);
%b |", d2);
%b |", d3);
%b |", d4);
%b |", d5);
%b |", d6);
%b |", d7);
 69
70
71
72
73
74
75
```

Figura 36 Testbench

6.3 Modelo duv

`timescale lns/100ps

Abaixo podemos ver o modelo duv do modulo. Temos sete entradas de 32 bits, uma entrada de controle S de 3 bits e uma saída de 1 bits (y).

```
| Emodule mux8(input logic [31:0]d7, input logic [31:0]d6, input logic [31:0]d5, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d2, input logic [31:0]d1, input logic [31:0]d0, input logic [2:0]s , output logic [31:0]y);

| logic [31:0]y0; |
| logic [31:0]y1; |
| mux4 m4_0(d3, d2, d1, d0, s[1:0], y0); |
| mux4 m4_1(d7, d6, d5, d4, s[1:0], y1); |
| mux2 m2_0(y1, y0, s[2], y); |
| logic [31:0]y1; |
| mux2 m2_0(y1, y0, s[2], y); |
| logic [31:0]d4, input logic [31:0]d5, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d3, input logic [31:0]d4, input logic [31:0]d3, input logic [31:0]d3
```

Figura 37 Modelo duv

6.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.

```
# Iniciando Testbench
# 0 |---
# D0 | |
# D1 | |
# D2 | |
# D3 | |
# D4 | |
# D5 | |
# D6 | |
# D7 | |
# D0 | |
# D1 | |
# D2 | |
# D3 | |
# D4 | |
# D7 | |
# D0 | |
# D1 | |
# D1 | |
# D2 | |
# D3 | |
# D4 | |
# D5 | |
# D7 | |
# D0 | |
# D1 | |
# D1 | |
# D1 | |
# D3 | |
# D5 | |
# D6 | |
# D7 | |
# D7 | |
# D8 | |
# D9 | |
                                           | 1111111111111111111111111111111 | 0K
        1111111111111111111111111111111111111
       # Testes Efetuados = 8
  Erros Encontrados = 0
```

Também podemos observar a visualização RTL do modulo criado.




Figura 38 Rtl view

6.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 8. Como podemos ver, 4 erros foram encontrados.

Figura 39 clk 8

```
# D0 |
# D1 |
# D2 |
# D3 |
# D4 |
# D5 |
# D6 |
 DO I
 D1
D2
 D4
 D6
 Testes Efetuados = 8
Erros Encontrados = 0
```

Figura 40clk 9




Figura 41 Sinias de entrada e saida

7 Flopr 32 bits

Agora vamos estender as entradas de saídas do flopr (criado anteriormente) para 32 bits. As mudanças são muito poucas e podem ser observadas principalmente no testbench e nos goldem vectors.

7.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

1 1 1111111111111111111111111111111111 0 0 1111111111111111111111111111111111 1 0 111111111111111111111111111111111 1111111111111111111111111111111111111

Figura 42 Flopr 32 bits - Goldem vectors

7.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

```
timescale lns/100ps
       module flopr32_tb;
       int counter, errors, aux_error;
       logic clk, rst;
       logic clk2,rst2;
      logic [31:0]d;
logic [31:0]q, q_esperado;
logic [65:0]vectors[8];
10
11
12
13
14
15
16
17
18
19
20
21
       flopr32 dut(.clk(clk2), .reset(rst2), .d(d), .q(q));
    Q_esperado
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
       end
     ⊟always begin
          clk=1; #10;
clk=0; #5;
     end
    always @(posedge clk)
   if(~rst)
   begin
   {clk2,rst2,d,q_esperado} = vectors[counter];
   end
     always @(negedge clk) //Sempre (que o clock descer)
39
                if(~rst)
40
41
               begin
                  aux_error = errors;
assert (q === q_esperado)
42
43
44
45
46
47
                    errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
               if(aux_error === errors)
Sdisplay("| %b | %b | %b | %b | %b | OK", clk2, rst2, d, q, q_esperado);
48
49
50
51
52
53
54
55
                    $display("| %b | %b | %b | %b | ERRO", clk2, rst2, d, q, q_esperado);
                   counter++; //Incrementa contador dos vertores de teste
                    if(counter == $size(vectors)) //Ouando os vetores de teste acabarem
                    $display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors);
***
56
57
58
                       #15
$stop;
59
60
61
                    end
                end
       endmodule
```

Figura 43flopr 32 - Testbench

7.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Temos clk, reset, uma entrada de dados de 32 bits e uma saída de 32 bits (q).

```
module flopr32(input logic clk, input logic reset, input logic [31:0]d, output logic [31:0]q);
1
2
 3
      //Reset Assincrono
 4
      always_ff @(posedge clk, posedge reset)
 5
         if (reset) q <= 32'b0;
 6
 7
        else q <= d;
 8
 9
      endmodule
10
```

Figura 44 flopr - modelo duv

7.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.




Figura 45 flopr - Simulação rtl

Também podemos observar a visualização RTL do modulo criado.




Figura 46 flopr - rtl view

7.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 9. Como podemos ver, 4 erros foram encontrados.




Figura 47 clk 9




Figura 48clk 10

Abaixo podemos ver os sinais de entrada e saída.




Figura 49 flopr - Sinais de entrada e saida

8 Flopenr 32 bits

Agora vamos estender as entradas de saídas do flopenr (criado anteriormente) para 32 bits. As mudanças são muito poucas e podem ser observadas principalmente no testbench e nos goldem vectors

8.1 Goldem vector

Abaixo podemos ver os goldem vectors gerados a partir do goldem model

```
11111111111111111111111111111111111111
```

Figura 50 Flopenr 32 bits - Goldem vectors

8.2 Testbench

Abaixo podemos ver o testbench utilizado para testar o modulo.

Figura 51 flopenr - testbench

8.3 Modelo duv

Abaixo podemos ver o modelo duv do modulo. Temos clk, reset, en, uma entrada de dados de 32 bits e uma saída de 32 bits (q).

```
module flopenr32(input logic clk, reset, en, input logic [31:0]d, output logic [31:0]q);

//Reset Assincrono
always @(posedge clk, posedge reset)


if (reset) q <= 32'b0;
else if (en) q <= d;

endmodule</pre>
```


Figura 52 flopenr - duv

8.4 Simulação RTL

Abaixo podemos ver o transcript da simulação RTL. Como podemos ver, o modulo está se comportando como o esperado.



Também podemos observar a visualização RTL do modulo criado.



8.5 Simulação Gate Level

Iniciamos a simulação gate level com o clock em 10. Como podemos ver, 1 erro foi encontrado.




Figura 53clk 10




Figura 54clk 11

Abaixo podemos ver os sinais de entrada e saída.




Figura 55 flopenr - Sinais de entrada e saida