# UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



# **PROJETO MIPS – ENTREGA 7**

**THIAGO ALVES DE ARAUJO** 

2016019787

# Sumário

1	Tab	ela de figurasela	3
		dade de Controle	
		Goldem model	
	2.2	Goldem vector	5
	2.3	Testbench	5
	2.4	Modelo duv	6
	2.5	Simulação RTL	7
	2.6	Simulação Gate Level	8

# 1 Tabela de figuras

Figura 1 Unidade de controle - Diagrama de estados	4
Figura 2 Unidade de controle - Goldem Model	4
Figura 3 Unidade de controle - Goldem vectors	5
Figura 4 Unidade de controle - Testbench	6
Figura 5 Unidade de controle - Controle.sv	6
Figura 6 Unidade de controle - Fsm.sv	6
Figura 7 Unidade de controle - Alu Decoder.sv	7
Figura 8 Unidade de controle - Transcript da simulação RTL	7
Figura 9 Unidade de controle – RTL view	8
Figura 10 Unidade de controle - clk #8	8
Figura 11 Unidade de controle - clk #9	9
Figura 12 Unidade de controle - clk #10	9
Figura 13 Unidade de controle - Sinais de entrada e saida	. 9

## 2 Unidade de Controle

Agora vamos desenvolver a unidade de controle do MIPS 32. Abaixo podemos ver uma ilustração do diagrama dos estados da maquina de estados finita. Vamos implementar as operações LW, SW, ADD, SUB, AND, OR, NOR, XOR, SLT, SUBI, ADDI, ORI, XORI, NORI, SLTI, BEQ, BNE, J




Figura 1 Unidade de controle - Diagrama de estados

#### 2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os *goldem vectors*. O código foi desenvolvido em C e simula as sequencias de estados para cada operação implementada para gerar os *goldem vectors* 

```
jint main(){
    ofstream file("control_unit.gx");
    string rst = "0";
    vector<string> clk = {"0","1"};
    vector<string> opcode = {"100011","101011","000000","100000","100100","100101","101010","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100000","100
```

Figura 2 Unidade de controle - Goldem Model

#### 2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Vamos utilizar 126 vetores de teste para verificar o funcionamento de todas as instruções.

```
0 1 100011 100000 010 0 01 0 0 1 0 00 1 0 0 0
1_1_100011_100000_010_0_01_0_0_1_0_00_1_0_0_0
0 0 100011 100000 010 0 01 0 0 1 0 00 1 0 0 0
1 0 100011 100000 010 0 11 0 0 0 0 00 0 0 0 0
0 0 100011 100000 010 0 11 0 0 0 0 00 0 0 0 0
1 0 100011 100000 010 0 00 0 1 0 0 00 0 0 0 0
0 0 100011 100000 010 0 00 0 1 0 0 00 0 0 0 0
1 0 100011 100000 010 0 00 0 0 0 1 00 0 0 1 0 0
0 0 100011 100000 010 0 00 0 0 0 1 00 0 0 1 0 0
1_0_100011_100000_010_0_01_0_0_1_0_00_1_0_0_0
0 0 101011 100000 010 0 01 0 0 1 0 00 1 0 0 0
1_0_101011_100000_010_0_11_0_0_0_0_00_0_0_0_0
0 0 101011 100000 010 0 11 0 0 0 0 00 0 0 0 0
1 0 101011 100000 010 0 00 0 1 0 0 00 0 0 1
0 0 101011 100000 010 0 00 0 1 0 0 00 0 0 0 1 0
1 0 101011 100000 010 0 01 0 0 1 0 00 1 0 0 0
0_000000_100000_010_0_00_0_0_0_0_00_0_1_1_0_0
```

Figura 3 Unidade de controle - Goldem vectors

### 2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar a unidade de controle. O testbench segue o padrão dos códigos desenvolvidos anteriormente.

```
timescale lns/100ps
       module controle tb;
       int counter, errors, aux error;
       logic clk, rst, clk tb, rst tb;
        logic [5:0]opcode, funct;
        //saidas
       logic MemtoReg, RegDst, IorD, ALUSrcA, IRWrite, MemWrite, PCWrite, Branch, RegWrite, BranchNE;
       logic [1:0]PCSrc, ALUSrcB;
       logic [2:0]ALUControl;
        //saidas esperadas
       logic MemtoReg esperado, RegDst esperado, IorD esperado, ALUSrcA esperado, IRWrite esperado, MemWrite esperado, PCWrite esperado, Branch esperado, RegWrite es
       logic [1:0]PCSrc_esperado, ALUSrcB_esperado;
logic [2:0]ALUControl_esperado;
       logic [30:0]vectors[126]:
18
20 = controle dut(.clk(clk),.rst(rst),.opcode(opcode),.funct(funct),.MemtoReg(MemtoReg),.RegDst(RegDst),.IorD(IorD),.ALUSrcA(ALUSrcA),.IRWrite(IRWrite),
21 - MemWrite(MemWrite),.PCWrite(PCWrite),.Branch(Branch),.RegWrite(RegWrite),.BranchNE(BranchNE),.PCSrc(PCSrc),.ALUSrcB(ALUSrcB),.ALUControl(ALUControl));
22
     ∃initial begin
            $display("Iniciando Testbench");
24
25
           $display("|clk|rst| opcode | funct |ALUControl|ALUSrcA|ALUSrcB|Branch|IorD|IRWrite|MemtoReg|PCSrc|PCWrite|RegDst|RegWrite|MemWrite|BranchNE|");
$readmemb("controle_tv.tv",vectors);
            counter=0; errors=0;
26
27
           rst_tb = 1; #8; rst_tb = 0;
28
29
31
    Θ
            begin
             clk_tb=1; #50;
33
           clk tb=0; #10;
```

```
always @(posedge clk_tb)
           begin (clk,rst,opcode,funct,ALUControl_esperado,ALUSrcA_esperado,ALUSrcB_esperado,Branch_esperado,IorD_esperado,IRWrite_esperado,MemtoReg_esperado,PCSrc_esperado,end
37 8 3 9 4 0 1 4 4 3 4 4 4 5 5 5 5 5 5 5 5 5 6 6 6 6 7 6 8 6 6 7 6 8
       always @(negedge clk_tb)
    if(-rst_tb)
    begin
    aux_error = errors;
    assert (MemtoReg === MemtoReg_esperado)
                  begin Sdisplay("Error HemtoReg: %b, expected %b", MemtoReg, MemtoReg_esperado);
     Ė
                  errors = errors + 1;
                   assert (RegDst === RegDst_esperado)
     begin
                          $display("Error RegDst: %b, expected %b", RegDst, RegDst_esperado);
                   end
assert (IorD === IorD_esperado)
                  else
begin
$display("Error IorD: %b, expected %b", IorD, IorD_esperado);
                  errors = errors + 1;
                   assert (PCSrc === PCSrc_esperado)
                          $display("Error PCSrc: %b, expected %b", PCSrc, PCSrc esperado);
```

Figura 4 Unidade de controle - Testbench

#### 2.4 Modelo duv

Para o modulo da unidade de controle temos as entradas de clock, reset, o Opcode e o funct. As saídas são todos os sinais de controle (MemtoReg, RegDst, IorD, ALUSrcA, IRWrite, MemWrite, PCWrite, Branch, RegWrite, BranchNE, PCSrc, ALUSrcB, ALUControl) que a unidade de controle envia para o caminho de dados.

Figura 5 Unidade de controle - Controle.sv

Dentro da modulo controle.sv utilizamos uma maquina de estados finita (fsm) que representa todos os estados mostrados anteriormente. Abaixo podemos ver um trecho do código do fsm

```
| Homodule fsm (input clk, rst, input logic [5:0]opcode, output logic (6:0]opcode, output logic (1:0]PCSrc, ALUSrcB, IRWrite, MemWrite, PCWrite, Branch, RegWrite, BranchNE, output logic [1:0]PCSrc, ALUSrcB, output logic [2:0]ALUOp);

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 13, S14 = 14, S15 = 15;

| parameter SO = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5, S6 = 6, S7 = 7, S8 = 8, S9 = 9, S10 = 10, S11 = 11, S12 = 12, S13 = 1
```

Figura 6 Unidade de controle - Fsm.sv

Dentro do fsm também utilizamos um decodificador para a ula que servirá para que ela funcione perfeitamente nas operações do tipo R

```
module alu_decoder( input logic [5:0]funct, input logic [2:0]ALUOp, output logic [2:0]ALUControl);
      □always_comb begin
            case (ALUOp)
                3'b000: ALUControl = 3'b010; //ADDI, SW, LW
3'b001: ALUControl = 3'b110;//BEQ
                3'b010: begin
                    case (funct)
                         6'b100000: ALUControl = 3'b010;//ADD
6'b100010: ALUControl = 3'b110;//SUB
10
11
12
                         6'b100100: ALUControl = 3'b000;//AND
                       6'b100101: ALUControl = 3'b001;//OR
6'b101010: ALUControl = 3'b111;//SLT
13
14
                         6'b100110: ALUControl = 3'b011;//XOR
16
17
                         6'b100111: ALUControl = 3'b100;//NOR
                         default: ALUControl = 3'b000;//default(ADD)
19
                 end
20
                3'b011: ALUControl = 3'b111://SLTI
3'b100: ALUControl = 3'b110://BNE
//3'b101: ALUControl = 3'b001://ORI
22
23
                 3'b110: ALUControl = 3'b001;//ORI
3'b111: ALUControl = 3'b011;//XORI
25
26
                 default: ALUControl = 3'b000;
28
       end
29
        endmodule
```

Figura 7 Unidade de controle - Alu Decoder.sv

## 2.5 Simulação RTL

Com o modulo pronto, podemos iniciar a simulação RTL. Como podemos ver na imagem abaixo, o modulo está se comportando como o esperado e todos os sinais de controle estão corretos.

```
00
                                                                                                                                                                   OK
            000000
                       100110
                                                                                                         00
            000000
                       100110
                                     010
                                                                                                         00
                                                                                                                                                                   OK
            000000
                                                                                                                                                                   OK
                                                                                                         00
            000000
                       100110
                                      010
                                                           01
                                                                                                         00
                                                                                                                                                                   OK
            001101
001101
                                                                                                                                                                   OK
OK
                                                                                                         00
            001101
                       100000
                                      010
                                                                                                         00
                                                                                                                                                                   OK
                                     001
                                                           10
                                                                                                                                                                   OK
OK
                       100000
                                                                                                         00
            001101
                                     010
010
            001101
                       100000
                                                                                                         00
                                                                                                                                                                   OK
            001101
                       100000
                                      010
                                                           01
                                                                                                         00
                                                                                                                                                                   OK
                                     010
010
                                                                                                                                                                   OK
OK
            001110
                       100000
                                                           01
                                                                                                         00
            001110
                                                                                                         00
            001110
                       100000
                                     010
                                                           11
                                                                                                         00
                                                                                                                                                                   OK
            001110
001110
                                                                                                         00
                                                                                                                                                                   OK
OK
                                      011
            001110
                       100000
                                     010
                                                           00
                                                                                                         00
                                                                                                                                                                   OK
            001110
001110
                       100000
100000
                                     010
                                                           00
                                                                                                         00
                                                                                                                                                                   OK
OK
            001010
                       100000
                                     010
                                                           01
                                                                                                         00
                                                                                                                                                                   OK
                                                                                                                                                                   OK
OK
                       100000
            001010
                                      010
                                                                                                         00
            001010
                       100000
                                                                                                         00
                                                                                                                                                                   OK
            001010
                       100000
                                     010
                                                           00
                                                                                                         00
                                                                                                                                                                   OK
            001010
001010
                       100000
100000
                                     010
010
                                                                                                                                                                   OK
OK
                                                           00
                                                                                                         00
  0
1
0
            000101
                       100000
                                      010
                                                           01
                                                                                                         00
                                                                                                                                                                   OK
            000101
000101
                       100000
100000
                                     010
010
                                                                                                         00
                                                                                                                                                                   OK
OK
                                                           11
11
            000101
                      100000
                                     110
                                                           00
                                                                                       0 0 1
                                                                                                 0
                                                                                                         01
                                                                                                                          0
                                                                                                                                                                   OK
            000101 | 100000
Testes Efetuados
Erros Encontrados
```

Figura 8 Unidade de controle - Transcript da simulação RTL

Também podemos ver o RTL view gerado a partir do modulo testado.




Figura 9 Unidade de controle – RTL view

## 2.6 Simulação Gate Level

Agora iniciamos a simulação Gate Level. Iniciamos o clock com um valor consideravelmente baixo e vamos subindo até que nenhum erro seja encontrado. Para este modulo, foram feitos três testes. É possível observar que à medida que o clock aumenta, o número de erros vai diminuindo. Como foram feitos muito testes, abaixo esta apenas um trecho do transcript, porém, podemos ver o número de testes efetuados e o número e erros.

Figura 10 Unidade de controle - clk #8

1   0   001110   100000	111	- 1	1	1	10	1	0	1	0	1	0	1	0	1	00	1	0	1	0	1	0	1	0	1	0	- 1	ERRO
0   0   001110   100000	011	1	1	1	10	1	0	1	0	1	0	1	0		00	1	0	1	0	1	0	1	0	1	0	- 1	OK
Error ALUSrcB: 10, expected 0	)																										
Error ALUControl: 110, expecte	ed 010																										
1   0   001110   100000	110	1	0	1	10	1	0	î	0	1	0	- 1	0	1	00	1	0	1	0	T	1	1	0	1	0	- 1	ERRO
0   0   001110   100000	010	1	0	1	0.0	1	0	1	0	1	0	E	0	E	00	1	0	1	0	1	1	1	0	1	0	- 1	OK
1   0   001110   100000	010	- 1	0	1	01	1	0	1	0	1	1	1	0	1	00	1	1	1	0	1	0	1	0	1	0	1	OK
0   0   001010   100000	010	- 1	0	1	01	1	0	1	0	1	1	1	0	- 13	00	1	1	1	0	1	0	1	0	- 1	0	- 1	OK
1   0   001010   100000	010	- 1	0	1	11	1	0	1	0	1	0	1	0	- 1	00	1	0	1	0	1	0	1	0	- 1	0	- 1	OK
0   0   001010   100000	010	1	0	1	11	1	0	1	0	1	0	1	0	1	00	1	0	1	0	1	0	1	0	1	0	- 1	OK
1   0   001010   100000	111	- 1	1	1	10	1	0	1	0	1	0	L	0	1	00	1	0	E	0	1	0	E	0	1	0	- 1	OK
0   0   001010   100000	111	1	1	1	10	1	0	ĵ.	0	1	0	1	0	- 1	00	1	0	1	0	T	0	1	0	1	0	- 1	OK
Error ALUSrcB: 10, expected 0	)																										
Error ALUControl: 110, expect	ed 010																										
1   0   001010   100000	110	1	0	1	10	1	0	1	0	1	0	1	0	1	00	1	0	1	0	1	1	1	0	1	0	1	ERRO
0   0   001010   100000	010	- 1	0	1	0.0	1	0	1	0	1	0	1	0	13	00	1	0	1	0	1	1	1	0	1	0	- 1	OK
1   0   001010   100000	010	- 1	0	1	01	- 1	0	1	0	1	1	1	0	1	00	1	1	1	0	1	0	1	0	1	0	- 1	OK
0   0   000101   100000	010	1	0	1	01	1	0	1	0	1	1	1	0		00	1	1	1	0	1	0	1	0	1	0		OK
1   0   000101   100000	010	1	0	1	11	1	0	1	0	1	0	13	0	L	00	1	0	E	0	E	0	F	0	1	0	- 1	OK
0   0   000101   100000	010	1	0	1	11	1	0	1	0	1	0	1	0	1	00	1	0	1	0	1	0	1	0	1.	0	- 1	OK
Error ALUSrcB: 10, expected 0	)																										
1   0   000101   100000	110	- 1	1	1	10	1	1	1	0	1	0	1	0	1	01	1	0	1	0	1	0	1	0	1	1	- 1	ERRO
0   0   000101   100000	110	- 1	1	1	0.0	1	1	1	0	1	0	1	0	- 1	01	1	0	1	0	1	0	1	0	1	1	- 1	OK
1   0   000101   100000	010	-	0	1	01	1	0	1	0	1	1	1	0	13	00	1	1	1	0	1	0	1	0	1	0	-	OK
Testes Efetuados = 126																											
Erros Encontrados = 20																											

Figura 11 Unidade de controle - clk #9




Figura 12 Unidade de controle - clk #10

Por fim, podemos ver os sinais de entrada e saída do modulo.




Figura 13 Unidade de controle - SInais de entrada e saída