# UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS



# **PROJETO MIPS – ENTREGA 1**

**THIAGO ALVES DE ARAUJO** 

2016019787

# Sumário

1	Tabe	ela de figuras	3
2	Flop	r	4
	2.1	Goldem model	4
	2.2	Goldem vector	4
	2.3	Testbench	5
	2.4	Modelo duv	6
	2.5	Simulação	6
3	Flop	enr	7
	3.1	Goldem model	7
	3.2	Goldem vector	8
	3.3	Testbench	8
	3.4	Modelo duv	9
	3.5	Simulação	10
4	Mux	2:1	10
	4.1	Goldem model	11
	4.2	Goldem vector	11
	4.3	Testbench	12
	4.4	Modelo duv	13
	4.5	Simulação	13
5	Mux	4:1	14
	5.1	Goldem model	14
	5.2	Goldem vector	15
	5.3	Testbench	15
	5.4	Modelo duv	16
	5.5	Simulação	17

# 1 Tabela de figuras

Figura 1 Flopr - Diagrama de blocos	4
Figura 2 Flopr - Goldem Model	4
Figura 3 Flopr - Goldem vectors	5
Figura 4 Flopr - Testbench	6
Figura 5 Flopr - Modelo duv	6
Figura 6 Flopr - Transcript da simulação RTL	7
Figura 7 Flopr - Sinais de entrada e saída	7
Figura 8 Flopenr - Diagrama de blocos	7
Figura 9 Flopenr - Goldem Model	8
Figura 10 Flopenr - Goldem vectors	8
Figura 11 Flopenr - Testbench	9
Figura 12 Flopenr - Modelo duv	. 10
Figura 13 Flopenr - Transcript da simulação RTL	. 10
Figura 14 Flopenr - Sinais de entrada e saída	. 10
Figura 15 Mux2 - Diagrama de blocos	. 11
Figura 16 Mux2 - Goldem model	. 11
Figura 17 Mux2 - Goldem vectors	. 12
Figura 18 Mux2 - TestBench	. 13
Figura 19 Mux2 - Modelo duv	. 13
Figura 20 Mux2 - Transcript da simulação RTL	. 14
Figura 21 Mux2 - Sinais de entrada e saída	. 14
Figura 22 Mux4 - Diagrama de blocos	. 14
Figura 23 Mux4 - Goldem Model	. 15
Figura 24 Mux4 - Goldem vectors	. 15
Figura 25 Mux4 - Testbench	. 16
Figura 26 Mux4 - Modelo duv	. 17
Figura 27 Mux4 - Transcript da simulação RTL	. 17
Figura 28 Mux4 - Sinais de entrada e saída	. 17

# 2 Flopr

Abaixo podemos ver o diagrama de blocos de um Flop com reset assincrono. É valido notar que a imagem ilustra um flopr com 4 bits de entrada/saída de dados, porém o modulo que vai ser criado aqui é de apenas 1 bit de entrada/saída de dados.




Figura 1 Flopr - Diagrama de blocos

## 2.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors

```
//Determina a saida de acordo com as entradas
for(int i = 0; i < tamanho; i++) {
    //Se reset = 1, y = 0
    if(tabelaVerdade[i][1] == 1) {
        tabelaVerdade[i][3] = 0;
    }
    //Se clk = 0, y = estado anterior
    if(tabelaVerdade[i][0] == 0) {
        tabelaVerdade[i][3] = tabelaVerdade[i-1][3];
    }
    //Se clk = 1 e reset = 0, y = d;
    if(tabelaVerdade[i][0] == 1 && tabelaVerdade[i][1] == 0) {
        tabelaVerdade[i][3] = tabelaVerdade[i][2];
    }
}</pre>
```

Figura 2 Flopr - Goldem Model

# 2.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Da esquerda para a direita temos clock, reset, dado e saída. Cada entrada/saída possui apenas um bit de tamanho.




Figura 3 Flopr - Goldem vectors

### 2.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o modulo flopr. Ao iniciar damos um pulso no reset para que a saída saia do estado indeterminado "X". Para o flopr, o tempo mínimo de clock encontrado necessário para o modulo funcionar perfeitamente foi de 5000ps.

```
`timescale lns/100ps
      module flopr_tb;
     int counter, errors, aux error;
     logic clk,rst;
     logic clk2,rst2;
     logic d;
     logic q, q_esperado;
logic [3:0]vectors[8];
    flopr dut(clk2, rst2, d, q);
10
11
12 | initial begin
13
        $display("Iniciando Testbench");
        $display("| CLK | RST | D | Q |");
14
        $display("----");
15
        $readmemb("flopr_tv.tv", vectors);
16
        counter=0; errors=0;
17
18
        rst = 1;
19
        #10:
        rst = 0;
20
     end
21
22
23
     always
24
    □ begin
25
        clk=1; #5;
26
        clk=0; #5;
27
        end
28
29
    always @(posedge clk)
30
        if(~rst)
31 🖃
        begin
32
            {clk2,rst2,d,q_esperado} = vectors[counter];
33
34
   always @(negedge clk) //Sempre (que o clock descer)
35
          if(~rst)
36
37 ⊟
           begin
        aux_error = errors;
38
```

```
assert (q === q_esperado)
39
            else
40
    41
            begin
               $display("%d linha , saida = %b, (%b esperado)",counter+1, q, q_esperado);
42
43
44
               errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
45
46
            if(aux_error === errors)
47
               $display("| %b | %b | %b | 0K", clk2, rst2, d, q);
48
49
               $display("| %b | %b | %b | ERROR", clk2, rst2, d, q);
50
51
               counter++; //Incrementa contador dos vertores de teste
52
53
               if(counter == $size(vectors)) //Quando os vetores de teste acabarem
54
55
                  $display("Testes Efetuados = %0d", counter);
                  $display("Erros Encontrados = %0d", errors);
56
57
58
                  $stop;
59
               end
60
61
            end
62
63
       endmodule
64
```

Figura 4 Flopr - Testbench

### 2.4 Modelo duv

Para o modulo flopr temos como entrada clock, reset e dado e como saída apenas o Q. Como se trata de um flopr assíncrono, o reset também vai ser parâmetro para o *aways* que irá mudar o valor da saída caso o ele mude (independente do clock). Abaixo podemos ver o comportamento completo do módulo.

```
module flopr(input logic clk, input logic reset, input logic d, output logic q);

//Reset Assincrono
always_ff @(posedge clk, posedge reset)
if (reset) q <= l'b0;
else q <= d;
endmodule</pre>
```

Figura 5 Flopr - Modelo duv

### 2.5 Simulação

Após iniciarmos a simulação e testarmos os tempos mínimos de clock para o modulo funcionar sem erros, chegamos aos seguintes resultados:

```
# Iniciando Testbench
# | CLK | RST | D | Q |
# ------
# | 0 | 1 | 0 | 0 | 0 | 0K
# | 1 | 1 | 1 | 0 | 0 | 0K
# | 0 | 1 | 1 | 0 | 0 | 0K
# | 1 | 1 | 1 | 1 | 0 | 0K
# | 1 | 1 | 1 | 1 | 0 | 0K
# | 0 | 0 | 1 | 1 | 0 | 0K
# | 1 | 0 | 0 | 1 | 1 | 0K
# | 1 | 0 | 0 | 0 | 1 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0K
# | 1 | 0 | 0 | 0K
# | 1 | 0 | 0K
# | 1 | 0 | 0 | 0K
# | 1 | 0K
```

Figura 6 Flopr - Transcript da simulação RTL




Figura 7 Flopr - Sinais de entrada e saída

# 3 Flopenr

Abaixo podemos ver o diagrama de blocos de um Flop com reset assincrono e eneble. É valido notar que a imagem ilustra um flopenr com 4 bits de entrada/saída da dados, porém o modulo que vai ser criado aqui é de apenas 1 bit de entrada/saída de dados.




Figura 8 Flopenr - Diagrama de blocos

# 3.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors

```
//Determina a saida de acordo com as entradas
for(int i = 0; i < tamanho; i++) {
    //Se reset = 1, y = 0
    if(tabelaVerdade[i][1] == 1) {
        tabelaVerdade[i][4] = 0;
    }
    //Se en = 1, y = d;
    if(tabelaVerdade[i][2] == 1) {
        tabelaVerdade[i][4] = tabelaVerdade[i][3];
    }
}</pre>
```

Figura 9 Flopenr - Goldem Model

#### 3.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Da esquerda para a direita temos clock, reset, enable, dado e saída. Cada entrada/saída possui apenas um bit de tamanho.



Figura 10 Flopenr - Goldem vectors

### 3.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o modulo flopenr. Ao iniciar damos um pulso no reset para que a saída saia do estado indeterminado "X". Para o flopenr, o tempo mínimo de clock encontrado necessário para o modulo funcionar perfeitamente foi de 6000ps.

```
1
     `timescale lns/100ps
      module flopenr tb;
 3
     int counter, errors, aux_error;
     logic clk,rst;
     logic clk2, rst2;
     logic d;
     logic en;
     logic q, q esperado;
10
     logic [4:0]vectors[16];
    flopenr dut(clk2, rst2, en, d, q);
11
12
13 = initial begin
        $display("Iniciando Testbench");
14
15
        $display("| CLK | RST | EN | D | Q |");
        $display("----");
16
        $readmemb("flopenr_tv.tv", vectors);
17
        counter=0; errors=0;
18
        rst = 1:
19
        #12;
20
        rst = 0;
21
22
    end
23
24
     alwavs
25
        begin
26
         clk=1; #6;
27
         clk=0: #6:
28
         end
29
30
    always @(posedge clk)
31
        if(~rst)
32
   begin
33
           {clk2,rst2,en,d,q_esperado} = vectors[counter];
34
35
36
    always @(negedge clk) //Sempre (que o clock descer)
37
38
   П
           begin
              aux error = errors;
39
              assert (q === q_esperado)
40
41
           else
42
    begin
              $display("%d linha , sa�da = %b, (%b esperado)",counter+1, q, q_esperado);
43
44
              errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
45
46
47
            if(aux error === errors)
48
               $display("| %b | %b | %b | %b | %b | 0K", clk2, rst2, en, d, q);
49
50
               $display("| %b | %b | %b | %b | ERROR", clk2, rst2, en, d, q);
51
52
              counter++; //Incrementa contador dos vertores de teste
53
54
               if(counter == $size(vectors)) //Quando os vetores de teste acabarem
                 $display("Testes Efetuados = %0d", counter);
                  $display("Erros Encontrados = %0d", errors);
58
59
                 $stop;
60
61
62
            end
63
       endmodule
64
```

Figura 11 Flopenr - Testbench

### 3.4 Modelo duv

Para o modulo flopenr temos como entrada clock, reset, enable, dado e como saída apenas o Q. Como se trata de um flopenr assíncrono, o reset também vai ser parâmetro para o *aways* que irá mudar o valor da saída caso o ele mude (independente do clock). Abaixo podemos ver o comportamento completo do módulo.

```
module flopenr(input logic clk, input logic reset, input logic en, input logic d, output logic q);

//Reset Assincrono
always @(posedge clk, posedge reset)
if (reset) q <= 1'b0;
else if (en) q <= d;
endmodule</pre>
```

Figura 12 Flopenr - Modelo duv

# 3.5 Simulação

Após iniciarmos a simulação e testarmos os tempos mínimos de clock para o modulo funcionar sem erros, chegamos aos seguintes resultados:

```
# Iniciando Testbench
 | CLK | RST | EN | D | Q |
 | 0 | 1 | 0 | 0 | 0 | OK
   1 | 1 | 0 | 0 | 0 | 0 | 0 |
 -1
 | 0 | 1 | 1 | 0 | 0 | OK
   1 | 1 | 1 | 0 | 0 | 0 |
   0 | 1 | 0 | 1 | 0 | OK
   1 | 1 | 0 | 1 | 0 | 0K
   0 | 1 | 1 | 1 | 0 | OK
     | 1 | 1 | 1 | 0 | OK
     | 0 | 0 | 0 | 0 | 0K
     | 0 | 0 | 0 | 0 | 0K
     | 0 | 1 | 0 | 0 | OK
     | 0 | 1 | 0 | 0 | OK
   0 | 0 | 0 | 1 | 0 | OK
   1 | 0 | 0 | 1 | 0 | OK
 | 0 | 0 | 1 | 1 | 0 | OK
 | 1 | 0 | 1 | 1 | 1 | OK
# Testes Efetuados = 16
# Erros Encontrados = 0
```

Figura 13 Flopenr - Transcript da simulação RTL




Figura 14 Flopenr - Sinais de entrada e saída

# 4 Mux 2:1

Abaixo podemos ver o diagrama de blocos de um multiplexador de duas entradas. É valido notar que a imagem ilustra um mux 2:1 com 4 bits em cada entrada (d0 e d1) e 4

bits na saída Y, porém o modulo que vai ser criado aqui é de apenas 1 bit para as entradas/saída.




Figura 15 Mux2 - Diagrama de blocos

### 4.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
//Cris was tables com todas as massibilidades
for(int i = 0; i < tamanho; i++) {
    aux = i*2;
    tabelaVerdade[i][2] = aux;
    aux = (i/2)*2;
    tabelaVerdade[i][1] = aux;
    aux = (i/4)*2;
    tabelaVerdade[i][0] = aux;
}

//Datantina a saida da acordo com as antradas
for(int i = 0; i < tamanho; i++) {
    //Se s=0, y=d0
    if(tabelaVerdade[i][2] == 0) {
        tabelaVerdade[i][3] = tabelaVerdade[i][0];
    }
    //Se s = 1, y=d1
    else if(tabelaVerdade[i][2] == 1) {
        tabelaVerdade[i][3] = tabelaVerdade[i][1];
    }
}</pre>
```

Figura 16 Mux2 - Goldem model

# 4.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Da esquerda para a direita temos d0, d1, s, e y. Cada entrada/saída possui apenas um bit de tamanho.




Figura 17 Mux2 - Goldem vectors

# 4.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o modulo mux2. O tempo mínimo de clock encontrado necessário para o modulo funcionar perfeitamente foi de 10000ps.

```
`timescale lns/100ps
     module mux2 tb;
     int counter, errors, aux_error;
     logic clk,rst;
     logic d0,d1;
     logic s;
     logic ns;
10
    logic y,y_esperado;
11
     logic [3:0]vectors[9];
12
     mux2 dut(d0, d1, s, y);
13
14
15 | initial begin
        $display("Iniciando Testbench");
16
        $display("| D0 | D1 | S | Y |");
$display("-----);
17
18
        $readmemb("mux2_tv.tv", vectors);
19
        counter=0; errors=0;
20
21
        rst = 1;
22
        #20;
        rst = 0;
23
     end
24
25
26
    □always begin
         clk=1; #10; //O clock em 1 durara 7ns
27
28
         clk=0; #10; //O clock em 0 durara 5ns
29
30
31
   always @(posedge clk) //Sempre (que o clock subir)
32
         if(~rst)
        begin
            //Atribui valores do vetor nas entradas do DUT e nos valores esperados
35
            {d0,d1,s,y esperado} = vectors[counter];
36
37
```

1

```
38
      always @(negedge clk) //Sempre (que o clock descer)
39
            if(~rst)
40
    begin
41
               aux error = errors;
42
            assert (y === y esperado)
43
44
45
    begin
46
               //Mostra mensagem de erro se a saida do DUT for diferente da saida esperada
               $display("Error: input = %b", d0);
47
48
              $display("%d OPCAO , output = %b, (%b expected)",s, y, y_esperado);
49
50
               errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
51
               end
52
            if (aux error === errors)
               $display("| %b | %b | %b | 0K", d0, d1, s, y);
53
54
            else
55
               $display("| %b | %b | %b | ERROR", d0, d1, s, y);
56
57
               counter++; //Incrementa contador dos vertores de teste
58
59
               if(counter == $size(vectors)) //Quando os vetores de teste acabarem
60 🚊
                  $display("Testes Efetuados = %0d", counter);
61
                  $display("Erros Encontrados = %0d", errors);
62
63
                  #10
64
                  $stop;
65
               end
66
67
            end
68
69
       endmodule
```

Figura 18 Mux2 - TestBench

# 4.4 Modelo duv

Para o modulo mux2 temos como entrada d0, d1 e S e como saída apenas o Y. O mux2 é feio a partir de dois módulos tristate e um inversor, onde o primeiro tristate recebe o dado d0 e o controle S invertido (~S) e o segundo tristate recebe o dado d1 e o controle S. Abaixo podemos ver o comportamento do modulo.

```
module mux2(input logic d0, d1, input logic s, output tri y);

tristate t0(d0, ns, y);
tristate t1(d1, s, y);
inversor inv(s, ns);

endmodule

note to d0, d1, input logic s, output tri y);

tristate t0(d0, ns, y);
endmodule
```

Figura 19 Mux2 - Modelo duv

# 4.5 Simulação

Após iniciarmos a simulação e testarmos os tempos mínimos de clock para o modulo funcionar sem erros, chegamos aos seguintes resultados:




Figura 20 Mux2 - Transcript da simulação RTL




Figura 21 Mux2 - Sinais de entrada e saída

# 5 Mux 4:1

Abaixo podemos ver o diagrama de blocos de um multiplexador de quatro entradas. É valido notar que a imagem ilustra um mux 4:1 com 4 bits em cada entrada (d0,d1, d2 e d3) e 4 bits na saída Y, porém o modulo que vai ser criado aqui é de apenas 1 bit para as entradas/saída.




Figura 22 Mux4 - Diagrama de blocos

# 5.1 Goldem model

Abaixo segue o trecho do código utilizado para gerar os goldem vectors.

```
//Determing a saida de acordo com as entradas
for(int i = 0; i < tamanho; i++){
    //Se s0 = 0 e s1 = 0, y = d0
    if(tabelaVerdade[i][4] == 0 && tabelaVerdade[i][5] == 0){
        tabelaVerdade[i][6] = tabelaVerdade[i][0];
    }
    //Se s0 = 1 e s1 = 0, y = d1
    if(tabelaVerdade[i][4] == 1 && tabelaVerdade[i][5] == 0){
        tabelaVerdade[i][6] = tabelaVerdade[i][1];
    }
    //Se s0 = 0 e s1 = 1, y = d2
    if(tabelaVerdade[i][4] == 0 && tabelaVerdade[i][5] == 1){
        tabelaVerdade[i][6] = tabelaVerdade[i][2];
    }
    //Se s0 = 1 e s1 = 1, y = d3
    if(tabelaVerdade[i][4] == 1 && tabelaVerdade[i][5] == 1){
        tabelaVerdade[i][6] = tabelaVerdade[i][5] == 1){
         tabelaVerdade[i][6] = tabelaVerdade[i][3];
    }
}</pre>
```

Figura 23 Mux4 - Goldem Model

## 5.2 Goldem vector

A partir do *goldem model* criado anteriormente, geramos o seguinte vetor de testes. Da esquerda para a direita temos d0, d1, d2, d3, s0, s1 e y. Cada entrada/saída possui apenas um bit de tamanho.




Figura 24 Mux4 - Goldem vectors

# 5.3 Testbench

Abaixo podemos ver o código em SystemVerilog responsável por testar o modulo mux2. O tempo mínimo de clock encontrado necessário para o modulo funcionar perfeitamente foi de 10000ps.

```
1
     `timescale lns/100ps
 3
      module mux4_tb;
      int counter, errors, aux_error;
 5
      logic clk,rst;
      logic d0, d1, d2, d3;
      logic s0;
     logic sl;
10
     logic y,y esperado;
     logic [6:0]vectors[9];
12
     mux4 dut(d0, d1, d2, d3, s0, s1, y);
14
15 = initial begin
16
         $display("Iniciando Testbench");
         $display("| D0 | D1 | D2 | D3 | S0 | S1 | Y |");
17
         $display("----
18
19
        $readmemb("mux4 tv.tv", vectors);
        counter=0; errors=0;
20
        rst = 1;
21
22
        #20:
        rst = 0:
23
     end
24
25
26
   -always begin
     clk=1; #10; //O clock em 1 dura 7ns
27
        clk=0; #10; //O clock em 0 dura 5ns
28
29
30
    always @(posedge clk) //Sempre (que o clock subir)
31
32
        if(~rst)
33   begin
34
            //Atribui valores do vetor nas entradas do DUT e nos valores esperados
35
            {d0, d1, d2, d3, s0, s1, y_esperado} = vectors[counter];
36
37
38 always @(negedge clk) //Sempre (que o clock descer)
39
          if(~rst)
40 🖃
           begin
41
              aux error = errors;
42
43
           assert (y === y_esperado)
44
45
   ≐
           begin
46
              //Mostra mensagem de erro se a saida do DUT for diferente da saida esperada
               //$display("Error: input in position %d = %b", i, d0);
47
              $display("%d OPÇÃO , output = %b, (%b expected)", s0, y, y esperado);
48
49
50
              errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
51
52
           if(aux error === errors)
53
               $display("| %b | 0K", d0, d1, d2, d3, s0, s1, y);
54
55
               $display("| %b | ERRO", d0, d1, d2, d3, s0, s1, v);
56
57
58
              counter++: //Incrementa contador dos vertores de teste
59
60
               if(counter == $size(vectors)) //Quando os vetores de teste acabarem
   Ė
61
                 $display("Testes Efetuados = %0d", counter);
62
                 $display("Erros Encontrados = %0d", errors);
63
64
                 #15
65
                 $stop;
66
               end
67
68
            end
69
70 endmodule
```

Figura 25 Mux4 - Testbench

#### 5.4 Modelo duy

Para o modulo mux4 temos como entrada d0, d1, d2, d3, s0 s1 e como saída apenas o Y. O mux4 é feio a partir de três módulos mux2, onde o primeiro mux recebe os dados d0 e d1, o controle

s0 e sai com y0. O segundo mux recebe os dados d2 e d3, o controle s0, e sai com y1. O terceiro mux recebe em sua entrada d0 o dado proveniente da saída y0 do primeiro mux e na entrada d1 o dado vindo da saída y1 do segundo mux. Ele também recebe o controle s1 e sai com o dado y.

```
module mux4(input logic d0, d1, d2, d3, input logic s0, s1, output logic y);
mux2 m1(d0, d1, s0, y0);
mux2 m2(d2, d3, s0, y1);
mux2 m3(y0, y1, s1, y);
endmodule

endmodule
```

Figura 26 Mux4 - Modelo duv

# 5.5 Simulação

Após iniciarmos a simulação e testarmos os tempos mínimos de clock para o modulo funcionar sem erros, chegamos aos seguintes resultados:

Figura 27 Mux4 - Transcript da simulação RTL




Figura 28 Mux4 - Sinais de entrada e saída