Projeto 1 - SD - 2019

Prof. Dr. Emerson Carlos Pedrino




Figura 1: Arquitetura não convencional a ser explorada no Projeto 1.

Descrição: Projetar um sistema sequencial síncrono genérico controlado por uma máquina de estados, de acordo com a Fig. 1, para processamento de imagens de entrada binárias em pipeline. A resolução espacial dessas imagens deve ser de 256x128, de um bit por pixel. Tais imagens deverão ser criadas no Matlab ou em qualquer outra linguagem, de modo a se criar um arquivo de inicialização de memória .mif. Durante o reset (rst) do sistema, a máquina de estados (número de estados igual ao número de instruções em Instr.mif +1) é inicializada, em que cada estado é responsável por configurar seu respectivo Processador (Proc_i, i=1..n), de acordo com o formato de instrução apresentado na figura. Os operadores e operandos do referido formato, bem como o hardware interno dos processadores, serão definidos pelo professor em sala de aula, conforme a aplicação pretendida. Após os estados de configuração, a máquina de estados entra em estado de execução, permitindo à arquitetura processar um pixel da imagem de entrada a cada ciclo de clk. Portanto, enquanto o pipeline estiver cheio, a taxa de pixels na saída do sistema será de um pixel/clk. Assim, se o rst do sistema não for pressionado, a máquina permanecerá para sempre no estado de execução. As imagens de saída deverão ser convertidas de .mif para qualquer formato de arquivo de imagem apropriado, para posterior visualização no Matlab, ou para VGA para visualização em um monitor de vídeo. Neste primeiro momento, a memória compartilhada também não será utilizada, devendo ser somente nas próximas aplicações.