

# Unidade Lógica e Aritmética de 8 Bits

Thiago Cordeiro de Melo<sup>1</sup>

<sup>1</sup>Escola Superior de Tecnologia - Universidade do Estado do Amazonas (UEA)  
Amazonas – AM – Brazil

tcdm.eng23@uea.edu.br

**Abstract.** *This paper presents the development of an 8-bit Arithmetic Logic Unit (ALU) implemented in Verilog. The ALU accepts two 8-bit operands and performs one of four selectable operations: addition, AND, OR, and NOT. It also provides status flags indicating result-specific conditions: carry (C), overflow (OV), zero (Z), and negative (N). A comprehensive testbench was developed to validate the functionality of all operations and input combinations. The implementation aims to demonstrate fundamental processor architecture concepts and serves as a foundation for more advanced digital systems design*

**Resumo.** *Este artigo apresenta o desenvolvimento de uma Unidade Lógica e Aritmética (ULA) de 8 bits implementada em Verilog. A ULA recebe dois operandos de 8 bits e realiza uma das quatro operações selecionáveis: soma, AND, OR e NOT. A unidade também fornece sinais de status (flags) que indicam condições específicas do resultado: carry (C), overflow (OV), zero (Z) e negativo (N). O projeto foi testado com um banco de testes abrangente que valida todas as operações e combinações de entrada. A implementação visa demonstrar conceitos fundamentais de arquitetura de processadores e serve como base para projetos mais complexos em sistemas digitais.*

## 1. Introdução

As Unidades Lógicas e Aritméticas (ULAs) representam componentes essenciais na arquitetura de processadores, sendo responsáveis por realizar operações matemáticas e lógicas fundamentais. A construção de uma ULA constitui uma etapa importante na formação acadêmica de estudantes das áreas de Engenharia da Computação e Ciências da Computação, por permitir o entendimento prático do funcionamento interno de processadores.

Neste trabalho, é apresentada a implementação de uma ULA de 8 bits utilizando a linguagem de descrição de hardware Verilog. A ULA foi projetada para realizar quatro operações básicas: soma, operação lógica AND, operação lógica OR e negação (NOT) de um dos operandos. Além do resultado da operação, a unidade também fornece quatro flags de estado: Carry (C), Overflow (OV), Zero (Z) e Negativo (N), que indicam condições específicas do resultado da operação aritmética ou lógica.

O objetivo principal deste artigo é demonstrar o funcionamento da ULA proposta, evidenciar a importância das flags na interpretação dos resultados e validar seu comportamento por meio de um testbench abrangente. A proposta é de fácil compreensão e pode ser utilizada como base para a construção de unidades mais complexas, como uma ULA com suporte a subtração, operações shift ou comparação.

## 2. Funcionamento da ULA

A Unidade Lógica e Aritmética (ULA) desenvolvida neste trabalho possui uma largura de 8 bits e opera sobre dois operandos de entrada, denominados  $a$  e  $b$ . A operação executada é determinada por duas entradas de controle,  $x$  e  $y$ , que definem qual das quatro funções será aplicada aos operandos. A Tabela 1 resume o comportamento da ULA com base na combinação das entradas de controle.

**Tabela 1. Operações da ULA 8 bits**

$x$	$y$	Operação
0	0	$a + b$ (soma aritmética)
0	1	$a \& b$ (AND bit a bit)
1	0	$a   b$ (OR bit a bit)
1	1	$\sim a$ (NOT de $a$ )

A saída principal da ULA é o vetor  $s$ , contendo o resultado da operação selecionada. Além disso, a unidade gera quatro sinais auxiliares conhecidos como flags, utilizados para sinalizar condições especiais do resultado:

**Carry (c)**: indica se houve um transbordamento no bit mais significativo durante uma operação de soma (bit 8 do somador estendido).

**Overflow (ov)**: indica se houve estouro de sinal na operação de soma com operandos em complemento de dois, ou seja, quando o resultado ultrapassa o intervalo representável com 8 bits assinados.

**Zero (z)**: indica que o resultado da operação foi igual a zero.

**Negativo (n)**: reflete o valor do bit mais significativo da saída ( $s[7]$ ), utilizado em operações com números em complemento de dois para indicar se o resultado é negativo.

Os sinais “c” e “ov” são atualizados apenas durante a operação de soma, enquanto os sinais “z” e “n” são avaliados após qualquer operação. A utilização desses flags é fundamental em arquiteturas baseadas em instruções condicionais, pois permite que o processador tome decisões com base nos resultados das operações aritméticas e lógicas.

A implementação também faz uso de um somador estendido de 9 bits internamente para a detecção precisa do sinal de Carry, além de uma expressão lógica para a detecção do Overflow, que considera os sinais dos operandos e do resultado.

## 3. Implementação em Verilog

O módulo `ula_8b` implementa uma Unidade Lógica Aritmética de 8 bits.

**Listing 1. Módulo ULA 8 Bits**

```
1 module ula_8b (  
2     input [7:0] a, b,  
3     input x, y,  
4     output reg [7:0] s,  
5     output reg c, ov, z, n  
6 );  
7  
8     wire [8:0] soma_ext;          // Para detectar carry  
9     assign soma_ext = a + b;  
10  
11     always @(a, b, x, y) begin  
12         // Operação principal  
13         case ({x, y})  
14             2'b00: s = a + b;  
15             2'b01: s = a & b;  
16             2'b10: s = a | b;  
17             2'b11: s = ~a;  
18         endcase  
19  
20         // Flags  
21         if ({x, y} == 2'b00) begin // Caso {soma}  
22             c = soma_ext[8];          // Carry  
23             out do bit 8  
24             ov = (~a[7] & ~b[7] & s[7]) | (a[7] & b[7] & ~s[7]);  
25             // Overflow  
26         end else begin  
27             c = 0;  
28             ov = 0;  
29         end  
30  
31         z = (s == 8'b0);              // Zero  
32         n = s[7];                    // Negativo (bit mais  
33         significativo)  
34     end  
35 endmodule
```

• **Entradas:**

- a [7:0]: Primeiro operando de 8 bits
- b [7:0]: Segundo operando de 8 bits
- x: Sinal de controle (bit mais significativo da seleção de operação)
- y: Sinal de controle (bit menos significativo da seleção de operação)

• **Saídas:**

- s [7:0]: Resultado da operação (8 bits)
- c: Flag de carry out
- ov: Flag de overflow
- z: Flag de zero

- n: Flag de negativo (bit de sinal)
- **Flags de Status:**
  - **Carry (c):**
    - \* Ativo apenas para operação de soma (00)
    - \* Detectado usando um bit extra: soma\_ext[8]
  - **Overflow (ov):**
    - \* Calculado apenas para operação de soma
    - \* Detecta quando o resultado excede a capacidade de representação em complemento de 2
    - \* Fórmula:  $(\tilde{a}[7] \ \& \ \tilde{b}[7] \ \& \ s[7]) \mid (a[7] \ \& \ b[7] \ \& \ \tilde{s}[7])$
  - **Zero (z):**
    - \* Ativo quando o resultado é zero (todos os bits em 0)
    - \* Calculado para todas as operações
  - **Negativo (n):**
    - \* Indica se o bit mais significativo do resultado está ativo
    - \* Útil para operações aritméticas em representação de complemento de 2

## 4. Testes da ULA

**Listing 2. Módulo para o test bench da ULA de 8 Bits**

```

1 module tb_ula_8b;
2
3     // Entradas
4     reg [7:0] a, b;
5     reg x, y;
6
7     // Saídas
8     wire [7:0] s;
9     wire c, ov, z, n;
10
11     // Instancia a ULA
12     ula_8b dut (
13         .a(a), .b(b), .x(x), .y(y),
14         .s(s), .c(c), .ov(ov), .z(z), .n(n)
15     );
16
17     // Procedimento de teste
18     initial begin
19         $display("x y |      a      b      |      s      | c ov z n");
20         $display("----+-----+-----+-----");
21
22         // Teste de soma sem overflow
23         x = 0; y = 0; a = 8'd10; b = 8'd20; #10;
24         $display("%b %b | %h %h | %h | %b %b %b %b", x, y, a,
25             b, s, c, ov, z, n);
26
27         // Teste de soma com carry e overflow (127 + 1)

```

```

27     x = 0; y = 0; a = 8'd127; b = 8'd1; #10;
28     $display("%b %b | %h %h | %h | %b %b %b %b", x, y, a,
29             b, s, c, ov, z, n);
30
31     // Teste de soma negativa com overflow (-128 + -128)
32     x = 0; y = 0; a = 8'b100000000; b = 8'b100000000; #10;
33     $display("%b %b | %b %b | %b | %b %b %b %b", x, y, a,
34             b, s, c, ov, z, n);
35
36     // Teste de soma com resultado zero (127 + -127)
37     x = 0; y = 0; a = 8'd127; b = -8'd127; #10;
38     $display("%b %b | %h %h | %h | %b %b %b %b", x, y, a,
39             b, s, c, ov, z, n);
40
41     // Teste de AND
42     x = 0; y = 1; a = 8'b11001100; b = 8'b10101010; #10;
43     $display("%b %b | %b %b | %b | %b %b %b %b", x, y, a,
44             b, s, c, ov, z, n);
45
46     // Teste de OR
47     x = 1; y = 0; a = 8'b11001100; b = 8'b10101010; #10;
48     $display("%b %b | %b %b | %b | %b %b %b %b", x, y, a,
49             b, s, c, ov, z, n);
50
51     // Teste de NOT
52     x = 1; y = 1; a = 8'b11110000; b = 8'b00000000; #10; //
53     b não importa no NOT
54     $display("%b %b | %b %b | %b | %b %b %b %b", x, y, a,
55             b, s, c, ov, z, n);
56
57     $finish;
58 end
59 endmodule

```

O testbench `tb_ula_8b` foi desenvolvido para verificar todas as funcionalidades da Unidade Lógica Aritmética, incluindo operações aritméticas e lógicas, além das flags de status. Os testes foram projetados para cobrir casos normais e casos extremos.

#### 4.1. Casos de Teste Implementados

A Tabela 2 resume os testes realizados para verificação da ULA:

**Tabela 2. Descrição dos testes realizados**

Teste	Operação	Objetivo
1	Soma simples	Verificar operação básica ( $10 + 20 = 30$ ) e flags (nenhum erro esperado)
2	Limite positivo	Testar overflow com $127 + 1$ (deve ativar flag <i>ov</i> e <i>n</i> )
3	Limite negativo	Verificar $(-128) + (-128)$ (deve ativar <i>c</i> e <i>ov</i> )
4	Resultado zero	Confirmar $127 + (-127) = 0$ (deve ativar <i>z</i> )
5	AND lógico	Testar $11001100 \& 10101010 = 10001000$ e flags
6	OR lógico	Verificar $11001100 \text{ — } 10101010 = 11101110$
7	NOT lógico	Confirmar inversão $\sim 11110000 = 00001111$

## 4.2. Detalhamento dos Testes

### 4.2.1. Teste 1: Soma básica

`x = 0; y = 0; a = 8'd10; b = 8'd20;`

Verificação inicial da operação aritmética com valores positivos pequenos. Resultado esperado:

- `s = 30 (0x1E)`
- Todas flags desativadas (`c, ov, z, n = 0`)

### 4.2.2. Teste 2: Overflow positivo

`x = 0; y = 0; a = 8'd127; b = 8'd1;`

Testa o limite superior da representação em complemento de 2:

- Resultado matemático: 128
- Resultado esperado: -128 (overflow)
- Flags ativas: `ov=1, n=1`

### 4.2.3. Teste 3: Overflow negativo

`a = 8'b10000000; b = 8'b10000000; // -128 + -128`

Verifica o limite inferior da representação:

- Resultado matemático: -256
- Resultado esperado: 0 (com carry e overflow)
- Flags ativas: `c=1, ov=1`

### 4.2.4. Teste 4: Resultado zero

`a = 8'd127; b = -8'd127;`

Importante para verificar a flag *z*:

- Resultado esperado: `s = 0`
- Flags ativas: `z=1`

#### 4.2.5. Testes 5-7: Operações lógicas

- **AND:** Verifica máscara de bits ( $11001100 \ \& \ 10101010 = 10001000$ )
- **OR:** Testa combinação de bits ( $11001100 \ | \ 10101010 = 11101110$ )
- **NOT:** Confirma inversão bit-a-bit ( $\sim 11110000 = 00001111$ )

Para todos os testes lógicos, espera-se:

- $c=0$ ,  $ov=0$
- $z$  e  $n$  conforme o resultado

#### 4.3. Verificação no ModelSim

/tb_ula_8b/a	00001010	01111111	10000000	01111111	11001100	11110000
/tb_ula_8b/b	00010100	00000001	10000000	10000001	10101010	00000000
/tb_ula_8b/x						
/tb_ula_8b/y						
/tb_ula_8b/s	00011110	10000000	00000000	10001000	11101110	00001111
/tb_ula_8b/c						
/tb_ula_8b/ov						
/tb_ula_8b/z						
/tb_ula_8b/n						

Figura 1. Verificação de cada um dos testes no ModelSim

### 5. Conclusão

O desenvolvimento e a implementação da ULA (Unidade Lógica Aritmética) de 8 bits em Verilog demonstraram um funcionamento robusto e eficiente, cumprindo com êxito os requisitos básicos de uma unidade de processamento. A ULA foi capaz de executar as quatro operações fundamentais programadas —soma aritmética, operações lógicas AND e OR, e inversão (NOT)— com precisão e confiabilidade, conforme evidenciado pelos testes realizados.

Um dos aspectos mais relevantes foi a correta implementação do sistema de flags, que garantiu a detecção de condições importantes durante as operações, como resultados negativos (flag  $n$ ), resultados zero (flag  $z$ ), overflow aritmético (flag  $ov$ ) e carry em operações de soma (flag  $c$ ). Essas flags são essenciais para a integração da ULA em sistemas mais complexos, como CPUs, onde decisões condicionais dependem desses indicadores.

Os testes realizados abrangeram desde operações simples, como a soma de dois números pequenos ( $10 + 20$ ), até casos, como o overflow positivo ( $127 + 1$ ) e negativo ( $-128 + -128$ ), bem como a verificação de resultados zero ( $127 + (-127)$ ). Em todos os cenários, a ULA respondeu conforme o esperado, validando a lógica de controle e a estrutura do projeto.

### Referências

[Souza ] Souza, P. Unidade lógico-aritmética usando a abordagem comportamental. <https://www.youtube.com/watch?v=Ynymty6-5dM>.