Centro Federal de Educação Tecnológica - CEFET-MG

Laboratório de Arquitetura e Organização de Computadores Project Base

Thiago Figueiredo Costa

20 de abril de 2017

1 Introdução

O documento a seguir descreve de forma resumida o projeto do processador nanoRisk, proposto durante as aulas de laboratório de arquitetura de computadors. O processador deve ser limitado à 8 bits, e inicialmente não deve possuir sinais de entrada ou saída e possuir programa unico gravado na memória. O programa do processador deve resolver um problema que for escolhido.

2 Programa proposto

O programa que o processador n Risk irá executar é um programa que soluciona o problema abaixo:

2.1 Problema

Um geólogo retirou uma amostra de um local onde possivelmente houve um grande deslizamento de terra, porém ele ainda tinha dúvidas quanto a isso. Ao analisar a granulometria percebeu que o material particulado não possui grande distinção, uma vez que nele possuía material pelitico, havia ainda grandes conglomerados, indicando vir de condições hipopicnais. Ainda sem certeza, resolveu levar para o laboratório de microscopia, e ao perceber que na amostragem havia grandes presenças de Plagioclásio e Olivina , que são minerais detríticos primários instáveis, ele concluiu que estes só poderiam estar presentes ali se estivessem muito perto da área fonte e ainda percebeu que o evento era recente, uma vez que estes minerais não sofreram retrabalhamento e se alteraram para minerais secundários.

Considerando a massa molar do cálcio, alumínio, silício, oxigênio como respectivamente 40, 26, 28, 16 e $\hat{v} = \{300,150,666,357,220,480,276,666\}$

a) Para fazer o cálculo daquela reserva, este geólogo precisa de calcular a massa molar do plagioclásio, sabendo a fórmula química no mineral é ${\rm CaAl_2Si_2O_8}$, qual a massa molar do plagioclásio?

b) Uma estagiária distraida do 7° periodo de geologia misturou as amostras trituradas, tendo apenas o vetor \hat{v} com a massa molar de cada uma ajude o géologo a achar a amostra de plagioclásio indicando a posição dela no vetor.

2.2 Solução

Multiplicando o índice do átomo pela sua massa molar e somando com o resultado dos outros átomos se obtém a massa molar da molécula como abaixo: $40+2\times26+2\times28+8\times16=276$

E pesquisando um a um no vetor \hat{v} achamos esse valor na 7^a posição do vetor.

2.3 Codigo em MIPS

Para analisar melhor o programa ele foi implementado usando a arquitetura mips, foram usadas as funções la, lw, jal, addi, add, slt, beq, sub, j, li e jr. E foram usados os registradores s0, s1, t0, t1, t2, t3, t4, a0, a1, v0, ra.

```
.data
          . word 300,150,666,357,220,480,276,666
                                                        #v array size 8
v:
nCa:
          . word
nAl:
          . word 2
nSi:
          . word 2
nO:
          . word 8
mCa:
         . word 40
mAl:
         . word 26
          .word 28
mSi:
mO:
          . word 16
```

```
. text
#main func
main:
la $t0, nCa
la $t1, mCa
lw $a0, 0($t0)
lw $a1, 0($t1)
jal mult
addi $s0,$v0,0
la $t0, nAl
la $t1, mAl
lw $a0, 0($t0)
lw $a1, 0($t1)
jal mult
add $s0,$v0,$s0
la $t0, nSi
la $t1, mSi
lw $a0, 0($t0)
lw $a1, 0($t1)
jal mult
add \$s0,\$v0,\$s0
la $t0, nO
la $t1, mO
lw $a0, 0($t0)
lw \$a1, 0(\$t1)
jal mult
add $s0,$v0,$s0
                          #massa molar de CaAl2Si2O8
li $t2, 8
                          #vector size
li $t1, 0
la $t3, v
mainloop:
slt $t0, $t1, $t2
                          \#if(t1 < t2) t0 = true else t0 = false
beq $t0, $zero, mainend
add $t4, $t1, $t1
                          \#t1*2
add $t4, $t4, $t4
                          \#t4*2
add $t4, $t3, $t4
                          \#t4+base
lw $t4, 0($t4)
                          \#vector at i value
sub $t4, $t4, $s0
addi $t1, $t1, 1
addi $s1, $t1,0
                          #posicao do plagioclasio(primeira posicao e 1)
beq $zero, $t4, mainend
j mainloop
mainend:
     $v0, 10
                          # system call for exit
li
syscall
                          # we are out of here.
\#mult\ func(a*b=c)
mult:
slt $t0, $a0, $a1
                          \#if(a0 < a1) t0 = true else t0 = false
beq $t0, $zero, multp2
```

```
\mathbf{addi} \ \$t0 \ , \ \$a0 \ , \ 0
                                \#a0\ lower
addi $t1, $a1,0
j multp3
                                 \#a1\ lower
multp2:
addi $t0, $a1, 0
addi $t1, $a0,0
                                 \#t0 < t1
multp3:
1i $t2, 0
li $v0, 0
multloop:
slt $t3, $t2, $t0
beq $t3, $zero, multend
add $v0, $v0, $t1
                                \#if(t2 < t0) t3 = true else t3 = false
addi $t2, $t2, 1
\mathbf{j} multloop
multend:
jr $ra
```

3 Registradores

Para pensar nas intruções e no formato delas foi necessário fazer um esboço dos registradores nos quais as funções iriam trabalhar e na quantidade deles. Por isso foram pensados 16 registradores endereçados e 1 não endereçado que podem ser representados com 4 bits.

• Zero Valor constante zero, representação \$zero, \$0. ID=0.

• Flag

Registrador que armazena as flags e interrupts, como é 8 bits, pode armazenar até 8 flags, representação \$flag, \$flg. ID=1;

Tabela 1: Flags do nanoRisl	Tabela	1:	Flags	do	nanoRisl
-----------------------------	--------	----	-------	----	----------

Descrição
Descrição
o uma operação com numero tem overflow positivo
esse bit é definido como 1
o uma operação com numero tem overflow negativo
esse bit é definido como 1
-
-
-
Flag usada para leitura de dados(e.g. switch)
Flag usada para escrita de dados(e.g. leds)
dor pode usar esse bit para definir uma flag customizada
Sai da instrução sleep se diferente de zero

• nano Temporary

Registrador temporário usado para instruções interpretadas e calculos temporários, pode ser usado pelo programador sob o risco de ser sobrescrito caso seja chamada uma instrução interpretada ou função que usa ele, representação \$nt, \$nT. ID=2.

• Stack Pointer

Registrador com o endereço da pilha, representação \$sp. ID=3.

• Return address

Registrador com o endereço de retorno, representação \$ra. ID=4.

• Return value(x2)

Registradores de retorno que podem ser usados também como output, representação \$v0,\$v1. ID=5,6.

• Arguments(x4)

Registradores de argumento que podem ser usados também como input, representação \$a0,\$a1,\$a2,\$a3. ID=7,8,9,10.

• Saved Value(x4)

Registradores com valores que podem ser usador pelo programador, representação \$s0,\$s1,\$s2,\$s3. ID=11,12,13,14.

- Base Pointer Registrador com o endereço base, representação \$bp. ID=15.
- Next Registrador com o proximo endereço de execução do programa, representação \$nxt. ID=Não endereçado.

4 Conjunto de Instruções

Foram definidas 32 instruções, porém 16 delas são interpretadas, então o processador executa 16 instruções que podem ser representadas com 4 bits.

4.1 Instruções

4.1.1 Controle de fluxo

• Sleep

Instrução que mantem o registrador que aponta para a proxima instrução (\$nxt) nessa linha, ou seja, ele não faz nada. O nRisk deve também bloquear leitura e escrita na memória. Isso continuará acontecendo até que haja uma interrupção. A sintaxe assembly é "slp \$r", onde \$r é o registrador responsável pela interrupção do evento, \$r será definido como \$zero. Pode ser escrito como "slp", assim \$r será o registrador padrão para flags e interrupções (\$flg). Se \$r for zero ele continua o programa. Pode ser usado para finalizar o programa.

• Branch register on equal

Vai para uma parte do programa se os registradores forem iguais. A sintaxe assembly é "brq \$r1, \$r2, \$addr", if(\$r1==\$r2) goto \$addr.

• Branch register on flag

Se uma flag estiver ativa no registrador usalmente de flag \$flg ele desativa a flag e vai para a posição. A sintaxe assembly é "brf \$flg, \$r1, \$addr", if(flg&r1>0) \$flg-\$r1 \rightarrow goto \$addr.

• Branch on equal

Vai para uma parte do programa se os registradores forem iguais. A sintaxe assembly é "beq \$r1, \$r2, addr", if(r1==r2) goto addr. Precisa ser interpretada como "lc \$nt, addr" r "brq \$r1, \$r2, \$nt"

• Branch on flag

Se uma flag estiver ativa no registrador usalmente de flag \$flg ele desativa a flag e vai para a posição. A sintaxe assembly é "bof \$flg, \$r1, addr", if(flg&r1>0) \$flg-\$r1gl1>00 addr. Precisa ser interpretada como "lc \$nt, addr"fl1>00 "brf \$r1, \$r2, \$nt"

• Jump register

Vai para uma parte do programa que está em um registrador e grava no registrador \$nt a proxima instrução antes do desvio. A sintaxe assembly é "jr \$r", goto \$r.

Jump

Vai para uma parte do programa. A sintaxe assembly é "j addr", goto addr. Pode ser interpretado como "lc \$nt, addr"→ "jr \$nt".

Jump and link

Vai para uma parte do programa e define o registrador de retorno (\$ra) como a proxima instrução antes do desvio. A sintaxe assembly é "jal addr", \$ra=\$nxt → goto addr. Pode ser interpretado como "lc \$nt, addr"→ "jr \$nt"→ "add \$ra, \$nt, \$0"

• Jump register and link

Vai para uma parte do programa que está em um registrador e define o registrador de retorno (\$ra) como a proxima instrução antes do desvio. A sintaxe assembly é "jrl \$r", \$ra=\$nxt \rightarrow goto \$r. Pode ser interpretado como "jr \$r" \rightarrow " "add \$ra, \$nt, \$0"

4.1.2 Transferência de dados

Load Address

Carrega o enderereço da memória RAM de uma variável declarada no programa. A sintaxe assembly é "la \$r, var", o endereço de var é gravado em \$r.

• Load Constant

Carrega no registrador um valor pré-definido. A sintaxe assembly é "lc \$r, value", value é gravado em \$r.

• Load Word

Carrega o conteudo da memória RAM que está em um determinado endereço. A sintaxe assembly é "lw \$r, offset(\$a)", o valor do endereço de \$a+offset é gravado em \$r. Ou "lw \$r, \$a"nesse caso offset é tido como zero.

• Store Word

Salva um conteudo de um registrador em um endereço da memória RAM. A sintaxe assembly é "sw \$r, offset(\$a)", o valor de \$r é gravado no endereço \$a+offset. Ou "sw \$r, \$a"nesse caso offset é tido como zero.

• Move

Move um valor de um registrador para outro. A sintaxe assembly é "mov \$d, \$r", \$d:=\$r ao invés de fazer um circuito para essa instrução, ela pode ser interpretada pelo montador como "add \$d, \$r, \$zero".

Push

Adiciona um valor contido em um registrador na pilha padrão(\$sp). A sintaxe assembly é "push \$r", essa instrução é interpretada como "lc \$nt, ∓ 1 " \to " add \$sp, \$sp, \$nt" \to " sw \$r, 0(\$sp)". (Repare o simbolo \mp , ele foi usado pois ainda nao foi decidido se a pilha funcionará com incremento ou decremento)

Pop

Remove um valor na pilha padrão(\$sp) e salva ele em um registrador. A sintaxe assembly é "pop \$r", essa instrução é interpretada como "lw \$r, 0(\$sp)" \rightarrow "lc \$nt, ± 1 " \rightarrow "add \$sp, \$sp, \$nt". (Repare o simbolo \pm , ele foi usado pois ainda nao foi decidido se a pilha funcionará com incremento ou decremento)

4.1.3 Aritméticas

Add

Soma o valor de dois registradores e salva em outro. Provavelmente zerar

as flags de overflow antes de somar para evitar lixo. A sintaxe assembly é "add \$d, \$r1, \$r2", \$d:=\$r1+\$r2

• Subtract

Subtrai o valor de dois registradores e salva em outro. Provavelmente zerar as flags de overflow antes de somar para evitar lixo. A sintaxe assembly é "sub \$d, \$r1, \$r2", \$d:=\$r1-\$r2

• Add Constant

4.1.4 Lógicas

And

Faz a operação lógica and(&) entre dois registradores e salva em um terceiro o resultado. A sintaxe assembly é "and \$d, \$r1, \$r2", \$d:=\$r1&\$r2.

Or

Faz a operação lógica or(|) entre dois registradores e salva em um terceiro o resultado. A sintaxe assembly é "or \$d, \$r1, \$r2", \$d:=\$r1|\$r2.

• Nor

Faz a operação lógica nor(~(|)) entre registradores e salva em outro o resultado. A sintaxe assembly é "nor \$d, \$r1, \$r2", \$d:= ~(\$r1| \$r2).

• Not

Faz a operação lógica not(~) em um registrador e salva em outro o resultado. A sintaxe assembly é "not \$d, \$r1", \$d:=~\$r1, pode ser interpretada como "nor \$d, \$r1, \$zero".

• Set on less than

Define o registrador de saída como 0xFF se o valor primeiro registrador for menor que o segundo, caso contrário a saída é 0x00. A sintaxe assembly é "slt \$d, \$r1, \$r2", if(\$r1<\$r2) \$d:=1 else \$d:=0.

• And constant

Faz a operação lógica and (&) entre um registrador e uma constante e salva em outro registrador resultado. A sintaxe assembly é "and c \$d, \$r, value", \$d:=\$r&value. Pode ser interpretado como "lc \$nt, value" \rightarrow "and \$d, \$r, \$nt".

• Or constant

Faz a operação lógica or(|) entre um registrador e uma constante e salva em outro registrador resultado. A sintaxe assembly é "orc \$d, \$r, value", \$d:=\$r|value. Pode ser interpretado como "lc \$nt, value" \rightarrow "or \$d, \$r, \$nt".

Nor constant

Faz a operação lógica $\operatorname{nor}(\tilde{\ }(|))$ entre um registrador e uma constante e salva em outro registrador resultado. A sintaxe assembly é "norc \$d, \$r, value", \$d:= $\tilde{\ }(r)$ (\$r|value). Pode ser interpretado como "lc \$nt, value" \to "nor \$d, \$r, \$nt".

• Set on less than constant

Define o registrador de saída como 1 se o valor primeiro registrador for menor que uma constante, caso contrário a saída é 0. A sintaxe assembly é "sltc \$d, \$r, value", if(\$r<value) \$d:=1 else \$d:=0. Pode ser interpretado como "lc \$nt, value" \rightarrow "slt \$d, \$r, \$nt".

4.1.5 Deslocamento de bit

• Shift right

Desloca para a direita os bits de um registrador n vezes, onde n é o valor de outro registrador e salva o valor em um terceiro. A sintaxe assembly é "sr \$d, \$r1, \$r2", \$d:=\$r1>>\$r2.

• Shift left

Desloca para a esquerda os bits de um registrador n vezes, onde n é o valor de outro registrador e salva o valor em um terceiro. A sintaxe assembly é "sl d, r1, r2", d:=r1<<r2.

• Shift right constant

Desloca para a direita os bits de um registrador n vezes, onde n é o valor de uma constante e salva o valor em outro registrador. A sintaxe assembly é "src \$d, \$r, value", \$d:=\$r>>value. Pode ser interpretado como "lc \$nt, value" \rightarrow "sl \$d, \$r, \$nt".

• Shift left constant

Desloca para a esquerda os bits de um registrador n vezes, onde n é o valor de uma constante e salva o valor em outro registrador. A sintaxe assembly é "slc \$d, \$r, value", \$d:=\$r<<value. Pode ser interpretado como "lc \$nt, value" \rightarrow "sr \$d, \$r, \$nt".

4.1.6 ID de instrução

Os códigos em binário de cada instrução que foi definido.

- $nRisk_slp="0000"0$
- nRisk_brq="0001"1
- nRisk_brf="0010"2
- \bullet nRisk_add="0011"3
- nRisk_sub="0100"4
- nRisk_and="0101"5

- $nRisk_or = "0110"6$
- $nRisk_nor="0111"7$
- nRisk_slt="1000"8
- $nRisk_sr = "1001"9$
- $nRisk_sl = "1010"10$
- $nRisk_jr = "1011"11$
- $nRisk_la = "1100"12$
- $nRisk_lc = "1101"13$
- $nRisk_lw = "1110"14$
- nRisk_sw ="1111"15

4.2 Formato

Considerando que a memória tem 256 posições podemos endereçá la com 8 bits, isso pode ser ruim, com uma memoria tão pequena, talvez será necessário fazer duas memórias de 256 bytes(ja que a memoria armazena 8 bits), uma memória para instruções e outra para dados. Os registradores precisam de 4 bits para endereço e as instruções também. Então será necessário dois bytes por instrução. E os formatos são como os abaixo. Os registradores ficam na ordem da sintaxe assembly.

4.2.1 Formato Single

		Tabela 2: Fo	ormato S		
Bits	Nome	Tamanho	Descrição		
1 ○ Byte					
7:4	Instrução	4b	Código da instrução		
3:0	\$r1	4b	Endereço do registrador		

Funções que usam esse formato(x2): sleep, jump register.

4.2.2 Formato Jump

Tabela 3: Formato J

10000 9. 10111000 9						
Bits	Nome	Tamanho	Descrição			
10 Byte						
7:4	Instrução	4b	Código da instrução			
3:0	r1	4b	Endereço do registrador			
20 Byte						
7:0	Constante	8b	Se for diferente de zero contém o endereço para ir,			
campo usado para evitar a interpretação da função jump						

Funções que usam esse formato: jump, jump register. É possível ver que jump register pode ter dois formatos, isso ocorre por que na verdade, o formato jump foi criado para aproveitar o byte extra que fica vazio no formato single, com o baixo custo de não poder usar jump para o endereço 0, problema. que pode ser resolvida pelo montador substituindo esse caso por com "jr \$zero". Outra alternativa para evitar esse desperdicio é fazer com que só se busque o segundo byte de instrução caso seja uma operação diferente, mas isso pode complicar mais o hardware.

4.2.3 Formato Three Registers

Bits

7:4

3:0

7:4

3:0

Tabela 4: Formato 3R Nome Tamanho Descrição 1∘ Byte Instrução 4b Código da instrução Endereço do registrador 1 r14b20 Byte \$r2 4b Endereço do registrador 2 \$r3 4b Endereço do registrador 3

Funções que usam esse formato(x10): branch register on equal, branch register on flag, add, subtract, and, or, nor, set on less than, shift right, shift left.

4.2.4 Formato Memory

Tabela 5: Formato M Bits Nome Tamanho Descrição 1∘ Byte 7:4 4b Código da instrução Instrução 4b Endereço do registrador 13:0r120 Byte \$r2 Endereço do registrador 2 7:4 4b 3:0 Offset 4b Valor a ser somado em \$r2 Funções que usam esse formato(x2): load word, store word.

4.2.5 Formato Constant

Tabela 6: Formato C							
Bits	Nome	Nome Tamanho Descrição					
10 Byte							
7:4	Instrução	4b	Código da instrução				
3:0	r	4b	Endereço do registrador				
7:0	Constante	8b	Endereço ou constante				

Funções que usam esse formato(x2): load constant, load address.

5 Código nanoRisk

Para se ter ideia de como seria o código após propor a arquitetura e para começar a pensar em como tratar os problemas como overflow, foi feito um esboço do código do programa em nanoRisk.

```
. data
\#v:
                                      357,
                                              220,
                                                      480,
                                                              276,
         .word 300, 150,
                               666,
            #OVERFLOW
666
#v array size 16 with 8 elements
\#positive\ overflow(simple)(signed)
         . word 2,44, 1,22, 5,26,
                                      2,101, 1,92,
                                                      3,96, 2,20, 5,26
#nagative overflow (2 overflow flags ou overflow e menor que zero)(unsigned)
         . word 1,44, 0,150, 2,154, 1,101, 0,220, 1,224, 1,20, 2,154
nCa:
         . word 1
nCa:
         . word 1
nAl:
         . word 2
nSi:
         . word 2
nO:
         . word 8
mCa:
         . word 40
         word 26
mAl:
mSi:
         . word 28
mO:
         . word 16
.\,\mathrm{text}
#main func
main:
la $a0, nCa
la $a1, mCa
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
mov $s0,$v0
mov $s1,$v1
la $a0, nAl
la $a1, mAl
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
\mathbf{add} \ \$s0 \ , \$v0 \ , \$s0
add $s1,$v1,$s1
la $a0, nSi
la $a1, mSi
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
add $s0,$v0,$s0
add \$s1, \$v1, \$s1
la $a0, nO
la $a1, mO
lw $a0, 0($a0)
```

```
lw $a1, 0($a1)
jal mult
add $s1,$v1,$s1
                           #+sig massa molar de CaAl2Si2O8
add \$s0, \$v0, \$s0
                           #-sig massa molar de CaAl2Si2O8
lc $s2, 0
la $s3, v
mainloop:
sltc $nt, $s2, 8
                           \#if(s2 < 8) nt = true else nt = false
beq $nt, $0, mainend
                          #usado nt pois e temporario
push $s2
push $s3
lw \$s2 , 0(\$s3)
                 #vector at i value
lw \$s3, 1(\$s3)
                 \#vector at i value
sub $s2,$s1,$s2
                          \#mais significativo
sub $s3,$s0,$s3
                          \#menos\ significativo
add $nt,$s2,$s3
pop $s3
pop $s2
\mathbf{beq} \ \$0, \$nt, mainend \#igual
addc \$s2, \$s2, 1
addc $s3,$s3,2 #nao ha alinhamento de memoria
j mainloop
mainend:
addc \$s2, \$s2, 1
                                    #posicao do plagioclasio(primeira posicao e 1)
_{\rm slp}
                           # we are out of here.
\#mult\ func(a*b=c)
mult:
push $s0
push $s1
slt $s0, $a0, $a1
                           \#if(a0 < a1) t0 = true else t0 = false
beq \$s0, \$0, multp2
mov \$s0, \$a0 \#a0 lower
mov $s1, $a1
j multp3
                           \#a1 lower
multp2:
mov \$s0, \$a1 \#a0 lower
mov $s1, $a0
                           \#always s0 < s1
multp3:
lc $v0, 0
lc $v1, 0
multloop:
{f sltc} $nt, $s0, 0 #if(s\theta < \theta) nt=true else nt=false
not $nt, $nt
beq $nt, $zero, multend
add $v0, $v0, $s1
lc $a0, 2
                  \#overflow\ negative
addc \$s0 , \$s0 , -1
bof $flg, $a0, multoverflow
j multloop
```

```
multend:
pop $s1
pop $s0
jr $ra
multoverflow:
addc $v1, $v1, 1
j multloop
```

6 Codigo binário em nanoRisk

O código foi gerado através do compilador, o codigo pode ser visto com quebras de linha abrindo o arquivo "compiled"em um editor de texto. $00010000\ 00011100\ 00011010\ 00101000\ 00001000\ 00000010\ 00000010\ 00000001$ $00110100\ 00100000\ 00111011\ 01011011\ 00111100\ 01101100\ 11000111\ 00010011$ $10110010\ 00000000\ 00110100\ 00100000\ 00111011\ 01011011\ 00111100\ 01101100$ 11000111 00010100 11001000 00011000 11100111 00000111 11101000 00001000 11111110 00000011 11101101 00001110 11101110 00011110 01001101 11001101 $11010010\ 10000100\ 00010000\ 00100010\ 11010010\ 00000001\ 00111101\ 11010010$ $00111101\ 11010010\ 00000001\ 00000000\ 11010010\ 00000001\ 01000011\ 00110010$ $11111011\ 00000011\ 11010010\ 00000001\ 01000011\ 00110010\ 11111100\ 00000011$ $01110010\ 00100000\ 11010010\ 11000010\ 00010010\ 00000010\ 00110101\ 01011100$ $10110100\ 00000000\ 11010010\ 00000001\ 00110110\ 01100010\ 10110000\ 10110101$

7 Compilador (nrc)

O código do compilador desenvolvido para o nanoRisk se encontra abaixo: O código de maquina das variáveis(a partir de ".data") está sendo endereçado serapadamente o que pede uma memória separada para dados e instruções, e o segmento de dados está sendo incluso no código de máquina mas a forma como isso aconece pode mudar para que fique melhor no código/hardware. O segmento de dados está sendo incluso no código de maquina após 8 bits que dizem seu tamanho, deve ser copiado para a memória de dados enquanto o resto vai para a memória de instruções.

```
#include <iostream>
2 #include <bitset>
3 #include <algorithm>
4 #include <fstream>
5 #include <sstream>
6 #include <string>
7 #include <vector>
8 #include <map>
10 using namespace std;
11
string output = "a.out";
13 string input;
14 map < string , int > addresses;
15
int nRisk_StackSigal=-1;
17 //funcs
string nRisk_slp="0000";
string nRisk_brq="0001";
20 string nRisk_brf="0010";
string nRisk_add="0011";
string nRisk_sub="0100";
string nRisk_and="0101";
string nRisk_or ="0110";
25 string nRisk_nor="0111";
26 string nRisk_slt="1000";
string nRisk_sr ="1001";
28 string nRisk_sl ="1010";
string nRisk_jr ="1011";
30 string nRisk_la ="1100";
31 string nRisk_lc ="1101";
32 string nRisk_lw ="1110";
33 string nRisk_sw ="1111";
34 //regs
35 string nRisk_zro="0000";
36 string nRisk_flg="0001";
37 string nRisk_nt = "0010";
38 string nRisk_sp ="0011";
39 string nRisk_ra ="0100";
40 string nRisk_v0 = "0101":
41 string nRisk_v1 ="0110";
42 string nRisk_a0 = "0111";
43 string nRisk_a1 ="1000";
44 string nRisk_a2 ="1001";
45 string nRisk_a3 ="1010";
46 string nRisk_s0 ="1011";
47 string nRisk_s1 ="1100";
48 string nRisk_s2 ="1101";
49 string nRisk_s3 ="1110";
50 string nRisk_bp ="1111";
```

```
51
52 void error(string str){
        cout << "error - "<<str << "." << endl;</pre>
53
54 }
55
56 struct nanoArg{
       string arg;
       bool isRegister;
58
59
       int pos;
60
       bool err=false;
61 };
62
63 int strToInt(string str){
       stringstream ss;
64
       ss.str(str);
66
       int out;
       ss>>out:
67
68
       return out;
69 }
70
71 bool isValidChar(char c){
       return c=='$'||(c>=48&&c<=57)||(c>=65&&c<=90)||(c>=97&&c<=122);
72
73 }
74
75 bool isBinary(string str){
       for(int i=0;i<str.size();i++){</pre>
           if(str[i]!='0'&&str[i]!='1'){
77
78
                return false;
79
80
       return true;
82 }
83 nanoArg getArgFrom(string str, int from){
       nanoArg out;
       int start=-1;
85
       for(int j=from;j<=str.size();j++){</pre>
86
           if (start <0&&isValidChar(str[j])){</pre>
                start=j;
88
89
           }else if(start>=0){
                if(str[j]==','||str[j]=='\0'||str[j]=='\t'||str[j]=='('
90
                    ||str[j]==')'||str[j]==' '){
                    out.pos=j+1;
                    out.arg=str.substr(start,j-start);
92
                    out.isRegister=out.arg.find("$")!=string::npos;
93
94
                    return out;
                }
95
96
           }
97
       out.err=true;
98
       return out;
100 }
101
   string translateRegister(string arg){
       arg.erase(remove(arg.begin(), arg.end(), '$'), arg.end());//remove
102
103
       if(!arg.compare("zero")||!arg.compare("0")){
           return nRisk_zro;
104
       }else if(!arg.compare("flg")||!arg.compare("flag")){
105
           return nRisk_flg;
       }else if(!arg.compare("nt")||!arg.compare("nT")){
107
108
            return nRisk_nt;
       }else if(!arg.compare("sp")){
109
           return nRisk_sp;
110
```

```
}else if(!arg.compare("ra")){
111
           return nRisk_ra;
112
       else if(!arg.compare("v0")){
113
114
            return nRisk_v0;
       }else if(!arg.compare("v1")){
115
           return nRisk_v1;
116
       }else if(!arg.compare("a0")){
           return nRisk_a0;
118
       }else if(!arg.compare("a1")){
119
120
           return nRisk_a1;
       }else if(!arg.compare("a2")){
121
122
           return nRisk_a2;
       }else if(!arg.compare("a3")){
123
           return nRisk_a3;
124
125
       }else if(!arg.compare("s0")){
           return nRisk_s0;
126
       }else if(!arg.compare("s1")){
127
           return nRisk_s1;
128
       }else if(!arg.compare("s2")){
129
130
           return nRisk_s2;
       }else if(!arg.compare("s3")){
131
           return nRisk_s3;
132
       }else if(!arg.compare("bp")){
133
           return nRisk_bp;
134
       } else return "";
135
136
   vector < string > translateFunc(string func, string args) {
137
138
       func.erase(remove(func.begin(),func.end(),''),func.end());//
           remove spaces
       args.erase(remove(args.begin(),args.end(),''),args.end());//
139
           remove spaces
       func.erase(remove(func.begin(),func.end(),'\t'),func.end());//
140
           remove spaces
       args.erase(remove(args.begin(),args.end(),'\t'),args.end());//
           remove spaces
142
       vector<string> out;
       nanoArg arg0, arg1, arg2;
143
       string nRisk,argRegister,target0,target1,target2;
144
145
       if(!func.compare("slp")||!func.compare("sleep")){
           arg0=getArgFrom(args,0);
146
           target0="0001";
147
            if(!arg0.err){
                if(arg0.isRegister){
149
150
                    argRegister=translateRegister(arg0.arg);
151
                    if (argRegister!="")
                        target0=argRegister;
152
                    else{
153
                        error("Register \""+arg0.arg+"\" doesnt exists"
154
                            ):
155
                        return out;
                    }
156
                }
157
           }
158
           out.push_back(nRisk_slp+target0);
159
           out.push_back("00000000");
160
           return out;
161
       }else if(!func.compare("brq")||!func.compare("brf")||!func.
162
           compare("add")||!func.compare("sub")||!func.compare("and")
                 ||!func.compare("or")||!func.compare("nor")||!func.
163
                     compare("slt")||!func.compare("sr")||!func.compare
                     ("sl")){
           arg0=getArgFrom(args,0);
164
```

```
165
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
166
                return out;
167
168
            if(!arg0.isRegister){
169
                error("Arg0 for \""+func+"\" is not a register");
170
171
                return out;
172
            arg1=getArgFrom(args,arg0.pos);
173
174
            if(arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
175
176
                return out;
177
            if(!arg1.isRegister){
178
                error("Arg1 for \""+func+"\" is not a register");
179
                return out;
180
181
            arg2=getArgFrom(args,arg1.pos);
182
            if(arg2.err){
183
                error("Cannot find arg2 for \""+func+"\"");
184
                return out;
185
            }
186
            if(!arg2.isRegister){
187
                error("Arg2 for \""+func+"\" is not a register");
188
189
                return out;
190
            }
            argRegister=translateRegister(arg0.arg);
191
192
            if(argRegister == ""){
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
193
                   func+"\"");
                return out;
195
            target0=argRegister;
196
            argRegister=translateRegister(arg1.arg);
            if (argRegister == "") {
198
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
199
                   func+"\"");
                return out;
200
            }
201
            target1=argRegister;
202
203
            argRegister=translateRegister(arg2.arg);
            if(argRegister == ""){
204
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
205
                    func+"\"");
206
                return out;
207
            target2=argRegister;
208
209
            if (!func.compare("brq"))
210
                nRisk=nRisk_brq;
            else if(!func.compare("brf"))
212
213
                nRisk=nRisk_brf;
            else if(!func.compare("add"))
214
                nRisk=nRisk add:
215
216
            else if(!func.compare("sub"))
                nRisk=nRisk_sub;
217
            else if(!func.compare("and"))
218
                nRisk=nRisk_and;
219
            else if(!func.compare("or"))
220
221
                nRisk=nRisk_or;
            else if(!func.compare("nor"))
222
                nRisk=nRisk_nor;
223
```

```
else if(!func.compare("slt"))
224
                nRisk=nRisk_slt;
225
            else if(!func.compare("sr"))
226
227
                nRisk=nRisk_sr;
            else if(!func.compare("sl"))
228
                nRisk=nRisk_sl;
229
            out.push_back(nRisk+target0);
231
            out.push_back(target1+target2);
232
            return out;
       }else if(!func.compare("jr")){
234
235
            arg0=getArgFrom(args,0);
            if(arg0.err){
236
                error("Cannot find arg0 for \""+func+"\"");
237
                return out;
239
            if(!arg0.isRegister){
240
                error("Arg0 for \""+func+"\" is not a register");
                return out;
242
243
            argRegister=translateRegister(arg0.arg);
244
            if (argRegister == "") {
245
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
                   func+"\"");
                return out;
247
            }
            target0=argRegister;
249
250
            out.push_back(nRisk_jr+target0);
            out.push_back("00000000");
251
            return out:
252
       }else if(!func.compare("j")){//SEMI INTERPRETADA
253
            arg0=getArgFrom(args,0);
254
255
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
256
                return out;
257
258
            if(arg0.isRegister){
259
                error("Arg0 for \""+func+"\" is a register");
260
261
                return out;
262
            out.push_back(nRisk_jr+"0000");
263
            out.push_back(arg0.arg);
264
            return out;
265
       }else if(!func.compare("la")||!func.compare("lc")){
266
267
            arg0=getArgFrom(args,0);
            if(arg0.err){
268
269
                error("Cannot find arg0 for \""+func+"\"");
                return out;
270
271
            if(!arg0.isRegister){
272
                error("ArgO for \""+func+"\" is not a register");
273
274
                return out;
275
            argRegister=translateRegister(arg0.arg);
276
            if (argRegister == "") {
277
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
278
                    func+"\"");
                return out;
            }
280
281
            target0=argRegister;
            arg1=getArgFrom(args,arg0.pos);
282
            if(arg1.err){
283
```

```
error("Cannot find arg1 for \""+func+"\"");
284
                return out;
285
            }
286
287
            if(arg1.isRegister){
                error("Arg1 for \""+func+"\" is a register");
288
                return out;
289
            }
            if(!func.compare("la")){
291
                out.push_back(nRisk_la+target0);
292
                out.push_back(arg1.arg);
           }else if(!func.compare("lc")){
294
295
                if(strToInt(arg1.arg)>255){
                    error("Constant overflow, your constant should be
296
                        less than 256");
297
                    return out;
298
                out.push_back(nRisk_lc+target0);
299
                out.push_back(bitset< 8 >(strToInt(arg1.arg)).to_string
300
           }
301
           return out;
302
       }else if(!func.compare("lw")||!func.compare("sw")){
303
            arg0=getArgFrom(args,0);
            if(arg0.err){
305
                error("Cannot find arg0 for \""+func+"\"");
306
                return out;
308
309
            if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
310
                return out:
311
            argRegister=translateRegister(arg0.arg);
313
            if(argRegister == ""){
314
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
                    func+"\"");
316
                return out;
317
            }
            target0=argRegister;
318
319
            arg1=getArgFrom(args,arg0.pos);
            if(arg1.err){
320
                error("Cannot find arg1 for \""+func+"\"");
321
                return out;
322
323
            if(arg1.isRegister){
324
325
                error("Arg1 for \""+func+"\" is a register");
                return out;
326
327
            }
            arg2=getArgFrom(args, arg1.pos);
328
329
            if(arg2.err){
                error("Cannot find arg2 for \""+func+"\"");
330
                return out;
331
            }
332
            if(!arg2.isRegister){
333
                error("Arg2 for \""+func+"\" is not a register");
334
335
                return out;
336
            argRegister=translateRegister(arg2.arg);
337
            if (argRegister == "") {
338
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
339
                    func+"\"");
                return out;
340
341
```

```
target2=argRegister;
342
343
            if(!func.compare("lw"))
344
345
                nRisk=nRisk_lw;
            else if(!func.compare("sw"))
346
                nRisk=nRisk_sw;
347
            if (strToInt(arg1.arg) > 15) {
                error("Offset \""+arg1.arg+"\" for \""+func+"\" should
349
                    be less than 16");
350
                return out;
            }
351
352
            out.push_back(nRisk+target0);
            out.push_back(bitset< 4 >(strToInt(arg1.arg)).to_string()+
353
               target2);
            return out;
       }//INTERPRETADAS
355
       else if(!func.compare("addc")||!func.compare("andc")||!func.
356
            compare("orc")||!func.compare("norc")||
                !func.compare("sltc")||!func.compare("src")||!func.
357
                    compare("slc")||!func.compare("beq")||
                !func.compare("bof")){
358
359
            arg0=getArgFrom(args,0);
            if(arg0.err){
361
                error("Cannot find arg0 for \""+func+"\"");
362
363
                return out;
364
365
            if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
366
                return out:
367
            }
            arg1=getArgFrom(args,arg0.pos);
369
370
            if (arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
                return out;
372
373
            }
            if(!arg1.isRegister){
374
                error("Arg1 for \""+func+"\" is not a register");
375
376
                return out;
377
            arg2=getArgFrom(args,arg1.pos);
378
            if(arg2.err){
379
                error("Cannot find arg2 for \""+func+"\"");
380
381
                return out;
382
            if(arg2.isRegister){
383
                error("Arg2 for \""+func+"\" is a register");
384
                return out;
385
386
            argRegister=translateRegister(arg0.arg);
            if (argRegister == "") {
388
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
389
                    func+"\"");
                return out;
390
            }
391
            target0=argRegister;
392
            argRegister=translateRegister(arg1.arg);
393
            if (argRegister == "") {
394
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
395
                    func+"\"");
396
                return out;
397
```

```
398
            target1=argRegister;
            if(func.compare("beq")&&func.compare("bof"))
399
            if(strToInt(arg2.arg)>255){
400
401
                error("Constant overflow, your constant should be less
                    than 256");
                return out;
402
           }
403
            out.push_back(nRisk_lc+nRisk_nt);
404
            if(!func.compare("beq")||!func.compare("bof")){
405
                out.push_back(arg2.arg);
406
            }else{
407
                out.push_back(bitset< 8 >(strToInt(arg2.arg)).to_string
408
                    ());
409
410
            if(!func.compare("addc"))
                nRisk=nRisk_add;
411
            else if(!func.compare("andc"))
412
                nRisk=nRisk_and;
413
            else if(!func.compare("orc"))
414
415
                nRisk=nRisk_or;
            else if(!func.compare("norc"))
416
                nRisk=nRisk_nor;
417
            else if(!func.compare("sltc"))
               nRisk=nRisk_slt;
419
            else if(!func.compare("src"))
420
421
                nRisk=nRisk_sr;
            else if(!func.compare("slc"))
422
423
                nRisk=nRisk_sl;
            else if(!func.compare("beq"))
424
               nRisk=nRisk_brq;
425
            else if(!func.compare("bof"))
426
                nRisk=nRisk_brf;
427
            out.push_back(nRisk+target0);
428
            out.push_back(target1+nRisk_nt);
429
            return out;
430
       }else if(!func.compare("mov")||!func.compare("move")||!func.
431
            compare("not")){
            arg0=getArgFrom(args,0);
432
433
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
434
435
                return out;
436
           if(!arg0.isRegister){
437
                error("Arg0 for \""+func+"\" is not a register");
438
439
                return out;
440
441
            arg1=getArgFrom(args,arg0.pos);
            if(arg1.err){
442
                error("Cannot find arg1 for \""+func+"\"");
443
                return out;
444
445
           if(!arg1.isRegister){
446
                error("Arg1 for \""+func+"\" is not a register");
447
                return out:
448
449
            argRegister=translateRegister(arg0.arg);
450
            if (argRegister == "") {
451
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
452
                    func+"\"");
453
                return out;
            }
454
            target0=argRegister;
455
```

```
argRegister=translateRegister(arg1.arg);
456
            if (argRegister == ""){
457
                error("Register \""+arg1.arg+"\" doesnt exists for \""+ \mbox{\ }
458
                     func+"\"");
                return out;
459
            }
460
            target1=argRegister;
462
            if(!func.compare("mov")||!func.compare("move"))
463
                nRisk=nRisk_add;
464
            else if(!func.compare("not"))
465
466
                nRisk=nRisk_nor;
467
468
            out.push_back(nRisk+target0);
            out.push_back(target1+nRisk_zro);
470
471
            return out:
       }else if(!func.compare("jal")||!func.compare("jrl")){
473
474
            if(!func.compare("jal")){
                arg0=getArgFrom(args,0);
475
                if(arg0.err){
476
                     error("Cannot find arg0 for \""+func+"\"");
477
                     return out;
478
479
480
                if(arg0.isRegister){
                     error("Arg0 for \""+func+"\" is a register");
481
482
                     return out;
483
                target0=nRisk_nt;
484
                out.push_back(nRisk_lc+target0);
                out.push_back(arg0.arg);
486
            }else{
487
                arg0=getArgFrom(args,0);
488
489
                if (arg0.err){
                     error("Cannot find arg0 for \""+func+"\"");
490
                     return out;
491
492
493
                if(!arg0.isRegister){
                     error("Arg0 for \""+func+"\" is not a register");
494
495
                     return out;
                argRegister=translateRegister(arg0.arg);
497
                if(argRegister==""){
498
                     error("Register \""+arg0.arg+"\" doesnt exists for
\""+func+"\"");
499
500
                     return out;
                }
501
                target0=argRegister;
502
            }
            out.push_back(nRisk_jr+target0);
504
            out.push_back("00000000");
505
            out.push_back(nRisk_add+nRisk_ra);
506
            out.push_back(nRisk_nt+nRisk_zro);
507
            return out;
508
       }else if(!func.compare("push")||!func.compare("pop")){
509
            arg0=getArgFrom(args,0);
510
511
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
512
513
                return out;
514
            if(!arg0.isRegister){
515
```

```
error("Arg0 for \""+func+"\" is not a register");
516
                return out;
517
            }
518
519
            argRegister=translateRegister(arg0.arg);
            if (argRegister == "") {
520
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
521
                    func+"\"");
                return out;
522
            }
523
            target0=argRegister;
            if (nRisk_StackSigal >0) {
525
526
                if(!func.compare("push")){
527
                     //escreve soma
                    out.push_back(nRisk_sw+target0);
528
529
                     out.push_back("0000"+nRisk_sp);
                     out.push_back(nRisk_lc+nRisk_nt);
530
                     out.push_back(bitset< 8 >(1).to_string());
531
                     out.push_back(nRisk_add+nRisk_sp);
                    out.push_back(nRisk_sp+nRisk_nt);
533
                }else{
534
                    //subtrai le
535
                    out.push_back(nRisk_lc+nRisk_nt);
536
537
                     out.push_back(bitset< 8 >(1).to_string());
                     out.push_back(nRisk_sub+nRisk_sp);
538
                     out.push_back(nRisk_sp+nRisk_nt);
539
                     out.push_back(nRisk_lw+target0);
                     out.push_back("0000"+nRisk_sp);
541
542
                }
            }else{
543
                if(!func.compare("push")){
544
                     //subtrai escreve
545
                     out.push_back(nRisk_lc+nRisk_nt);
546
                     out.push_back(bitset< 8 >(1).to_string());
547
                     out.push_back(nRisk_sub+nRisk_sp);
548
                     out.push_back(nRisk_sp+nRisk_nt);
549
550
                     out.push_back(nRisk_sw+target0);
551
                    out.push_back("0000"+nRisk_sp);
                }else{
552
553
                     //le soma
                    out.push_back(nRisk_lw+target0);
554
                    out.push_back("0000"+nRisk_sp);
555
                     out.push_back(nRisk_lc+nRisk_nt);
556
                    out.push_back(bitset< 8 >(1).to_string());
557
558
                    out.push_back(nRisk_add+nRisk_sp);
559
                     out.push_back(nRisk_sp+nRisk_nt);
                }
560
561
           }
           return out;
562
       }else{
563
            error("Function \""+func+"\" doesnt exists");
564
           return out;
565
566
567
568
569
   int main(int argc, char **argv){
        if(argc<2){
570
              error("No such file or arguments");
571
572
              return -1;
573
        input=argv[1];
574
        for(int i=2;i<argc;i++){</pre>
              if (argv[i][0] == '-'&& argv[i][1] == 'o'){
576
```

```
output=argv[++i];
577
              }
578
         }
579
580
         string line;
         vector < string > code;
581
         ifstream codeFile (input);
582
         if (codeFile.is_open()){
             while (getline (codeFile,line)){
584
              code.push_back(line);
585
             codeFile.close();
587
588
         }else{
              error("Unable to reach file");
589
              return -1;
590
         }
       vector<string> machineCode;
vector<string> dataSeg;
592
593
        string dataSegSize;
594
         bool data=false;
595
596
         bool text=false;
        int commentedLines=0;
597
       for(int i=0;i<code.size();i++){</pre>
598
            if (code[i][0] == '#'||code[i][0] == '\n'){
                code.erase(code.begin()+i);
600
601
                i--:
                commentedLines++;
            }else{
603
604
                int foundAt=code[i].find("#");//size
                if (foundAt!=string::npos) {
605
                     code[i].erase(code[i].begin()+foundAt,code[i].end()
606
                         );
607
            }
608
       }
609
       int currentAddress=0;
610
611
       int currentDataAddress=0;
       int doubleDotAt;
612
       for(int i=0;i<code.size();i++){</pre>
613
            if(code[i].find(".data")!=string::npos){
614
                data=true;
615
            }else if(code[i].find(".text")!=string::npos){
616
                text=true;
617
            }else if(data&&!text){//MERGE DATA WITH MACHINE CODE
618
                doubleDotAt=code[i].find(":");//size
619
620
                if (doubleDotAt == string::npos)
                     doubleDotAt = 0;
621
622
                else{
                     string tmp=code[i].substr(0,doubleDotAt);
623
                     code[i]=code[i].substr(doubleDotAt+1);
624
                     tmp.erase(remove(tmp.begin(),tmp.end(),''),tmp.end
                         ());
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
626
                         end());
                     addresses[tmp]=currentDataAddress;
627
628
                code[i]=code[i].substr(code[i].find("."));
629
                string varType=code[i].substr(0,code[i].find(" "));
630
631
                if(!varType.compare(".word")){
                     code[i]=code[i].substr(code[i].find(" "));
632
633
                     code[i].erase(remove(code[i].begin(),code[i].end(),
                          ' '),code[i].end());//remove spaces
```

```
code[i].erase(remove(code[i].begin(),code[i].end(),
634
                          '\t'),code[i].end());//remove spaces
                     int last=0:
635
636
                     for(int j=0; j <= code[i].size(); j++){</pre>
                         if(code[i][j]==','||code[i][j]=='\0'){
637
                              dataSeg.push_back(bitset < 8 >(strToInt(code
638
                                  [i].substr(last,j-last))).to_string());
                              last=j;
639
                              currentDataAddress++;
640
                         }
641
                     }
642
                }
643
            }else if(text){
644
                doubleDotAt=code[i].find(":");//size
645
646
                if (doubleDotAt == string::npos)
                     doubleDotAt = 0;
647
648
                 elsef
                     string tmp=code[i].substr(0,doubleDotAt);
                     tmp.erase(remove(tmp.begin(),tmp.end(),' '),tmp.end
650
                         ());
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
651
                         end());
                     addresses[tmp]=currentAddress;
653
                int start=-1:
654
                for(int j=doubleDotAt;j<=code[i].size();j++){</pre>
                     if (start < 0 & & is ValidChar (code[i][j])) {</pre>
656
657
                         start=j;
                     }else if(start>=0){
658
                         if(code[i][j]==' '||code[i][j]=='\0'||code[i][j
659
                             ]=='\t'){
                              vector < string > translated = translateFunc(
660
                                  code[i].substr(start,j-start),code[i].
                                  substr(j+1));
                              if(translated.size()!=0){
661
                                  for(int t=0;t<translated.size();t++){</pre>
662
663
                                       machineCode.push_back(translated[t
                                          1):
                                       currentAddress++;
665
                              }else{
666
                                  error("Translating line ("+to_string(i+
667
                                      commentedLines)+")");
668
                                  return -1;
669
                               break;
670
671
                         }
                    }
672
                }
673
674
            }
675
676
        for(int i=1;i<machineCode.size();i+=2)</pre>
677
            if (machineCode[i].size()!=8||!isBinary(machineCode[i])){
678
679
                 if(addresses.find(machineCode[i]) == addresses.end()){
                     error("Cannot jump to \""+machineCode[i]+"\", tag
680
                         doesnt exists");
                     return -1;
                }else{
682
683
                     if (addresses[machineCode[i]]>255) {
                         error("Address overflow("+to_string(addresses[
                             machineCode[i]])+"), your code is too big")
```

```
return -1;
                     }
686
                     machineCode[i]=bitset< 8 >(addresses[machineCode[i
687
                         ]]).to_string();
                }
688
           }
689
        dataSegSize=bitset< 8 >(dataSeg.size()).to_string();
690
       machineCode.insert(machineCode.begin(), dataSegSize);
691
        for(int i=0;i<dataSeg.size();i++){</pre>
            machineCode.insert(machineCode.begin(), dataSeg[i]);
693
694
695
         ofstream machineFile (output);
         if (machineFile.is_open()){
696
             for(int i=0;i<machineCode.size();i++){</pre>
697
                 machineFile <<machineCode[i] << " ";</pre>
698
                if ((i+1) %2==0&&i+1<machineCode.size())</pre>
699
                     machineFile << endl;</pre>
700
701
             machineFile.close();
702
         }else{
703
              error("Unable to create file");
704
              return -1;
705
706
         return 0;
707
708 }
```

8 Caminho de dados

O desenho do primeiro esboço do caminho de dados pode ser visto abaixo:




Figura 1: Caminho de dados nanoRisk

Para a implementação do projeto de um processador de 8 bits com instruções que necessitam de 16 bits foi necessário adicionar dois registradores temporarios não endereçados para armazenar cada parte da instrução e dividir o clock por dois para as intruções usando um registrador de deslocamento de 1 bit(um bit sempre é um e outro sempre é zero), esse registrador de deslocamento também serve para alternar em qual registrador "ghost" será armazenado aquele pedaço de instrução. Os Bit Compacters(BitCmp) são uma porta lógica or para 8 entradas. Durante o desenvolvimento do diagrama, foi possivel observar algumas coisas desnecessárias que foram descritas no projeto, como por exemplo o registrador bp(base pointer) e a função la(load address) que poderia ser substituida pela função load constant sem problemas já que não há calculos de alinhamento.

8.1 Bits de controle

Há 9 saídas do controle, que totalizam 16 bits de cotrole. As nove saídas são descritas abaixo seguindo a ordem de cima para baixo no diagrama do caminho de dados.

• 1-Temporary Write(tmpwr)

Bit para definir se o registrador de escrita vai ser o temporário se for zero ou o registrador passado na instrução se for um. Em uma nova versão do projeto seria possível alterar a estrutura da instruções para que as que usam o registrador temporário não precissasem passar ele como parâmetro. As funções de link que gravam o endereço de next+1, usam esse bit para gravar no registrador nT o valor de retorno, poderia ser usado o endereço de RA também mas não é o caso devido ao projeto.

• 2-Halt(hlt)

Bit para definir o estado sleep, se ele for zero e o registrador de flag for diferente de zero o programa continua congelado nessa instrução. Um sinal externo de reset pode reiniciar o programa, ou caso haja uma modificação no projeto para adicionar outros cores um deles pode tirar desse estado também.

• 3-Jump(jmp)

Define se a instrução é uma instrução de jump incondicional, se for um, o proximo endereço não virá de next+1

• 4-Branch(brc)

Define se a instrução é uma instrução de branch condicional, se for um e a operação na ula retornar verdadeiro habilita o branch, o endereço virá da leitura 2 do banco de registradores. Esse campo de leitura é usado apenas para esse caso e caso mudasse o projeto inteiro das intruções seria possivel evita-lo passando o registrador de retorno primeiro, ou mudando a ordem apenas para esse tipo de instrução.

• 5-Register Write(rgw)

Dois bits que definem o que vai ser escrito no registrador, o valor dos bits se encontra abaixo e após está seu significado, sendo que o primeiro é o mais significativo:

- 00 Resultado da ula.
- 01 Próxima instrução.
- 10 Valor lido na memória de dados.
- 11 Constante passada pela instrução.

• 6-Input Output Control(ioc)

Quatro bits que definem as entradas e saídas em termos de memória e registrador eles controlam escrita e leitura na memoria de dados e no banco de registradores. Sendo os bits 4,3,2 e 1 os bits desse sinal de controle do mais significativo pro menos significativo, eles repesentam:

- 4 Habilita escrita no banco de registradores se for um.
- 3 Habilita leitura no banco de registradores se for um.

- 2 Habilita escrita na memória de dados se for um.
- 1 Habilita leitura na memória de dados se for um.

• 7-Register Read(rgr)

Bit que define de onde vem o segundo valor a ser lido no banco de registradores, se for zero será lido a partir do enderço passado nos ultimo quatro bits do primeiro byte da instrução, se for um será lido a partir do enderço passado nos ultimo quatro bits do segundo byte da instrução.

• 8-ALU Operation(alo)

Quatro bits que definem qual operação será feita na ula. O códigos de cada operação estão abaixo e após está seu significado, lembrando q o primeiro bit é o mais significativo:

- 0000 Adição, a saída é a soma das entradas.
- 0001 Subtração do primeiro valor na ula pelo segundo, se o resultado for zero, define a saída zero como um.
- 0010 Teste de flag, faz um & lógico das entradas, se o resultado for verdadeiro para todos os bits onde a segunda entrada é um ele define a saída zero como um e o resultado será a subtração do primeiro pelo segundo, caso contrario a saída zero será zero e a saída sera a primeira entrada.
 - 0011 And, a saída é a operação lógica and das entradas.
 - 0100 Or, a saída é a operação lógica or das entradas.
 - 0101 Nor, a saída é a operação lógica nor das entradas.
- 0110- Less, faz a subtração da segunda entrada pela primera, define a saída zero como um se o valor for negativo.
- 0111 Shift left, a saída é a primeira entrada deslocada para a esquerda o n vezes, onde n é o valor da segunda entrada
- 1000 Shift right, a saída é a primeira entrada deslocada para a direita o n vezes, onde n é o valor da segunda entrada
 - 1001 Não usado
 - 1010 Não usado
 - 1011 Não usado
 - 1100 Não usado
 - 1101 Não usado
 - 1110 Não usado
 - 1111 Não usado

• 9-ALU Argument(ala)

Bit que define segundo argumento da ula, pode ser um valor lido no banco de registradores se for zero ou uma constante/endreço passada pela função se for um.

8.2 Valores de controle especificos

A tabela abaixo contém os sinais de controle para cada função do processaodor nanoRisk, após analizar atentamente a tabela é possivel ver que podem ser feitas vária modificações para simplificar e diminuir a quantidade de bits de controle mas deixando tudo menos didatico.

Tabela 7: Controle de instruções

		2000010	 	71101 010		our agood			
Instrução	tmpwr	hlt	$_{ m jmp}$	brc	rgw	ioc	rgr	alo	ala
${}$ slp	X	0	0	0	XX	0100	0	XXXX	X
brq	X	1	0	1	XX	0100	0	0001	0
brf	1	1	0	1	00	1100	0	0010	0
add	1	1	0	0	00	1100	1	0000	0
sub	1	1	0	0	00	1100	1	0001	0
and	1	1	0	0	00	1100	1	0011	0
or	1	1	0	0	00	1100	1	0100	0
nor	1	1	0	0	00	1100	1	0101	0
slt	1	1	0	0	00	1100	1	0110	0
sr	1	1	0	0	00	1100	1	1000	0
sl	1	1	0	0	00	1100	1	0111	0
${ m jr}$	0	1	1	0	01	1100	0	XXXX	X
la	1	1	0	0	11	1000	X	XXXX	X
lc	1	1	0	0	11	1000	X	XXXX	X
lw	1	1	0	0	10	1101	0	0000	1
sw	X	1	0	0	XX	0110	0	0000	1

9 Caminho das instruções

 ${\cal O}$ caminho de dados especificos das instruções de acordo com o tipo pode ser visto nas imagens abaixo.




Figura 2: Caminho de dados instruções lógicas e aritméticas




Figura 3: Caminho de dados instruções de branch




Figura 4: Caminho de dados intruções load address/constant




Figura 5: Caminho de dados instruções de jump




Figura 6: Caminho de dados intrução sleep




Figura 7: Caminho de dados intruções sw/lw

10 Alterações no projeto

10.1 Overflow

Durante a relização da prática foi notado que não havia sido projetado uma forma de gravar as exceções de overflow, então foi adicionado no banco de registradores a entrada "ovrflw", que sai da ALU, essa entrada de dois bits informa estados de overflow que são gravados de forma assincrona no registrador flg, o bit mais significativo é o underflow e o menos significativo é o overflow. O overflow é gravado usando o ou lógico, assim conserva os dados gravados previamente.

10.2 Sincronização

Um caso de erro que pode ocorrer devido alguma falha eletrica, lógica ou humana é o estado onde o endereço de next é um numero impar e o registrador ghost atual é o 0, isso faria com que o programa não funcionasse, então uma forma de forçar para que isso não ocorra de forma alguma é adicionar uma porta logica AND, na saída 1 do registrador de deslocamento(real clock) e a outra entrada dessa AND seria o bit menos significativo de next, assim impediariamos o clock de funcionar na hora errada. Seria necessário também colocar uma AND na entrada de clock de ghost0 juntamente com o bit menos significativo de next invertido, para evitar a gravação em um momento errado.

11 Componentes de memória

Foram implementados em verilog registrador, registrador de deslocamento, banco de registradores e memória, abaixo podemos ver o código verilog desses componentes, acima do código de cada há um comentario explicando suas entradas e saídas.

```
//Modulo dos registrador de deslocamento:
//Entradas:
          clk: clock
//
          set: define o valor inicial caso seja 1
//Saidas:
          out0: primeiro bit
//
          out1: segundo bit
module nR_BitShifter(clk,s_out0,s_out1,set);
     input clk,set;
     output reg s_out0,s_out1;
     initial
     begin
          s_out0 <=1;
          s_out1 <=0;
     end
     always @ (posedge clk | set) begin
          if(~set) begin
                s_out0 <= s_out1;
                s_out1 <= s_out0;
     end
     always @ (set) begin
          s_out0 <=1;
          s_out1 <=0;
```

```
end
endmodule
//Modulo dos registradores: ghost0,ghost1,next
//Entradas:
         clk: clock(escrita apenas em borda de subida)
//
//
          clr: limpa a memoria caso seja 1
         in0: valor a ser gravado
//
//Saidas:
//
          out: valor registrado
module nR_Register(clk,in0,r_out0,clr);
    input clk,clr;
     input[7:0] in0;
     output reg[7:0] r_out0;
     initial
     begin
          r_out0 <=8', b00000000;
     always @ (posedge clk) begin
          if(~clr)
               r_out0 <= in0;
     end
     always @ (clr) begin
         r_out0 <=0;
     end
endmodule
//Modulo memory: dataMem, instrMem
//Entradas:
//
         clk: clock(escrita=borda de subida,leitura=borda de
    descida)
//
         clr: limpa a memoria caso seja 1
//
          adrIn0: endereco onde deve gravar um valor
//
         in0: valor a ser gravado
//
          adrOutO: endereco de leitura do valor O
//
          canWrt: habilita escrita
//
          canRd: habilita leitura
//Saidas:
          out0: valor lido em 0
module nR_Memory(clk,in0,m_out0,adrIn0,adrOut0,canWrt,canRd,clr);
     input clk,clr,canWrt,canRd;
     input[7:0] in0,adrIn0,adrOut0;
     output reg[7:0] m_out0;
    reg [7:0] m_mem [255:0];
    integer m_i;
     initial
     begin
          for (m_i=0; m_i < 256; m_i=m_i+1)
                   m_mem[m_i] <= 0;
               m_out0 <=0;
     \verb"end"
     always @ ( posedge clk & canWrt ) begin
          if(~clr)
               m_mem[adrIn0] <= in0;</pre>
```

```
end
     always @ (clr) begin
          for (m_i=0; m_i < 256; m_i=m_i+1)
               m_mem[m_i] <=0;
          m_out0 <=0;
     end
     always @ (negedge clk & canRd) begin
          m_out0 <= m_mem[adrOut0];</pre>
     end
endmodule
//Modulo registradores: dataMem, instrMem
//Entradas:
//
          clk: clock(escrita=borda de subida,leitura=borda de
    descida)
//
          clr: limpa a memoria caso seja 1
//
          adrIn0: endereco onde deve gravar um valor
          in0: valor a ser gravado
//
//
          adrOutO: endereco de leitura do valor O
//
          adrOut1: endereco de leitura do valor 1
          adrOut2: endereco de leitura do valor 1
//
//
          canWrt: habilita escrita
          canRd: habilita leitura
//
//
        ovrflw: define overflow positivo ou negativo
//Saidas:
          out0: valor lido em 0
//
          out1: valor lido em 1
//
          out2: valor lido em 2
module nR_RegisterBank(clk,in0,rb_out0,rb_out1,rb_out2,adrIn0,
    adrOut0,adrOut1,adrOut2,canWrt,canRd,clr,ovrflw);
     input clk,clr,canWrt,canRd;
     input[1:0] ovrflw;
input[7:0] in0;
     input[3:0] adrIn0,adrOut0,adrOut1,adrOut2;
     output reg[7:0] rb_out0,rb_out1,rb_out2;
     reg[7:0]rb_mem[15:0];
     integer rb_i;
     initial
     begin
          for (rb_i=0; rb_i <16; rb_i=rb_i+1) begin
                    rb_mem[rb_i] <= 0;
               end
          rb out0 <=0:
          rb_out1 <= 0;
          rb_out2 <= 0;
     end
     always @ (posedge clk & canWrt) begin
          if(~clr)
               rb_mem[adrIn0] <= in0;
     always @ (negedge clk & canRd) begin
          rb_out0 <= rb_mem[adrOut0];
          rb_out1 <= rb_mem [adrOut1];
          rb_out2 <= rb_mem [adrOut2];
```

11.1 Simulação

Para verificar o funcionamento dos componentes foi criado um código extra para simulações que é o código abaixo:

```
//MODULOS DE TESTE
module nR_MemoryComponents_BS_Test();
     reg bs_clk;
     reg bs_set;
     wire bs_out0,bs_out1;
     always
     begin
          #1 bs_clk <= ~bs_clk;
     end
     initial
     begin
          bs_clk <= 1'b0;
          bs_set <= 1'b0;
          $monitor("BitShifter: Clock %b Out0 = %0d Out1 = %0d Set
              = %b",bs_clk,bs_out0,bs_out1,bs_set);
          #15 bs_set <= 1'b1;
          #2 bs_set <= 1'b1;
          #10 $stop;
     end
     nR_BitShifter Deslocador(bs_clk,bs_out0,bs_out1,bs_set);
endmodule
module nR_MemoryComponents_Reg_Test();
     reg reg_clk;
     integer reg_in=0;
     wire[7:0] reg_out;
     reg reg_clr;
     always
     begin
          #1 reg_in <= reg_in +1; if (reg_in >15) reg_in <=0;</pre>
          #1 reg_clk <= ~reg_clk;</pre>
     end
     initial
```

```
begin
           reg_clk <= 1'b0;
           reg_clr <= 1'b0;
           $monitor("Register: Clock = %b In = %0d Out = %0d Clr =
              %b",reg_clk,reg_in,reg_out,reg_clr);
           #27 reg_clr <= 1'b1;
           #5 reg_clr <= 1'b0;
           #10 $stop;
     end
     nR_Register Register(reg_clk,reg_in,reg_out,reg_clr);
endmodule
module nR_MemoryComponents_RegBank_Test();
     reg rb_clk;
     reg rb_canWr;
     reg rb_canRd;
     reg rb_clr;
     reg[1:0] rb_over;
     integer rb_in=1;
     integer rb_Adrin=2;
     integer rb_Adrout0=2;
     integer rb_Adrout1=0;
     integer rb_Adrout2=0;
     wire[7:0] rb_out0;
     wire[7:0] rb_out1;
     wire[7:0] rb_out2;
     always
     begin
           #1 rb_in <= rb_in +1; if (rb_in > 255) rb_in = 0;
           #1 rb_Adrin <= rb_in;</pre>
           #1 rb_Adrout0 <= rb_Adrout0+1; if (rb_Adrout0 > 255)
               rb_Adrout0 <= 2;
           #1 rb_Adrout1 <= rb_Adrout0 -1;</pre>
           #1 rb_Adrout2 <= rb_Adrout0 -2;</pre>
           #1 rb_clk <= "rb_clk;
     end
     initial
     begin
           rb_clk <= 1'b0;
           rb_canWr <= 1'b1;
           rb_canRd <= 1'b1;
           rb_clr <= 1'b0;
           rb_over <=0;
           $monitor("Register Bank: Clock = %b Out0 = %0d Out1 = %0d
                Out2 = \%Od AdrIn = \%Od Adr(out0/out1+1/out2+2) = \%Od
               CWr = %b CRd = %b Clr = %b OverFlow = %b",rb_clk,
rb_out0,rb_out1,rb_out2,rb_Adrin,rb_Adrout0,rb_canWr,
               rb_canRd,rb_clr,rb_over);
           #27 rb_clr <= 1'b1;
#1 rb_clr <= 1'b0;
           #5 rb_Adrout0 <= 2; rb_over <= 3;
           #5 rb_Adrout0 <= 2; rb_over <= 2;
           #5 rb_Adrout0 <= 2; rb_over <= 1;
           #1 rb_over <= 0;
           #3 rb_canWr <= 1'b0;
           #1 rb_canWr <= 1'b1;
           #10 rb_canRd <= 1'b0;
```

```
#1 rb_canRd <= 1'b1;
          #4 $stop;
     end
     nR_RegisterBank Bank(rb_clk,rb_in,rb_out0,rb_out1,rb_out2,
         rb_Adrin,rb_Adrout0,rb_Adrout1,rb_Adrout2,rb_canWr,
        rb_canRd,rb_clr,rb_over);
endmodule
module nR_MemoryComponents_RAM_Test();
     reg mem_clk;
    reg mem_canWr;
    reg mem_canRd;
    reg mem_clr;
     integer mem_in=1;
     integer mem_Adrin=0;
     integer mem_Adrout=0;
     wire[7:0] mem_out;
     always
     begin
          #1 mem_in <= mem_in +1; if (mem_in > 255) mem_in <= 0;
          #1 mem_Adrin <= mem_in;</pre>
          #1 mem_Adrout <= mem_Adrout +1; if (mem_Adrout >255)
             mem_Adrout <=0;
          #1 mem_clk <= ~mem_clk;</pre>
     end
     initial
     begin
          mem_clk <= 1'b0;</pre>
          mem_canWr <= 1'b1;</pre>
         mem_canRd <= 1'b1;
          mem_clr <= 1'b0;
          mem_Adrin,mem_Adrout,mem_canWr,mem_canRd,mem_clr);
          #27 mem_clr <= 1'b1;
          #1 mem_clr <= 1'b0;
          #10 mem_canWr <= 1'b0;
          #10 mem_canRd <= 1'b0;
          #7 $stop;
     end
     nR_Memory RAM(mem_clk,mem_in,mem_out,mem_Adrin,mem_Adrout,
        mem_canWr,mem_canRd,mem_clr);
endmodule
```

11.1.1 Resultados

As imagens abaixo são prints das simulações e serão usadas para analisar o funcionamento do código.

• Registrador de Deslocamento

```
# Loading work.nR_MemoryComponents_BS_Test
# Loading work.nR_BitShifter
VSIM 5> run
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 0
  BitShifter: Clock 1 Out0 = 0 Out1 = 1 Set = 0
BitShifter: Clock 0 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 0
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set
  BitShifter: Clock 1 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 0 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 0
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 0
  BitShifter: Clock 1 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 0 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 0
BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 0
  BitShifter: Clock 1 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 0 Out0 = 0 Out1 = 1 Set = 0
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set =
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set =
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 1
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set =
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set =
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set =
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 1
BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 1
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 1
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 1
  BitShifter: Clock 1 Out0 = 1 Out1 = 0 Set = 1
  BitShifter: Clock 0 Out0 = 1 Out1 = 0 Set = 1
```

Figura 8: Simulação do registrador de deslocamento

Podemos ver que quando o clock altera seu estado de zero para um, o circuito faz o deslocamento dos bits e de forma assincrona, quando set tem nivel logico alto o registrador vai para o estado inicial, logo o circuito funciona corretamente.

• Registrador

```
Register: Clock = 0 In = 0 Out
                                 = 0 Clr = 0
                                 = 0 Clr = 0
Register: Clock = 0 In = 1
                           Out
Register: Clock = 1 In =
                                 = 1 Clr = 0
                           Out
                          1
Register: Clock = 1 In
                            Out
Register: Clock = 0 In
                                 = 1 Clr =
Register: Clock = 0 In = 3
                           Out
                                     Clr = 0
Register: Clock = 1 In = 3 Out
                                 = 3 \text{ Clr} = 0
Register: Clock = 1 In = 4
                           Out
                                 = 3 Clr = 0
Register: Clock = 0 In =
                           Out
                                 = 3 Clr = 0
Register: Clock
                = 0 In =
Register: Clock = 1 In =
                          5
                           Out
                                 = 5 Clr = 0
Register: Clock = 1 In =
                          6 Out
                                 = 5 Clr = 0
Register: Clock = 0 In = 6 Out
                                 = 5 Clr = 0
Register: Clock = 0 In =
                           Out
                                 = 5 Clr = 0
                = 1 In =
Register: Clock
Register: Clock
                = 1 In
                           Out
                                 = 7 Clr = 0
Register: Clock = 0 In = 8 Out
                                 = 7 Clr = 0
Register: Clock = 0 In = 9 Out
                                 = 7 Clr = 0
Register: Clock = 1 In =
                                 = 9 Clr = 0
                          9 Out
Register: Clock = 1 In = 10 Out
Register: Clock = 0 In = 10 Out
                                  = 9 Clr =
Register: Clock = 0 In = 11 Out
                                  = 9 Clr =
Register: Clock = 1 In = 11 Out
Register: Clock = 1 In = 12 Out
                                  = 11 Clr = 0
                                  = 11 Clr = 0
Register: Clock = 0 In = 12 Out
                                  = 11 Clr =
Register: Clock = 0 In = 13 Out
Register: Clock = 1 In = 13 Out
Register: Clock = 1 In = 14 Out
                                  = 0 Clr = 1
Register: Clock = 0 In = 14 Out
                                  = 0 Clr =
Register: Clock = 0 In = 15 Out
                                  = 0 Clr =
Register: Clock = 1 In = 15 Out
Register: Clock = 1 In = 16 Out
Register: Clock = 0 In = 16 Out
                                  = 0 Clr = 0
Register: Clock = 0 In = 0 Out
```

Figura 9: Simulação do registrador de deslocamento

```
kegister: Clock = 1 in = 14 Out
                                   U CIT = I
Register: Clock = 0 In = 14 Out
                                   0 Clr =
Register: Clock = 0 In = 15 Out
Register: Clock = 1 In = 15 Out
                                 = 0 Clr =
Register: Clock = 1 In = 16 Out
                                 = 0 Clr =
Register: Clock = 0 In = 16 Out
                                = 0 Clr = 0
Register: Clock = 0 In = 0
                           Out = 0 Clr =
Register: Clock = 1 In = 0 Out
                                = 0 Clr =
Register: Clock = 1 In = 1 Out
                               = 0 Clr =
Register: Clock = 0 In = 1 Out
Register: Clock = 0 In = 2 Out
                               = 0 Clr = 0
                               = 2 Clr = 0
Register: Clock = 1 In = 2 Out
Register: Clock = 1 In = 3 Out
Register: Clock = 0 In
                           Out
Register: Clock = 0 In = 4 Out
                                  2
```

Figura 10: Simulação do registrador de deslocamento

Quando o clock tem borda de subida, o valor na entrada é gravado, quando temos borda de subida o valor é lido corretamente. Podemos ver tambem que o controle de leitura e escrita tambem funciona, permitindo ou nao leitura e escrita. O sinal assincrono de clear também está funcionado, zerando os valores quando tem nivel logico alto.

• Banco de Registradores

```
VSIM 63> run
 Register Bank: Clock = 0 Out0 = 2 Out1 = 0 Out2 = 0 AdrIn = 2 Adr(out0/out1+1/out2+2) = 2 CWr = 1 CRd = 1 Clr = 0 Register Bank: Clock = 0 Out0 = 2 Out1 = 0 Out2 = 0 AdrIn = 2 Adr(out0/out1+1/out2+2) = 3 CWr = 1 CRd = 1 Clr = 0
                                                                                                                                                   OverFlow = 00
  Register Bank:
                                                                           = 2 Adr(out0/out1+1/out2+2)
                                                                                                                         = 1 CRd = 1 Clr
                                                     0 Out2 = 0 AdrIn = 3 Adr(out0/out1+1/out2+2)
                    Clock =
                                          2 Out1
  Register Bank:
  Register Bank:
                    Clock = 1 Out0 =
                                          2.0ut1 = 0.0ut2 = 0.AdrIn = 3.Adr(out0/out1+1/out2+2)
                                                                                                                 4 CWr = 1 CRd = 1 Clr =
                                                                                                                                                   OverFlow =
  Register Bank:
                     Clock = 0 Out0
                                          0 Out1 = 0 Out2 = 2 AdrIn = 4 Adr(out0/out1+1/out2+2) =
                                                                                                                 4 \text{ CWr} = 1 \text{ CRd} = 1 \text{ Clr} = 0
  Register Bank:
                                                                           = 4 Adr(out0/out1+1/out2+2)
                                          0 Out1 = 0 Out2 = 2 AdrIn = 4 Adr(out0/out1+1/out2+2) =
  Register Bank:
                    Clock =
                               1 Out0
                                                                                                                                                   OverFlow =
  Register Bank:
                    Clock = 1 Out0 =
                                          0 Out1 = 0 Out2 = 2 AdrIn = 5 Adr(out0/out1+1/out2+2) =
                                                                                                                 5 \text{ CWr} = 1 \text{ CRd} = 1 \text{ Clr} = 0
                                                                                                                                                   OverFlow =
                                          0 Out1 = 0 Out2 = 4 AdrIn = 5 Adr(out0/out1+1/out2+2) =
  Register Bank:
                     Clock = 0 Out0 =
                                                                                                                 6 \text{ CWr} = 1 \text{ CRd} = 1 \text{ Clr} = 0
                                                                                                                                                   OverFlow =
                                          0 Out1 = 0 Out2 = 4 AdrIn = 6 Adr(out0/out1+1/out2+2) = 0 Out1 = 0 Out2 = 0 AdrIn = 6 Adr(out0/out1+1/out2+2) =
  Register Bank:
                    Clock = 0 Out0 =
  Register Bank:
                                                                                                                                                   OverFlow =
  Register Bank: Clock = 0 Out0 =
                                          0 Out1 = 0 Out2 = 0 AdrIn = 6 Adr(out0/out1+1/out2+2)
                                                                                                                  7 \text{ CWr} = 1 \text{ CRd} = 1 \text{ Clr} = 0
                                                                                                                                                   OverFlow =
  Register Bank:
                                                                              6 Adr (out0/out1+1/out2+2)
  Register Bank:
                    Clock = 1 Out0 =
                                          0 Out1 = 0 Out2 = 0 AdrIn = 7 Adr(out0/out1+1/out2+2) =
                                                                                                                 7 \text{ CWr} = 1 \text{ CRd} = 1 \text{ Clr} = 0
                                                                                                                                                   OverFlow =
  Register Bank:
                                          0 Out1 = 0 Out2 = 0 AdrIn = 7 Adr(out0/out1+1/out2+2) = 0 Out1 = 0 Out2 = 6 AdrIn = 7 Adr(out0/out1+1/out2+2) =
                                                                                                                            1 CRd = 1 Clr = 0
1 CRd = 1 Clr = 0
                               0 Out0 =
                    Clock =
                                                                                                                                                   OverFlow =
  Register Bank:
  Register Bank:
Register Bank:
                    Clock = 0 Out0 =
                                          0 Out1 = 0 Out2 = 6 AdrIn = 8 Adr(out0/out1+1/out2+2)
                                                                                                                            1 \text{ CRd} = 1 \text{ Clr} = 0
                                                                                                                                                   OverFlow = 10
                     Clock =
                                             Out1
                                                      0 Out2 =
                                                                  6 AdrIn = 8 Adr(out0/out1+1/out2+2)
                                                                                                                                                   OverFlow
  Register Bank:
                    Clock = 1 Out0 =
                                          0 Out1 = 0 Out2 = 6 AdrIn = 8 Adr(out0/out1+1/out2+2) = 3 CWr =
                                                                                                                            1 CRd = 1 Clr = 0
                                                                                                                                                   OverFlow =
                              1 Out0 =
1 Out0 =
                    Clock =
Clock =
                                          0 Out1 = 0 Out2 =
0 Out1 = 0 Out2 =
                                                                 6 AdrIn = 9 Adr(out0/out1+1/out2+2) =
                                                                                                                 2 CWr =
                                                                                                                            1 CRd = 1 Clr = 0
                                                                                                                                                   OverFlow =
  Register Bank:
  Register Bank: Clock = Register Bank: Clock =
                               1 Out0 =
                                          0 Out1 = 0 Out2 =
                                                                 6 AdrIn = 9 Adr(out0/out1+1/out2+2)
                                                                                                                            1 CRd = 1 Clr = 0
                                                                                                                                                   OverFlow =
                                 Out0
                                                     0 Out2 =
                                                                  6 AdrIn =
                                                                              9 Adr (out0/out1+1/out2+2)
                                             Out1
                                                                                                                                                   OverFlow
                                          0 Out1 = 0 Out2 = 1 AdrIn = 9 Adr(out0/out1+1/out2+2) = 3 CWr = 1 CRd = 1 Clr = 0
  Register Bank: Clock =
                               0 Out0 =
                                                                                                                                                   OverFlow = 00
                                                                 1 AdrIn = 10 Adr(out0/out1+1/out2+2) = 3 CWr = 1 CRd = 1 CIr = 1 AdrIn = 10 Adr(out0/out1+1/out2+2) = 4 CWr = 1 CRd = 1 CIr =
                    Clock = 0 Out0
  Register Bank:
                                          0 Out1 =
                                                      0 Out2 =
  Register Bank:
                    Clock = 1 Out0
                                          0 Out1
                                                        Out2
                                                                    AdrIn = 10 Adr(out0/out1+1/out2+2)
                                                                                                                   4 CWr = 1
4 CWr = 1
                                                                                                                          = 1 CRd = 1 Clr =
  Register Bank: Clock = 1 Out0 = 0 Out1 = 0 Out2 = 1 AdrIn = 11 Adr(out0/out1+1/out2+2) = 4 CWr = 1 CRd = 1 CIr = 0 OverFlow = 00 Register Bank: Clock = 1 Out0 = 0 Out1 = 0 Out2 = 1 AdrIn = 11 Adr(out0/out1+1/out2+2) = 5 CWr = 1 CRd = 1 CIr = 0 OverFlow = 00
                                                            Project : MemoryComponents Now: 63 ps Delta: 0
                                                                                                                            sim:/nR_MemoryComponents_RegBank_Test/#I
```

Figura 11: Simulação do banco de registradores, valor inicial zero

Quando o clock tem borda de subida, o valor no endereco de entradada(que é o mesmo da entrada nesse caso) é gravado, quando temos borda de subida o valor é lido corretamente. Podemos ver tambem que o controle de leitura e escrita tambem funciona, permitindo ou nao leitura e escrita. O sinal assincrono de clear também está funcionado, zerando os valores quando tem nivel logico alto.




Figura 12: Simulação do banco de registradores, valor inicial igual à posição

Nesse caso o banco de registradores ja estava inicializado, o valor de cada posição era o indice da mesma, isso é perciptivel antes da primeira vez que clear é '1'.

```
Register Bank:
                Clock =
                           Out0 =
                                     Out1 = 2
                                                Out2 =
                                                          AdrIn =
                                                                     Adr(out0/out1+1/out2+2) = 1 CWr =
                                                                                                              CRd = 1 Clr =
                                                                                                                               OverFlow = 10
                           Out0
                                                                                                    CWr
CWr
                                                                                                             CRd = 1
CRd = 1
                                                                                                                      Clr
                                                          AdrIn =
                                                                     Adr(out0/out1+1/out2+2)
                                                Out2
                                                                     Adr(out0/out1+1/out2+2)
Register Bank:
                 Clock
                                     Out1
                                                          AdrIn
                                                                                                                                OverFlow
Register Bank:
                 Clock
                                     Out.1
                                                          AdrIn
                                                                   2 Adr(out0/out1+1/out2+2)
                                                                                                             CRd = 1 Clr
                                                                     Adr (out0/out1+1/out2+2)
                                                                                                                                OverFlow
Register Bank:
Register Bank:
                 Clock =
                                     Out1
                                                Out2 =
                                                          AdrIn =
                                                                   2 Adr(out0/out1+1/out2+2)
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
                                                                     Adr (out0/out1+1/out2+2)
                                                                   2 Adr(out0/out1+1/out2+2)
Register Bank:
                 Clock =
                           Out0
                                     Out1
                                                Out2 =
                                                          AdrIn =
                                                                                                  1 CWr
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
                                                                                                             CRd = 1 Clr =
CRd = 1 Clr =
Register Bank:
                 Clock = 1 Out0 = 2 Out1
                                           = 2 \text{ Out2} = 2 \text{ AdrTn} =
                                                                   2 Adr(out0/out1+1/out2+2)
                                   2 Out1
                                              2 Out2 =
                                                          AdrIn =
                                                                   2 Adr (out0/out1+1/out2+2)
Register Bank:
                 Clock =
                                                                                                                               OverFlow =
Register Bank:
Register Bank:
                 Clock =
                           Out.0 =
                                     Out1 = 2 Out2 =
                                                        2 \text{ AdrIn} = 2 \text{ Adr}(\text{out0/out1+1/out2+2})
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
Register Bank:
                 Clock =
                         1 Out0 =
                                   2 Out1
                                             2 Out2 =
                                                        2 AdrIn =
                                                                   2 Adr(out0/out1+1/out2+2)
                                                                                                  1 CWr =
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
                                                                                                             CRd = 1 Clr =
CRd = 1 Clr =
Register Bank:
                                   2 Out1
                                           = 2 Out2 = 2 AdrIn = 2 Adr(out0/out1+1/out2+2)
                                                          AdrIn =
                                                                   2 Adr (out0/out1+1/out2+2)
Register Bank:
                Clock =
                                   2 Out1 = 2 Out2 =
                                                                                                  1 CWr
                                                                                                                               OverFlow =
Register Bank:
Register Bank:
                Clock =
                         0 Out0 =
                                     Out1 = 2 Out2 =
                                                          AdrIn =
                                                                   2 Adr(out0/out1+1/out2+2)
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
                                                                                                             CRd = 1 Clr =
CRd = 1 Clr =
CRd = 1 Clr =
Register Bank:
                 Clock =
                         0 Out0 =
                                   3 Out1 =
                                             3 Out2 =
                                                        3 AdrIn =
                                                                   2 Adr (out0/out1+1/out2+2)
                                                                                                  1 CWr =
                                                                                                                               OverFlow =
                                                                   2 Adr(out0/out1+1/out2+2)
2 Adr(out0/out1+1/out2+2)
Register Bank:
                                     Out1
                                                        3 AdrIn =
                                   3 Out1 =
                                                                                                                               OverFlow =
                                              3 Out2 =
                                                        3 AdrIn =
                                                                                                  1 CWr =
Register Bank:
                Clock =
Register Bank:
Register Bank:
                Clock =
                         1 Out0 =
                                   3 Out1 = 3 Out2 =
                                                        3 AdrIn = 2 Adr(out0/out1+1/out2+2)
                                                                                                  1 CWr =
                                                                                                             CRd = 1 Clr =
                                                                                                                               OverFlow =
Register Bank:
                 Clock =
                           Out0 =
                                   3 Out1
                                              3 Out2 =
                                                        3 AdrIn =
                                                                   2 Adr(out0/out1+1/out2+2)
                                                                                                  1 CWr =
                                                                                                             CRd = 1 Clr = 0
                                                                                                                               OverFlow =
                                                          AdrIn
                                                                                                             CRd = 1 Clr =
CRd = 1 Clr =
Register Bank:
                                                                     Adr (out0/out1+1/out2+2)
                                                                     Adr (out0/out1+1/out2+2)
                                                                                                                               OverFlow =
Register Bank:
                Clock =
                           Out0
                                     Out1
                                              3 Out2
                                                          AdrIn =
Register Bank:
Register Bank:
                           0n±0 =
                                     Out1
                                              3 Out 2 =
                                                          AdrIn
                                                                     Adr (out0/out1+1/out2+2)
                                                                                                             CRd = 1 Clr =
                                                                                                                                OverFlow =
                                                                     Adr (out0/out1+1/out2+2)
                                                                                                                                OverFlow =
Register Bank:
                 Clock =
                           Out0 =
                                     Out1
                                           = 3 Out2 =
                                                          AdrIn =
                                                                     Adr(out0/out1+1/out2+2)
                                                                                                = 1 CWr =
                                                                                                             CRd = 1 Clr = 0
                                                                                                                               OverFlow = 00
                           Out0 =
                                                                                                                               OverFlow = 00
Register Bank:
                Clock =
                                     Out1
                                              3 Out2
                                                          AdrIn =
                                                                     Adr(out0/out1+1/out2+2)
```

Figura 13: Simulação do banco registradores em casos de overflow, endereço de saida fixo em '1'

Esse caso testa as condições de overflow, fazendo um OR logico com o registrador[1](flg, ou, flag) com o valor de overflow, e funciona corretamente.

• Memória

```
🖳 Transcript 🗆
VSIM 57> run
 Memory: Clock = 0
                    Out = 0 AdrIn = 0 AdrOut =
 Memory: Clock = 0 Out = 0 AdrIn = 2 AdrOut =
                                                0 CWr
                                                           CRd
 Memory:
         Clock = 0 Out = 0 AdrIn = 2 AdrOut
                                                1 CWr
                                                          CRd
                                                                   Clr = 0
 Memory: Clock = 1 Out = 0 AdrIn = 2
                                       AdrOut =
                                                1 CWr
                                                          CRd =
                                                                 1
                                                                   Clr = 0
 Memory: Clock = 1 Out = 0 AdrIn = 3 AdrOut =
                                                1 CWr
                                                                   Clr = 0
                                                          CRd =
 Memory: Clock = 1 Out = 0 AdrIn
                                   = 3 AdrOut
                                                2 CWr
                                                          CRd
                                   = 3 AdrOut
                  0 Out
 Memory:
         Clock =
                        = 2 AdrIn
                                                  CWr
                                                           CRd
                        = 2 AdrIn
 Memory:
         Clock = 0 Out
                                   = 4 AdrOut
                                                2 CWr
                                                           CRd =
 Memory: Clock = 0 Out = 2 AdrIn = 4 AdrOut =
                                                3 CWr
                                                         1 CRd = 1
                                                                   Clr = 0
 Memory: Clock = 1 Out = 2 AdrIn = 4 AdrOut =
                                                3 CWr =
                                                         1 CRd = 1
 Memory: Clock = 1 Out = 2 AdrIn = 5 AdrOut
                                                3 CWr
                                                          CRd =
                                                                   Clr = 0
                  1 Out = 2 AdrIn
                                   = 5 AdrOut
 Memory:
         Clock
  Memory:
         Clock = 0 Out = 4 AdrIn
                                   = 5 AdrOut
                                                4 CWr
                                                          CRd = 1
 Memory: Clock = 0 Out = 4 AdrIn = 6 AdrOut = 4 CWr =
                                                         1 CRd = 1
                                                                   Clr = 0
 Memory: Clock = 0 Out = 4 AdrIn = 6 AdrOut =
                                                5 CWr =
                                                         1 CRd = 1
                                                                   Clr = 0
 Memory: Clock = 1 Out = 4 AdrIn = 6 AdrOut =
                                                5 CWr
                                                          CRd = 1
                                                                   Clr = 0
 Memory:
         Clock = 1 Out =
                          4 AdrIn
                                     7 AdrOut
                                                5 CWr
                                                           CRd = 1
                                                          CRd = 1
                        = 4 AdrIn
                                   = 7 AdrOut =
                                                6 CWr
  Memory:
          Clock = 1 Out
 Memory: Clock = 0 Out = 6 AdrIn = 7 AdrOut =
                                                6 CWr =
                                                          CRd = 1
                                                                   Clr = 0
 Memory: Clock = 0 Out = 6 AdrIn = 8 AdrOut =
                                                6 CWr =
                                                         1 \text{ CRd} = 1 \text{ Clr} = 0
 Memory: Clock = 0 Out = 6 AdrIn = 8 AdrOut =
                                                7 CWr =
                                                         1 CRd = 1
                                                                   Clr = 1
 Memory: Clock = 1 Out =
                          6 AdrIn = 8 AdrOut
                                                  CWr
                                                           CRd = 1
  Memory:
          Clock = 1 Out = 6 AdrIn
                                   = 9 AdrOut
                                                7 CWr
                                                          CRd = 1
 Memory: Clock = 1 Out = 6 AdrIn = 9 AdrOut = 8 CWr =
                                                          CRd = 1 Clr = 0
 Memory: Clock = 0 Out = 8 AdrIn = 9 AdrOut = 8 CWr =
                                                         1 \text{ CRd} = 1 \text{ Clr} = 0
 Memory: Clock = 0 Out = 8 AdrIn = 10 AdrOut = 8 CWr = 1 CRd = 1 Clr = 0
 Memory: Clock = 0 Out = 8 AdrIn = 10 AdrOut =
                                                 9 CWr
                                                          1 CRd = 1 Clr = 0
         Clock = 1 Out = 8 AdrIn = 10 AdrOut = 9 CWr
 Memory:
 Memory: Clock = 1 Out = 8 AdrIn = 11 AdrOut = 9 CWr = 0 CRd = 1 Clr = 0
 Memory: Clock = 1 Out = 8 AdrIn = 11 AdrOut = 10 CWr = 0 CRd = 1 Clr = 0
 Memory: Clock = 0 Out = 10 AdrIn = 11 AdrOut = 10 CWr = 0 CRd = 1 Clr = 0
 Memory: Clock = 0 Out = 10 AdrIn = 12 AdrOut = 10 CWr = 0 CRd = 1 Clr =
 Memory:
         Clock = 0 Out = 10 AdrIn = 12 AdrOut
                                                = 11 \text{ CWr} = 0 \text{ CRd} = 1 \text{ Clr} = 0
                                                 Project : MemoryComponents Now: 68 ps Delta: 0
```

Figura 14: Simulação do da memória

```
Memory: Clock = 1 Out = 10 AdrIn = 13 AdrOut = 12 CWr = 0 CRd = 1 Clr = 0
Memory: Clock = 0 Out = 0 AdrIn = 13 AdrOut = 12 CWr = 0 CRd = 1 Clr = 0
Memory: Clock = 0 Out = 0 AdrIn = 14 AdrOut = 12 CWr = 0 CRd = 1 Clr = 0
Memory: Clock = 0 Out = 0 AdrIn = 14 AdrOut = 13 CWr = 0 CRd = 1
               = 1 Out = 0 AdrIn = 14 AdrOut = 13 CWr = 0 CRd
Memory: Clock
Memory: Clock
               = 1 Out
                        = 0 AdrIn = 14 AdrOut = 13 CWr
Memory: Clock
               = 1 Out = 0 AdrIn = 15 AdrOut = 13 CWr = 0 CRd = 0 Clr
Memory: Clock = 1 Out = 0 AdrIn = 15 AdrOut = 14 CWr = 0 CRd = 0 Clr
Memory: Clock = 0 Out = 0 AdrIn = 15 AdrOut = 14 CWr = 0 CRd = 0 Clr
               = 0 Out = 0 AdrIn = 16 AdrOut = 14 CWr = 0 CRd = 0 Clr
Memory: Clock
                        = 0 AdrIn = 16 AdrOut = 15 CWr
Memory: Clock
               = 0 Out
Memory: Clock
               = 1 Out = 0 AdrIn = 16 AdrOut = 15 CWr = 0 CRd = 0 Clr
Memory: Clock = 1 Out = 0 AdrIn = 17 AdrOut = 15 CWr = 0 CRd = 0 Clr = 0 Memory: Clock = 1 Out = 0 AdrIn = 17 AdrOut = 16 CWr = 0 CRd = 0 Clr = 0
Memory: Clock = 0 Out = 0 AdrIn = 17 AdrOut = 16 CWr = 0 CRd = 0 Clr = 0
               = 0 Out = 0 AdrIn = 18 AdrOut = 16 CWr = 0 CRd = 0 Clr = 0
Memory: Clock
                        = 0 AdrIn = 18 AdrOut = 17 CWr = 0 CRd = 0 Clr = 0
Memory: Clock = 0 Out
 ** Note: $stop
                   : C:/Users/nanoTech Corp/Desktop/MemoryComponents/MemoryCompone
   Time: 68 ps
                 Iteration: 0 Instance: /nR_MemoryComponents_RAM_Test
```

Figura 15: Simulação do da memória

Quando o clock tem borda de subida, o valor no endereco de entradada(que é o mesmo da entrada nesse caso) é gravado, quando temos borda de subida

o valor é lido corretamente. Podemos ver tambem que o controle de leitura e escrita tambem funciona, permitindo ou nao leitura e escrita. O sinal assincrono de clear também está funcionado, zerando os valores quando tem nivel logico alto.

12 Compilador

o código do compilador sofreu diversas alterações, o segmento de dados estava sendo interpretado e anexado corretamente, agora, com maior conhecimento sobre o funcionamento do mesmo do mesmo tudo foi corrigido e funciona corretamente. Também foram adicionadas várias flags de compilalção que tem seu funcionamento descrito abaixo:

12.1 Flags de compilador

- -o
 Define o nome do arquivo de saída compilado, por padrão o nome é "a.out"
- -s
 Separa a saída em dois arquivos compilados, deixando um arquivo para instruções e outro para dados.
- -c
 Adiciona comentarios no arquivo compilado indicando onde começa cada
 segmento da memoria
- -v
 Após essa flag é passado o nome da variavél para dados e o nome da variável para instruções, então o compilador gera um código verilog atribuindo a essas variaveis o programa, para simplemente colar no verilog
- -b
 Compila para um arquivo binário

12.2 Novo código do compilador

```
#include <iostream>
#include <bitset>
3 #include <algorithm>
4 #include <fstream>
5 #include <sstream>
6 #include <string>
7 #include <vector>
8 #include <map>
10 using namespace std;
11
string output = "a.out";
13 string input;
map < string , int > addresses;
int nRisk_StackSigal=-1;
17 //funcs
string nRisk_slp="0000";
19 string nRisk_brq="0001";
20 string nRisk_brf="0010";
21 string nRisk_add="0011";
22 string nRisk_sub="0100";
23 string nRisk_and="0101";
string nRisk_or ="0110";
25 string nRisk_nor="0111";
```

```
string nRisk_slt="1000";
27 string nRisk_sr ="1001";
28 string nRisk_sl ="1010";
string nRisk_jr ="1011";
30 string nRisk_la ="1100";
31 string nRisk_lc ="1101";
32 string nRisk_lw ="1110";
33 string nRisk_sw ="1111";
34 //regs
35 string nRisk_zro="0000";
36 string nRisk_flg="0001";
37 string nRisk_nt = "0010";
38 string nRisk_sp ="0011";
39 string nRisk_ra = "0100";
40 string nRisk_v0 ="0101";
41 string nRisk_v1 ="0110";
42 string nRisk_a0 = "0111";
43 string nRisk_a1 = "1000";
44 string nRisk_a2 ="1001";
45 string nRisk_a3 ="1010";
46 string nRisk_s0 ="1011";
47 string nRisk_s1 ="1100";
48 string nRisk_s2 ="1101";
49 string nRisk_s3 ="1110";
string nRisk_bp ="1111";
51
52 void error(string str){
53      cout << "error - "<< str << "." << endl;</pre>
54 }
55
56 struct nanoArg{
      string arg;
57
       bool isRegister;
58
59
      int pos;
      bool err=false;
60
61 };
62
63 int strToInt(string str){
       str.erase(remove(str.begin(),str.end(),','),str.end());//remove
64
65
       stringstream ss;
66
       ss.str(str);
      int out;
67
68
      ss>>out;
69
       return out;
70 }
71
72 bool isValidChar(char c){
      return c=='$'||(c>=48&&c<=57)||(c>=65&&c<=90)||(c>=97&&c<=122);
73
74 }
75
76 bool isBinary(string str){
      for(int i=0;i<str.size();i++){</pre>
           if(str[i]!='0'&&str[i]!='1'){
78
79
                return false;
80
      }
81
82
       return true;
83 }
84 nanoArg getArgFrom(string str, int from){
      nanoArg out;
85
      int start=-1;
86
```

```
for(int j=from;j<=str.size();j++){</pre>
87
           if(start < 0&& is ValidChar(str[j])){</pre>
88
                start=j;
89
90
           }else if(start>=0){
                if(str[j]==','||str[j]=='\0'||str[j]=='\t'||str[j]=='('
91
                    ||str[j]==')'||str[j]==' '){
92
                    out.pos=j+1;
                    out.arg=str.substr(start,j-start);
93
                    out.isRegister=out.arg.find("$")!=string::npos;
94
95
                    return out;
                }
96
           }
97
98
       out.err=true;
99
100
       return out;
101 }
102
   string translateRegister(string arg){
       arg.erase(remove(arg.begin(), arg.end(), '$'), arg.end());//remove
103
       if(!arg.compare("zero")||!arg.compare("0")){
104
           return nRisk_zro;
105
       }else if(!arg.compare("flg")||!arg.compare("flag")){
106
           return nRisk_flg;
107
       }else if(!arg.compare("nt")||!arg.compare("nT")){
108
109
           return nRisk_nt;
110
       }else if(!arg.compare("sp")){
           return nRisk_sp;
111
112
       }else if(!arg.compare("ra")){
           return nRisk_ra;
113
       }else if(!arg.compare("v0")){
114
           return nRisk_v0;
       }else if(!arg.compare("v1")){
116
117
           return nRisk_v1;
       }else if(!arg.compare("a0")){
118
119
           return nRisk_a0;
120
       }else if(!arg.compare("a1")){
           return nRisk_a1;
121
       }else if(!arg.compare("a2")){
122
123
           return nRisk_a2;
       }else if(!arg.compare("a3")){
124
125
           return nRisk_a3;
       }else if(!arg.compare("s0")){
           return nRisk_s0;
127
128
       }else if(!arg.compare("s1")){
129
           return nRisk_s1;
       }else if(!arg.compare("s2")){
130
           return nRisk_s2;
131
       }else if(!arg.compare("s3")){
132
133
           return nRisk s3:
       }else if(!arg.compare("bp")){
           return nRisk_bp;
135
       } else return "";
136
137 }
   vector < string > translateFunc(string func, string args) {
138
       func.erase(remove(func.begin(),func.end(),''),func.end());//
139
           remove spaces
       args.erase(remove(args.begin(),args.end(),''),args.end());//
140
           remove spaces
       func.erase(remove(func.begin(),func.end(),'\t'),func.end());//
141
           remove spaces
       args.erase(remove(args.begin(),args.end(),'\t'),args.end());//
142
           remove spaces
```

```
143
       vector<string> out;
       nanoArg arg0,arg1,arg2;
144
       string nRisk,argRegister,target0,target1,target2;
145
146
       if (!func.compare("slp")||!func.compare("sleep")){
147
            arg0=getArgFrom(args,0);
            target0="0001";
148
            if(!arg0.err){
                if(arg0.isRegister){
150
                    argRegister=translateRegister(arg0.arg);
151
                    if (argRegister!="")
152
                        target0=argRegister;
153
                    elsef
154
                         error("Register \""+arg0.arg+"\" doesnt exists"
155
                            );
156
                         return out;
                    }
157
                }
158
            }
159
            out.push_back(nRisk_slp+target0);
160
            out.push_back("00000000");
161
            return out;
162
       }else if(!func.compare("brq")||!func.compare("brf")||!func.
163
            compare("add")||!func.compare("sub")||!func.compare("and")
                 ||!func.compare("or")||!func.compare("nor")||!func.
164
                     compare("slt")||!func.compare("sr")||!func.compare
                     ("sl")){
            arg0=getArgFrom(args,0);
165
166
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
167
                return out;
168
            }
            if(!arg0.isRegister){
170
                error("Arg0 for \""+func+"\" is not a register");
171
                return out;
173
174
            arg1=getArgFrom(args,arg0.pos);
            if(arg1.err){
175
                error("Cannot find arg1 for \""+func+"\"");
176
177
                return out;
178
            if(!arg1.isRegister){
179
                error("Arg1 for \""+func+"\" is not a register");
                return out;
181
182
183
            arg2=getArgFrom(args, arg1.pos);
            if(arg2.err){
184
185
                error("Cannot find arg2 for \""+func+"\"");
                return out;
186
187
            if(!arg2.isRegister){
                error("Arg2 for \""+func+"\" is not a register");
189
190
                return out;
191
            argRegister=translateRegister(arg0.arg);
192
            if(argRegister == ""){
193
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
194
                    func+"\"");
                return out;
            }
196
197
            target0=argRegister;
            argRegister=translateRegister(arg1.arg);
198
            if(argRegister == ""){
199
```

```
error("Register \""+arg1.arg+"\" doesnt exists for \""+
200
                    func+"\"");
                return out;
201
            }
202
            target1=argRegister;
203
            argRegister=translateRegister(arg2.arg);
204
            if(argRegister == ""){
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
206
                    func+"\"");
                return out;
207
208
209
            target2=argRegister;
210
            if(!func.compare("brq"))
211
212
                nRisk=nRisk_brq;
            else if(!func.compare("brf"))
213
214
                nRisk=nRisk_brf;
            else if(!func.compare("add"))
               nRisk=nRisk_add;
216
217
            else if(!func.compare("sub"))
                nRisk=nRisk_sub;
218
            else if(!func.compare("and"))
219
                nRisk=nRisk_and;
220
            else if(!func.compare("or"))
221
                nRisk=nRisk_or;
222
            else if(!func.compare("nor"))
               nRisk=nRisk_nor;
224
225
            else if(!func.compare("slt"))
226
                nRisk=nRisk_slt;
            else if(!func.compare("sr"))
227
               nRisk=nRisk_sr;
            else if(!func.compare("sl"))
229
                nRisk=nRisk_sl;
230
            out.push_back(nRisk+target0);
232
233
            out.push_back(target1+target2);
            return out;
234
       }else if(!func.compare("jr")){
235
236
            arg0=getArgFrom(args,0);
            if(arg0.err){
237
                error("Cannot find arg0 for \""+func+"\"");
238
                return out;
239
240
            if(!arg0.isRegister){
241
242
                error("Arg0 for \""+func+"\" is not a register");
                return out:
243
244
            }
            argRegister=translateRegister(arg0.arg);
245
            if (argRegister == "") {
246
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
                    func+"\"");
248
                return out;
249
           target0=argRegister;
250
251
            out.push_back(nRisk_jr+target0);
            out.push_back("00000000");
252
253
            return out;
       }else if(!func.compare("j")){//SEMI INTERPRETADA
254
            arg0=getArgFrom(args,0);
255
256
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
257
                return out;
258
```

```
259
            if(arg0.isRegister){
260
                error("Arg0 for \""+func+"\" is a register");
261
262
                return out;
263
           out.push_back(nRisk_jr+"0000");
264
265
            out.push_back(arg0.arg);
           return out;
266
       }else if(!func.compare("la")||!func.compare("lc")){
267
            arg0=getArgFrom(args,0);
268
            if(arg0.err){
269
                error("Cannot find arg0 for \""+func+"\"");
270
271
                return out;
           }
272
           if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
274
275
                return out;
           argRegister=translateRegister(arg0.arg);
277
            if (argRegister == "") {
278
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
279
                    func+"\"");
                return out;
281
           target0=argRegister;
282
            arg1=getArgFrom(args,arg0.pos);
            if(arg1.err){
284
285
                error("Cannot find arg1 for \""+func+"\"");
                return out;
286
287
           if(arg1.isRegister){
                error("Arg1 for \""+func+"\" is a register");
289
                return out:
290
           if(!func.compare("la")){
292
                out.push_back(nRisk_la+target0);
293
                out.push_back(arg1.arg);
294
           }else if(!func.compare("lc")){
295
                if(strToInt(arg1.arg)>255){
                    error("Constant overflow, your constant should be
297
                        less than 256");
                    return out;
299
300
                out.push_back(nRisk_lc+target0);
301
                out.push_back(bitset< 8 >(strToInt(arg1.arg)).to_string
                    ()):
302
           }
           return out;
303
       }else if(!func.compare("lw")||!func.compare("sw")){
304
            arg0=getArgFrom(args,0);
            if(arg0.err){
306
                error("Cannot find arg0 for \""+func+"\"");
307
                return out;
308
           }
309
           if(!arg0.isRegister){
310
                error("Arg0 for \""+func+"\" is not a register");
311
312
                return out;
313
           argRegister=translateRegister(arg0.arg);
314
           if(argRegister == ""){
315
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
                    func+"\"");
```

```
317
                return out;
           }
318
           target0=argRegister;
319
320
            arg1=getArgFrom(args,arg0.pos);
321
            if(arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
322
323
                return out;
324
           if(arg1.isRegister){
325
                error("Arg1 for \""+func+"\" is a register");
                return out;
327
328
           }
           arg2=getArgFrom(args,arg1.pos);
329
           if(arg2.err){
330
                error("Cannot find arg2 for \""+func+"\"");
                return out;
332
333
            if(!arg2.isRegister){
                error("Arg2 for \""+func+"\" is not a register");
335
336
                return out;
           }
337
           argRegister=translateRegister(arg2.arg);
338
            if(argRegister == ""){
339
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
340
                    func+"\"");
341
                return out;
342
343
           target2=argRegister;
344
           if(!func.compare("lw"))
345
               nRisk=nRisk_lw;
            else if(!func.compare("sw"))
347
                nRisk=nRisk_sw;
348
            if (strToInt(arg1.arg)>15){
                error("Offset \""+arg1.arg+"\" for \""+func+"\" should
350
                    be less than 16");
                return out;
351
           }
352
353
           out.push_back(nRisk+target0);
           out.push_back(bitset< 4 >(strToInt(arg1.arg)).to_string()+
354
                target2);
            return out;
       }//INTERPRETADAS
356
       else if(!func.compare("addc")||!func.compare("andc")||!func.
357
           compare("orc")||!func.compare("norc")||
                !func.compare("sltc")||!func.compare("src")||!func.
358
                    compare("slc")||!func.compare("beq")||
                !func.compare("bof")){
359
360
            arg0=getArgFrom(args,0);
            if(arg0.err){
362
                error("Cannot find arg0 for \""+func+"\"");
363
                return out;
364
           }
365
366
           if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
367
                return out;
368
369
           arg1=getArgFrom(args,arg0.pos);
370
371
           if(arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
372
                return out;
373
```

```
374
            if(!arg1.isRegister){
375
                error("Arg1 for \""+func+"\" is not a register");
376
377
                return out;
378
            arg2=getArgFrom(args,arg1.pos);
379
            if(arg2.err){
                error("Cannot find arg2 for \""+func+"\"");
381
                return out;
382
            }
383
            if(arg2.isRegister){
384
                error("Arg2 for \""+func+"\" is a register");
385
                return out;
386
            }
387
            argRegister=translateRegister(arg0.arg);
            if (argRegister == "") {
389
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
390
                    func+"\"");
                return out;
391
            }
392
            target0=argRegister;
393
            argRegister=translateRegister(arg1.arg);
394
            if(argRegister == ""){
395
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
396
                    func+"\"");
                return out;
            }
398
399
            target1=argRegister;
            if(func.compare("beq")&&func.compare("bof"))
400
            if(strToInt(arg2.arg)>255){
401
                error("Constant overflow, your constant should be less
                    than 256");
                return out;
403
            }
            out.push_back(nRisk_lc+nRisk_nt);
405
            if(!func.compare("beq")||!func.compare("bof")){
406
407
                out.push_back(arg2.arg);
            }else{
408
409
                out.push_back(bitset< 8 >(strToInt(arg2.arg)).to_string
                    ());
410
            if(!func.compare("addc"))
411
                nRisk=nRisk_add;
412
            else if(!func.compare("andc"))
413
414
                nRisk=nRisk_and;
            else if(!func.compare("orc"))
415
416
                nRisk=nRisk_or;
            else if(!func.compare("norc"))
417
                nRisk=nRisk nor:
418
            else if(!func.compare("sltc"))
                nRisk=nRisk_slt;
420
            else if(!func.compare("src"))
421
                nRisk=nRisk_sr;
422
            else if(!func.compare("slc"))
423
424
                nRisk=nRisk_sl;
            else if(!func.compare("beq"))
425
               nRisk=nRisk_brq;
426
427
            else if(!func.compare("bof"))
               nRisk=nRisk_brf;
428
            out.push_back(nRisk+target0);
429
            out.push_back(target1+nRisk_nt);
430
            return out:
431
```

```
}else if(!func.compare("mov")||!func.compare("move")||!func.
432
            compare("not")){
            arg0=getArgFrom(args,0);
433
434
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
435
                return out;
436
437
            }
            if(!arg0.isRegister){
438
                error("Arg0 for \""+func+"\" is not a register");
439
                return out;
440
441
442
            arg1=getArgFrom(args,arg0.pos);
443
            if(arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
444
445
                return out;
446
           if(!arg1.isRegister){
447
                error("Arg1 for \""+func+"\" is not a register");
448
                return out;
449
            }
450
            argRegister=translateRegister(arg0.arg);
451
            if (argRegister == "") {
452
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
453
                   func+"\"");
                return out;
454
           }
455
            target0=argRegister;
456
457
            argRegister=translateRegister(arg1.arg);
            if (argRegister == "") {
458
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
459
                    func+"\"");
                return out;
460
           }
461
            target1=argRegister;
462
463
            if(!func.compare("mov")||!func.compare("move"))
464
465
                nRisk=nRisk_add;
            else if(!func.compare("not"))
466
467
                nRisk=nRisk_nor;
468
469
470
            out.push_back(nRisk+target0);
            out.push_back(target1+nRisk_zro);
471
472
            return out;
473
       }else if(!func.compare("jal")||!func.compare("jrl")){
474
475
            if(!func.compare("jal")){
                arg0=getArgFrom(args,0);
476
                if(arg0.err){
477
                    error("Cannot find arg0 for \""+func+"\"");
478
                    return out;
479
                }
480
                if(arg0.isRegister){
481
                    error("Arg0 for \""+func+"\" is a register");
482
483
                    return out;
484
                target0=nRisk_nt;
485
                out.push_back(nRisk_lc+target0);
486
                out.push_back(arg0.arg);
487
           }else{
488
                arg0=getArgFrom(args,0);
489
                if(arg0.err){
490
```

```
error("Cannot find arg0 for \""+func+"\"");
491
                     return out;
492
                }
493
                if(!arg0.isRegister){
494
                     error("Arg0 for \""+func+"\" is not a register");
495
                    return out;
496
                }
                argRegister=translateRegister(arg0.arg);
498
                if(argRegister==""){
499
                    error("Register \""+arg0.arg+"\" doesnt exists for
     \""+func+"\"");
500
501
                    return out;
                }
502
                target0=argRegister;
503
504
            }
            out.push_back(nRisk_jr+target0);
505
            out.push_back("00000000");
506
            out.push_back(nRisk_add+nRisk_ra);
507
            out.push_back(nRisk_nt+nRisk_zro);
508
509
            return out;
       }else if(!func.compare("push")||!func.compare("pop")){
510
            arg0=getArgFrom(args,0);
511
            if(arg0.err){
512
                error("Cannot find arg0 for \""+func+"\"");
513
514
                return out;
            }
            if(!arg0.isRegister){
516
                error("Arg0 for \""+func+"\" is not a register");
517
                return out;
518
519
            argRegister=translateRegister(arg0.arg);
520
            if (argRegister == "") {
521
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
522
                    func+"\"");
                return out;
523
            }
524
            target0=argRegister;
525
            if (nRisk_StackSigal >0) {
526
527
                if(!func.compare("push")){
                    //escreve soma
528
529
                    out.push_back(nRisk_sw+target0);
                     out.push_back("0000"+nRisk_sp);
530
                    out.push_back(nRisk_lc+nRisk_nt);
531
532
                     out.push_back(bitset< 8 >(1).to_string());
533
                     out.push_back(nRisk_add+nRisk_sp);
                    out.push_back(nRisk_sp+nRisk_nt);
534
535
                }else{
                     //subtrai le
536
                    out.push_back(nRisk_lc+nRisk_nt);
537
                     out.push_back(bitset< 8 >(1).to_string());
                     out.push_back(nRisk_sub+nRisk_sp);
539
540
                     out.push_back(nRisk_sp+nRisk_nt);
                     out.push_back(nRisk_lw+target0);
541
                    out.push_back("0000"+nRisk_sp);
542
543
                }
            }else{
544
                if(!func.compare("push")){
545
                     //subtrai escreve
546
                    out.push_back(nRisk_lc+nRisk_nt);
547
548
                     out.push_back(bitset< 8 >(1).to_string());
                     out.push_back(nRisk_sub+nRisk_sp);
549
                    out.push_back(nRisk_sp+nRisk_nt);
550
```

```
out.push_back(nRisk_sw+target0);
551
                     out.push_back("0000"+nRisk_sp);
552
                }else{
553
554
                     //le soma
                     out.push_back(nRisk_lw+target0);
555
                     out.push_back("0000"+nRisk_sp);
556
557
                     out.push_back(nRisk_lc+nRisk_nt);
                     out.push_back(bitset< 8 >(1).to_string());
558
                     out.push_back(nRisk_add+nRisk_sp);
559
                     out.push_back(nRisk_sp+nRisk_nt);
560
                }
561
            }
562
563
            return out;
        }else{
564
            error("Function \""+func+"\" doesnt exists");
565
566
            return out;
567
568
569
   char strToChar(string a){
570
       char out=0;
571
        int pow2[8]={1,2,4,8,16,32,64,128};
572
573
        if(a.size() <8)</pre>
            return 0;
574
        for(int i=0;i<8;i++)</pre>
575
576
            out += pow2 [7-i] *a[i];
        return out;
577
578 }
579
   string appendName(string a, string b){
580
        string p1="";
        string p2="";
582
        bool dot=false;
583
        for(int i=0;i<a.size();i++){</pre>
            if(a[i]!='.'&&!dot)
585
                 p1+=a[i];
586
587
                dot=true;
588
589
                 p2+=a[i];
590
591
592
        return p1+b+p2;
593 }
594
595
   int main(int argc, char **argv){
       bool separateFiles=false;
596
597
        bool coment=false;
        bool verilog=false;
598
        bool binary=false;
599
        string verilog0, verilog1;
        if(argc<2){
601
            error("No such file or arguments");
602
            return -1;
603
604
605
       input=argv[1];
        for(int i=2;i<argc;i++){</pre>
606
            if(argv[i][0]=='-'&&tolower(argv[i][1])=='o'){
607
608
                 if(i+1>=argc){
                     error("Few arguments for -o");
609
610
                     return -1;
                 }
611
                output=argv[++i];
612
```

```
613
            if(argv[i][0]=='-'&&tolower(argv[i][1])=='s'){
614
                separateFiles=true;
615
616
            }
            if(argv[i][0]=='-'&&tolower(argv[i][1])=='c'){
617
618
                coment=true;
            }
            if (argv[i][0] == '-'&&tolower(argv[i][1]) == 'b'){
620
621
                binary=true;
            }
            if(argv[i][0] == '-'&&tolower(argv[i][1]) == 'v'){
623
624
                 if(i+2>=argc){
625
                     error("Few arguments for -v");
                     return -1;
626
627
                }
                verilog=true;
628
                verilog0=argv[++i];
629
                 verilog1=argv[++i];
            }
631
       }
632
       string line;
633
       vector < string > code;
634
       ifstream codeFile (input);
       if (codeFile.is_open()){
636
            while (getline (codeFile,line)){
637
                code.push_back(line);
639
640
            codeFile.close();
       }else{
641
            error("Unable to reach file");
642
            return -1;
643
644
       vector < string > machineCode;
645
       vector < string > dataSeg;
646
       string dataSegSize;
647
648
       bool data=false;
       bool text=false;
649
       int commentedLines=0:
650
651
       for(int i=0;i<code.size();i++){</pre>
            if (code[i][0] == '#'||code[i][0] == '\n'){
652
                 code.erase(code.begin()+i);
653
                i--;
654
                commentedLines++;
655
            }else{
656
657
                int foundAt=code[i].find("#");//size
                if (foundAt!=string::npos){
658
                     code[i].erase(code[i].begin()+foundAt,code[i].end()
659
                         );
                }
660
            }
661
662
       int currentAddress=0;
663
       int currentDataAddress=0;
664
       int doubleDotAt;
665
666
        for(int i=0;i<code.size();i++){</pre>
            if(code[i].find(".data")!=string::npos){
667
                data=true;
668
            }else if(code[i].find(".text")!=string::npos){
669
                text=true;
670
671
            }else if(data&&!text){//DATA PART
                 doubleDotAt=code[i].find(":");//size
672
                 if (doubleDotAt == string::npos)
673
```

```
doubleDotAt = 0;
674
                else{
675
                    string tmp=code[i].substr(0,doubleDotAt);
676
677
                     code[i]=code[i].substr(doubleDotAt+1);
                     tmp.erase(remove(tmp.begin(),tmp.end(),''),tmp.end
678
                         ()):
679
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
                        end());
                     addresses[tmp]=currentDataAddress;
680
681
                code[i]=code[i].substr(code[i].find("."));
682
                string varType=code[i].substr(0,code[i].find(" "));
683
                if (!varType.compare(".word")){
684
                    code[i]=code[i].substr(code[i].find(" "));
685
                     code[i].erase(remove(code[i].begin(),code[i].end(),
                          ' '),code[i].end());//remove spaces
                     code[i].erase(remove(code[i].begin(),code[i].end(),
687
                         '\t'),code[i].end());//remove spaces
                     int last=0:
688
                     for(int j=0;j<=code[i].size();j++){</pre>
689
                         if(code[i][j]==','||code[i][j]=='\0'){
690
                             dataSeg.push_back(bitset < 8 >(strToInt(code
691
                                  [i].substr(last,j-last))).to_string());
                             last=j;
692
                              currentDataAddress++;
693
                         }
                    }
695
696
                }
            }else if(text){//INSTRUCTIONS PART
697
                doubleDotAt=code[i].find(":");//size
698
                if (doubleDotAt == string::npos)
                    doubleDotAt = 0;
700
                elsef
701
                    string tmp=code[i].substr(0,doubleDotAt);
                     tmp.erase(remove(tmp.begin(),tmp.end(),' '),tmp.end
703
                         ());
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
704
                         end());
                     addresses[tmp]=currentAddress;
                }
706
707
                int start=-1:
                for(int j=doubleDotAt;j<=code[i].size();j++){</pre>
708
                    if (start < 0 & & is ValidChar (code[i][j])) {</pre>
709
710
                         start=j;
711
                    }else if(start>=0){
                         if(code[i][j]==' '||code[i][j]=='\0'||code[i][j
712
                             ]=='\t'){
                             vector < string > translated = translateFunc(
713
                                  code[i].substr(start,j-start),code[i].
                                  substr(j+1));
                             if(translated.size()!=0){
714
                                  for(int t=0;t<translated.size();t++){</pre>
715
                                      machineCode.push_back(translated[t
716
                                          1):
717
                                      currentAddress++;
                                 }
718
                             }else{
719
                                  error("Translating line ("+to_string(i+
720
                                     commentedLines)+")");
721
                                  return -1;
                             }
722
                              break:
723
```

```
724
                     }
725
                }
726
727
           }
728
729
        for(int i=1;i<machineCode.size();i+=2){</pre>
            if (machineCode[i].size()!=8||!isBinary(machineCode[i])){
731
                if(addresses.find(machineCode[i]) == addresses.end()){
732
                     error("Cannot jump to \""+machineCode[i]+"\", tag
                         doesnt exists");
734
                     return -1;
                }else{
735
                    if (addresses[machineCode[i]]>255) {
736
                         error("Address overflow("+to_string(addresses[
                             machineCode[i]])+"), your code is too big")
                         return -1;
739
                     machineCode[i]=bitset< 8 >(addresses[machineCode[i
740
                         ]]).to_string();
                }
741
            }
742
743
       if(binary){
744
            if(separateFiles){
                ofstream dataFile(appendName(output,"_data"),ios::
746
                     binary|ios::out);
                if (dataFile.is_open()){
747
                     for(int i=0;i<dataSeg.size();i++){</pre>
748
                         char c=strToChar(dataSeg[i]);
749
                         dataFile.write(&c, sizeof(c));
750
                     }
751
                     dataFile.close();
752
                }else{
753
                     error("Unable to create file");
754
                     return -1;
755
756
757
                ofstream machineFile(appendName(output,"_inst"),ios::
                    binary|ios::out);
758
                if (machineFile.is_open()){
                     for(int i=0;i<machineCode.size();i++){</pre>
                         char c=strToChar(machineCode[i]);
760
                         machineFile.write(&c, sizeof(c));
761
762
                    machineFile.close():
763
764
                }else{
                     error("Unable to create file");
765
                     return -1;
766
                }
767
            }else{
768
                ofstream outFile(output,ios::binary|ios::out);
769
                if (outFile.is_open()){
770
                     for(int i=0;i<dataSeg.size();i++){</pre>
771
772
                         char c=strToChar(dataSeg[i]);
                         outFile.write(&c, sizeof(c));
773
774
775
                     for(int i=0;i<machineCode.size();i++){</pre>
                         char c=strToChar(machineCode[i]);
776
                         outFile.write(&c, sizeof(c));
777
                     outFile.close();
779
```

```
780
                 }else{
                     error("Unable to create file");
781
                     return -1;
782
                 }
783
            }
784
        }else{
785
            if(verilog){
786
                 if(separateFiles){
787
                     ofstream dataFile (appendName(output,"_data"));
788
                     if (dataFile.is_open()){
                          if (coment)
790
791
                              dataFile << "//data\n";</pre>
                          for(int i=0;i<dataSeg.size();i++)</pre>
792
                              dataFile <<verilog0 <<"["<<i<<"] <=8\'b"<<
793
                                   dataSeg[i]<<";"<<endl;</pre>
                          dataFile.close();
794
                     }else{
795
                          error("Unable to create file");
796
                          return -1;
797
798
                     ofstream machineFile (appendName(output,"_inst"));
799
                     if (machineFile.is_open()){
800
                          if (coment)
801
                              machineFile <<"//instructions\n";</pre>
802
                          for(int i=0;i<machineCode.size();i++)</pre>
803
                              <<machineCode[i]<<";"<<endl;
                          machineFile.close();
805
806
                          error("Unable to create file");
807
                          return -1;
809
                 }else{
810
                     ofstream outFile (output);
811
                     if(outFile.is_open()){
812
813
                          if (coment)
                               outFile <<"//data\n";
814
                          for(int i=0;i<dataSeg.size();i++)</pre>
815
                              outFile << verilog0 << "[" << i << "] <= 8 \ 'b" <<
816
                                  dataSeg[i] << "; " << endl;</pre>
                          if (coment)
817
                               outFile << "//instructions \n";</pre>
                          int offset=0;
819
                          if (verilog0 == verilog1)
820
821
                               offset=dataSeg.size();
                          for(int i=0;i<machineCode.size();i++)</pre>
822
                              outFile <<verilog1 <<"["<<(i+offset) <<"] <=8\',
823
                                   b"<<machineCode[i]<<";"<<endl;</pre>
                          outFile.close();
824
825
                     }else{
                          error("Unable to create file");
826
                          return -1;
827
828
                 }
829
830
            }else{
                 if (separateFiles) {
831
                     if (coment) {
832
                          machineCode[0]+="//instructions\n";
833
                          dataSeg[0] += "//data n";
834
835
                     }
                     ofstream dataFile (appendName(output,"_data"));
836
                     if (dataFile.is_open()){
837
```

```
for(int i=0;i<dataSeg.size();i++){</pre>
838
                               dataFile <<dataSeg[i] << " ";</pre>
839
                                if ((i+1) %2==0&&i+1<dataSeg.size())</pre>
840
841
                                    dataFile << endl;
842
                           dataFile.close();
843
                      }else{
                           error("Unable to create file");
845
846
                           return -1;
847
848
                      ofstream machineFile (appendName(output,"_inst"));
849
                      if (machineFile.is_open()){
850
                           for(int i=0;i<machineCode.size();i++){</pre>
851
                               machineFile <<machineCode[i] << " ";</pre>
                               if ((i+1) %2==0&&i+1<machineCode.size())</pre>
853
                                    machineFile << endl;
854
855
                           machineFile.close();
856
857
                      }else{
                           error("Unable to create file");
858
                           return -1;
859
                      }
                 }else{
861
                      dataSegSize=bitset< 8 >(dataSeg.size()).to_string()
862
                      if (coment) {
863
                           dataSegSize+="//data seg size\n";
864
                           machineCode[0]+="//instructions\n";
865
                           dataSeg[0] += "//data n";
866
                      for(int i=0;i<dataSeg.size();i++){</pre>
868
                           machineCode.insert(machineCode.begin()+i,
869
                               dataSeg[i]);
                      }
870
                      machineCode.insert(machineCode.begin(), dataSegSize
871
                           );
                      ofstream outFile (output);
872
873
                      if (outFile.is_open()){
                           for(int i=0;i<machineCode.size();i++){</pre>
874
                               outFile << machineCode[i] << " ";</pre>
875
                                if ((i+1) %2==0&&i+1<machineCode.size())</pre>
                                    outFile <<endl;
877
                           }
878
879
                           outFile.close();
                      }else{
880
881
                           error("Unable to create file");
                           return -1;
882
                      }
883
                 }
             }
885
        }
886
887
        return 0;
888 }
```

13 Controle

O controle define os bits de controle para cada instrução, abaixo podemos ver o código verilog desse componente, acima do código há um comentario explicando suas entradas e saídas.

```
//Modulo de Controle de instrucoes:
//Entradas:
          clk: clocks
//
//
          inst: codigo da instrucao
//Saidas:
          tmpwr: Bit de controle escrita temporaria
//
//
          hlt: Bit de controle sleep
//
          jmp: Bit de controle de desvio incondicional
//
          brc: Bit de controle de desvio condicional
//
          rgw: Bits de controle de escrita em registrador
//
          ioc: Bits de controle de I/O de dados(banco e memoria)
//
          rgr: Bit de controle de leitura em registrador
//
          alo: Bits de controle da ALU
//
          ala: Bit de controle de entrada da ALU
module nR_Control(clk,inst,tmpwr,hlt,jmp,brc,rgw,ioc,rgr,alo,ala);
     input clk;
     input [3:0] inst;
     output reg tmpwr,hlt,jmp,brc,rgr,ala;
     output reg[1:0] rgw;
output reg[3:0] ioc,alo;
     initial
     begin
          tmpwr <=0;
          hlt <=1;
          jmp \le 0;
          brc <= 0;
          rgw <= 0;
          ioc<=0;
          rgr <= 0;
          alo<=0;
          ala<=0;
     end
     always @ (posedge clk) begin
          case (inst)
             4'b0000: begin//slp
               hlt <=0;
                jmp \le 0;
                brc <= 0;
                ioc<=4, b0100;
                rgr <=0;
                end
             4'b0001: begin//brq
                hlt <=1;
                jmp <=0;
                brc <=1;
                ioc <= 4 'b0100;
                rgr <=0;
                alo<=4'b0001;
                ala<=0;
                end
             4'b0010: begin//brf
                tmpwr <=1;
                hlt <=1;
                jmp <=0;
                brc <=1;
                rgw<=2,b00;
                ioc <=4 'b1100;
                rgr<=0;
                alo<=4'b0010;
                ala<=0;
```

```
end
4'b0011: begin//add
   tmpwr <=1;</pre>
   hlt <=1;
   jmp <=0;
   brc <=0;
   rgw<=2'b00;
   ioc <=4 'b1100;
   rgr<=1;
   alo<=4'b0000;
   ala<=0;
   end
4'b0100: begin//sub
   tmpwr <=1;
   hlt \le 1;
   jmp <=0;
   brc <= 0;
   rgw<=2'b00;
   ioc <=4'b1100;
   rgr<=1;
   alo<=4'b0001;
   ala<=0;
   end
4'b0101: begin//and
   tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <=0;
   rgw<=2'b00;
   ioc <=4 'b1100;
   rgr<=1;
   alo<=4'b0011;
   ala<=0;
   \verb"end"
4'b0110: begin//or tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <=0;
   rgw <= 2 ' b00;
   ioc <= 4 'b1100;
   rgr <=1;
   alo<=4'b0100;
   ala <= 0;
   end
4'b0111: begin//nor
   tmpwr <=0;
   hlt <=1;
   jmp <=0;
   brc <=0;
   rgw <= 2', b00;
ioc <= 4', b1100;
   rgr <=0;
   alo<=4, b0101;
   ala<=0;
   end
4'b1000: begin//slt
   tmpwr <=1;
   hlt <=1;
   jmp \le 0;
   brc <=0;
   rgw <= 2 ' b00;
```

```
ioc<=4'b1100;
   rgr<=1;
   alo<=4'b0110;
   ala<=0;
   end
4'b1001: begin//sr
   tmpwr <=1;
   hlt <=1;
   jmp \le 0;
   brc <=0;
   rgw<=2'b00;
   ioc <=4'b1100;
   rgr <=1;
   alo<=4'b1000;
   ala<=0;
   end
4'b1010: begin//sl
   tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <=0;
   rgw <= 2, b00;
   ioc<=4'b1100;
   rgr<=1;
   alo<=4, b0111;
   ala<=0;
   end
4'b1011: begin//jr
   tmpwr <=0;
   hlt <=1;
   jmp \le 1;
   brc <=0;
   rgw <= 2; b01;
   ioc <=4 'b1100;
   rgr<=0;
   \verb"end"
4'b1100: begin//la
   tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <=0;
rgw <=2'b11;
   ioc <=4 'b1000;
   end
4'b1101: begin//lc
   tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <= 0;
   rgw<=2'b11;
   ioc <=4 'b1000;
   end
4'b1110: begin//lw
   tmpwr <=1;
   hlt <=1;
   jmp <=0;
   brc <=0;
rgw <=2'b10;
   ioc<=4'b1101;
   rgr<=0;
   alo<=4'b0000;
   ala<=1;
```

```
end
4'b1111: begin//sw
hlt <=1;
jmp <=0;
brc <=0;
ioc <=4'b0110;
rgr <=0;
alo <=4'b0000;
ala <=1;
end
endcase
end
endmodule</pre>
```

13.1 Simulação

Para verificar o funcionamento do componente foi criado um código extra para simulações que é o código abaixo:

```
//MODULOS DE TESTE
module nR_Control_Test();
     reg cc_clk;
     integer cc_inst=0;
     wire cc_tmpwr,cc_hlt,cc_jmp,cc_brc,cc_rgr,cc_ala;
     wire[1:0] cc_rgw;
     wire[3:0] cc_ioc,cc_alo;
     always
     begin
          #1 cc_inst <= cc_inst +1; if (cc_inst >15) cc_inst <=0;</pre>
          #1 cc_clk <= ~cc_clk;
     initial
     begin
          cc_clk <= 1'b0;
          $monitor("Control: Clock = %b Inst = %0d Tmpwr = %b Hlt =
               %b Jmp = %b Brc = %b Rgw = %b Ioc = %b Rgr = %b Alo
              = %b Ala = %b",cc_clk,cc_inst,cc_tmpwr,cc_hlt,cc_jmp,
              cc_brc,cc_rgw,cc_ioc,cc_rgr,cc_alo,cc_ala);
          #60 $stop;
     end
     nR_Control CC(cc_clk,cc_inst,cc_tmpwr,cc_hlt,cc_jmp,cc_brc,
         cc_rgw ,cc_ioc ,cc_rgr ,cc_alo ,cc_ala);
endmodule
```

13.1.1 Resultados

O controle simplesmente obedece a tabela de bits de controle atualizando seus valores na borda de subida do clock e seu funcionamento pode ser observado abaixo:

```
VSIM 17> run -all
  Control: Clock = 0 Inst = 0 Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 0000 Rgr = 0 Alo = 0000 Ala = 0
  Control: Clock = 0 Inst = 1 Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 0000 Rgr = 0 Alo = 0000 Ala = 0
                               Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 1 Rgw = 00 Ioc = 0100 Rgr = 0 Alo = 0001 Ala = 0
  Control: Clock = 1
                     Inst = 1
  Control: Clock = 1
                     Inst = 2
                               Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 1
                                                                  Rgw = 00 Ioc = 0100 Rgr = 0 Alo =
                                                                                                     0001 Ala = 0
  Control: Clock = 0
                     Inst = 2
                               Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 1 Rgw = 00 Ioc = 0100 Rgr = 0 Alo =
                                                                                                     0001 \text{ Ala} = 0
  Control: Clock = 0 Inst = 3 Tmpwr = 0 Hlt
                                              = 1 Jmp = 0 Brc = 1
                                                                  Rgw = 00 Ioc = 0100 Rgr = 0 Alo =
  Control: Clock = 1
                     Inst = 3 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 0000 Ala = 0
                     Inst = 4 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 0000 Ala = 0
  Control: Clock = 1
  Control: Clock = 0
                     Inst = 4 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Row = 00 Ioc = 1100 Ror = 1 Alo = 0000 Ala = 0
                     Inst = 5
  Control: Clock = 0
                               Tmpwr = 1 Hlt =
                                                1 Jmp = 0 Brc = 0
                                                                  Rgw = 00 Ioc = 1100 Rgr = 1 Alo =
  Control: Clock = 1
                     Inst = 5 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 0011 Ala = 0
  Control: Clock = 1
                     Inst = 6 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 0011 Ala = 0
  Control: Clock = 0 Inst = 6 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 0011 Ala = 0
                               Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rqw = 00 Ioc = 1100 Rqr = 1 Alo = 0011 Ala = 0
  Control: Clock = 0
                     Inst = 7
  Control: Clock = 1
                     Inst = 7
                               Impwr = 0 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 0 Alo = 0101 Ala = 0
                     Inst = 8 Tmpwr = 0 Hlt
  Control: Clock = 1
                                              = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 0 Alo = 0101 Ala = 0
  Control: Clock = 0
                     Inst = 8 Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 0 Alo = 0101 Ala = 0
  Control: Clock = 0 Inst = 9 Tmpwr = 0 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 0 Alo = 0101 Ala = 0
  Control: Clock = 1 Inst = 9 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 1000 Ala = 0
  Control: Clock = 1 Inst = 10 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 1000 Ala = 0 Control: Clock = 0 Inst = 10 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 1000 Ala = 0
  Control: Clock = 0 Inst = 11 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 00 Ioc = 1100 Rgr = 1 Alo = 1000 Ala =
  Control: Clock = 1 Inst = 11 Tmpwr = 0 Hlt = 1 Jmp = 1 Brc = 0 Rgw = 01 Ioc = 1100 Rgr = 0 Alo = 1000 Ala = 0
  Control: Clock = 1 Inst = 12 Tmpwr = 0 Hlt = 1 Jmp = 1 Brc = 0 Rgw = 01 Ioc = 1100 Rgr = 0 Alo = 1000 Ala =
  Control: Clock = 0
                     Inst = 12 Tmpwr = 0 Hlt = 1 Jmp = 1 Brc = 0 Rgw = 01 Ioc = 1100 Rgr = 0 Alo = 1000 Ala = 0
  Control: Clock = 0 Inst = 13 Tmpwr
                                      = 0 Hlt
                                               = 1 Jmp = 1 Brc = 0 Rgw = 01 Ioc = 1100 Rgr = 0 Alo
  Control: Clock = 1 Inst = 13 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 1000 Rgr = 0 Alo = 1000 Ala =
  Control: Clock = 1 Inst = 14 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 1000 Rgr = 0 Alo = 1000 Ala = 0
  Control: Clock = 0 Inst = 14 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 1000 Rgr = 0 Alo = 1000 Ala = 0
                     Inst = 15 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 1000 Rgr = 0 Alo = 1000 Ala = 0
  Control: Clock = 0
                     Inst = 15 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 0110 Rgr = 0 Alo = 0000 Ala =
  Control: Clock = 1
  Control: Clock = 1
                     Inst = 16 Tmpwr
                                      = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 0110 Rgr = 0 Alo = 0000 Ala =
  Control: Clock = 0 Inst = 16 Tmpwr = 1 Hlt = 1 Jmp = 0 Brc = 0 Rgw = 11 Ioc = 0110 Rgr = 0 Alo = 0000 Ala = 1
```

Figura 16: Simulação módulo de controle

14 ALU

O ALU ou ULA faz as operações lógicas e aritméticas do processador, abaixo podemos ver o código verilog desse componente, acima do código há um comentário explicando suas entradas e saídas.

```
//Modulo de ALU:
//Entradas:
          in0: entrada0 da ALU
//
11
          in1: entrada1 da ALU
          alo: Bits de controle da ALU
//Saidas:
          zero: saida de controle da ALU
11
          out0: saida da ALU
          ovrflw: overflow da ALU
11
module nR_ALU(in0,in1,alo,u_zero,u_out0,ovrflw);
     input[7:0] in0,in1,alo;
     output reg [1:0] ovrflw;
     output reg u_zero;
     output reg [7:0] u_out0;
     initial begin
          ovrflw <=0:
          u_zero <= 0;
          u_out0 <=0;
     end
     always@(*)
          case(alo)
```

```
4'b0000: begin//add-0
    u_zero <= 0;
    if(in0+in1>8'b11111111) begin//negative overflow
           u_out0 <= 128+(in0+in1);
           ovrflw <= 2 ' b10;
    else if(in0+in1>8'b011111111 & in0<=8'b01111111 & in1
        <=8'b0111111) begin//positive overflow
          u_out0 <= (128-(in0+in1));
           ovrflw <= 2, b01;
    end
    else begin
          u_out0 <= in0 + in1;
           ovrflw <=0;
    \verb"end"
   end
4'b0001: begin//sub-1
   u_zero <=0;
   if(in0-in1>8'b11111111) begin//negative overflow
          u_out0 <= 128+(in0-in1);
           ovrflw <= 2, b01;
    end else if(in0-in1>8'b011111111 & in0>8'b011111111 &
        in1>8'b01111111) begin//positive overflow
          u_out0 <= 128 - (in0 - in1);
           ovrflw <= 2 'b10;
    end
    else begin
          u_out0 \le in0 - in1;
          ovrflw <=0;
    end
    end
4'b0010: begin//flag test-2
    ovrflw <= 0;
    if((in0\&in1)==in1 \& in0>0) begin
          u_out0 <= in0 - in1;
          u_zero <=1;
    end else u_zero=0;
    end
4'b0011: begin//and-3
    ovrflw <= 0;
     u_zero <=0;
     u_out0 <= in0&in1;
end
4'b0100: begin//or-4
    ovrflw <=0;
     u_zero <=0;
     u_out0 <= (in0 | in1);
4'b0101: begin//nor-5
    ovrflw <=0;
     u_zero <=0;
     u_out0 <=~(in0|in1);
     end
4'b0110: begin//less-6
    ovrflw <=0;
    u_out0 <=0;
     u_zero <= (in0 > in1);
     end
4'b0111: begin//sl-7
    ovrflw <= 0;
     u_zero <= 0;
     u_out0 <= in0 << in1;
```

```
end
            4'b1000: begin//sr-8
               ovrflw <= 0;
               u_zero <=0;
                u_out0 <= in0 >> in1;
                 end
          endcase
endmodule
//Modulo de Somador:
//Entradas:
          in0: entrada0 do somador
//
          in1: entrada1 do somador
//Saidas:
          out0: saida do somador
//
module nR_Adder(in0,in1,add_out0);
     input[7:0] in0,in1;
     output[7:0] add_out0;
     assign add_out0=in0+in1;
endmodule
```

Para verificar o funcionamento do componente foi criado um código extra para simulações que é o código abaixo:

```
//MODULOS DE TESTE
module nR_ALU_Test();
     integer u_in0=0;
     integer u_in1=0;
     integer u_alo=0;
     wire zero;
     wire[7:0] out0;
     wire[1:0] ovrflw;
     always
     begin
          #1 u_in0<=u_in0+1; if(u_in0>3) begin u_in0<=0; u_in1=
              u_in1+1; end if(u_in1>3) begin u_in1<=0; u_alo=u_alo
              +1; end if(u_alo>4'b0001) $stop;
     end
     initial
     begin
          $monitor("ALU: Alo = %0d In0 = %0d In1 = %0d Out = %0d
              Zero = %b Overflow = %b",u_alo,u_in0,u_in1,out0,zero,
              ovrflw);
     end
    nR_ALU ULA(u_in0,u_in1,u_alo,zero,out0,ovrflw);
endmodule
module nR_Adder_Test();
     integer a_in0=0;
     integer a_in1=0;
     wire[7:0] a_out;
     always
     begin
```

14.1.1 Resultados

A ULA funciona de forma assíncrona, então devemos observar apenas as entradas e o código de cada operação, para essa simulação foram testadas todas as possibilidades de operações, porém so algumas serão mostradas. É facilmente visível que o módulo está funcional. A imagens das simulações estão abaixo.

```
# ALU: Alo = 0 In0 = 3 In1 = 0 Out = 3 Zero = 0 Overflow = 00
# ALU: Alo = 0 In0 = 4 In1 = 0 Out = 4 Zero = 0 Overflow = 00
# ALU: Alo = 0 In0 = 0 In1 = 1 Out = 1 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 1 In1 = 1 Out = 2 Zero = 0 Overflow = 00
# ALU: Alo = 0 In0 = 2 In1 = 1 Out = 3 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0
                     = 3 In1
                             = 1 Out = 4 Zero = 0 Overflow
 ALU: Alo = 0 In0 = 4 In1 = 1 Out = 5 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 0 In1 = 2 Out = 2 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 1 In1 = 2 Out = 3 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 2 In1 = 2 Out = 4 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 3 In1 = 2 Out = 5 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0
                    = 4 In1
                             = 2 Out = 6 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 0 In1 = 3 Out = 3 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 1 In1 = 3 Out = 4 Zero = 0 Overflow = 00
# ALU: Alo = 0 In0 = 2 In1 = 3 Out = 5 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 3 In1 = 3 Out = 6 Zero = 0 Overflow = 00
 ALU: Alo = 0 In0 = 4 In1
                             = 3 Out = 7 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 0 In1 = 0 Out = 0 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 1 In1 = 0 Out = 1 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 2 In1 = 0 Out = 2 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 3 In1 = 0 Out = 3 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 4 In1 = 0 Out = 4 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 0 In1
                             = 1 Out = 255 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 1 In1 = 1 Out = 0 Zero = 0 Overflow = 00
# ALU: Alo = 1 In0 = 2 In1 = 1 Out = 1 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 3 In1 = 1 Out = 2 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0
                    = 4 In1 = 1 Out = 3 Zero = 0 Overflow = 00
  ALU: Alo = 1 In0 = 0 In1 = 2 Out = 254 Zero = 0 Overflow = 00
 ALU: Alo = 1 In0 = 1 In1 = 2 Out = 255 Zero = 0 Overflow = 00
ALU: Alo = 1 In0 = 2 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 1 In0 = 3 In1 = 2 Out = 1 Zero = 0 Overflow = 00
```

Figura 17: Simulação ALU, operação de soma e subtração

```
ALU: Alo = 2 InO = 2 In1 = 1 Out = 0 Zero = 0 Overflow = 00 ALU: Alo = 2 InO = 3 In1 = 1 Out = 2 Zero = 1 Overflow = 00
ALU: Alo = 2 In0 = 4 In1 = 1 Out = 2 Zero = 0 Overflow = 00
ALU: Alo = 2 InO = 0 In1 = 2 Out = 2 Zero = 0 Overflow = 00
                            = 2 Out = 2 Zero = 0 Overflow =
ALU: Alo = 2 \text{ In0} = 1 \text{ In1}
ALU: Alo = 2 \text{ In0} = 2 \text{ In1}
                            = 2 Out = 0 Zero = 1 Overflow =
ALU: Alo = 2 In0 = 3 In1 = 2 Out = 1 Zero = 1 Overflow = 00 ALU: Alo = 2 In0 = 4 In1 = 2 Out = 1 Zero = 0 Overflow = 00
ALU: Alo = 2 In0 = 0 In1 = 3 Out = 1 Zero = 0 Overflow = 00
ALU: Alo = 2 In0 = 1 In1 = 3 Out = 1 Zero = 0 Overflow =
ALU: Alo = 2 In0 = 2 In1 = 3 Out = 1 Zero = 0 Overflow =
ALU: Alo = 2 In0 = 3 In1 = 3 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 2 In0 = 4 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 0 In1 = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 1 In1 = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3
              In0 = 2 In1 = 0 Out = 0 Zero = 0 Overflow =
ALU: Alo = 3 In0 = 3 In1 = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 4 In1 = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 0 In1 = 1 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 1 In1 = 1 Out = 1 Zero = 0 Overflow = 00
ALU: Alo =
              In0 = 2 In1 = 1 Out = 0 Zero = 0 Overflow =
ALU: Alo = 3 In0 = 3 In1 = 1 Out = 1 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 4 In1 = 1 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 0 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 1 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 InO = 2 In1 = 2 Out = 2 Zero = 0 Overflow =
ALU: Alo = 3 In0 = 3 In1 = 2 Out = 2 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 4 In1 = 2 Out = 0 Zero = 0 Overflow = 00 ALU: Alo = 3 In0 = 0 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 1 In1 = 3 Out = 1 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 2 In1 = 3 Out = 2 Zero = 0 Overflow = 00
ALU: Alo = 3 In0 = 3 In1 = 3 Out = 3 Zero = 0 Overflow = 00
```

Figura 18: Simulação ALU, operação de flag e and

```
ALU: Alo = 6 In0 = 0 In1 = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 1 In1 = 0 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 In0 = 2 In1 = 0 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 InO = 3 In1 = 0 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 InO = 4 In1 = 0 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 In0
                   = 0 In1 = 1 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 1 In1 = 1 Out = 0 Zero = 0 Overflow =
ALU: Alo = 6 In0 = 2 In1 = 1 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 In0 = 3 In1 = 1 Out = 0 Zero = 1 Overflow = 00 ALU: Alo = 6 In0 = 4 In1 = 1 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 In0 = 0 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 1 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 2 In1 = 2 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 InO = 3 In1 = 2 Out = 0 Zero = 1 Overflow = 00 ALU: Alo = 6 InO = 4 In1 = 2 Out = 0 Zero = 1 Overflow = 00
ALU: Alo = 6 InO = 0 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 1 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0
                   = 2 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0
                   = 3 In1 = 3 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 6 In0 = 4 In1 = 3 Out = 0 Zero = 1 Overflow = 00
                    : C:/Users/nanoTech Corp/Desktop/ALU/ALU_Test
** Note: $stop
   Time: 100 ps Iteration: 0 Instance: /nR_ALU_Test
```

Figura 19: Simulação ALU, operação de less

```
ALU: Alo = 4 In0 = 3 In1 = 1 Out = 3 Zero = 0 Overflow = 00
ALU: Alo = 4 In0 = 4 In1 = 1 Out = 5 Zero = 0 Overflow = 00
ALU: Alo = 4 In0
                   = 0 In1
                            = 2 Out = 2 Zero = 0 Overflow =
                  = 1 In1 = 2 Out = 3 Zero = 0 Overflow = = 2 In1 = 2 Out = 2 Zero = 0 Overflow =
ALU: Alo = 4 In0
ALU: Alo = 4 In0
ALU: Alo = 4 In0
                   = 3 In1 = 2 Out = 3 Zero = 0 Overflow =
                     4 In1
ALU: Alo
            4 In0
                                Out = 6 Zero = 0 Overflow =
ALU: Alo
          = 4 In0
                   = 0 In1
                            = 3 Out = 3 Zero = 0 Overflow =
ALU: Alo = 4 In0
                   = 1 In1 = 3 Out = 3 Zero = 0 Overflow =
ALU: Alo = 4 In0
                   = 2 In1
                            = 3 Out = 3 Zero = 0 Overflow = 00
ALU: Alo = 4 In0
                   = 3 In1 = 3 Out = 3 Zero = 0 Overflow = 00
ALU: Alo
                   = 4 In1
            4 In0
                            = 3 Out = 7 Zero = 0 Overflow = 00
ALU: Alo
            5 In0
                   = 0 In1
                            = 0 Out = 255 Zero = 0 Overflow = 00
ALU: Alo = 5 In0 = 1 In1 = 0 Out = 254 Zero = 0 Overflow = 00 ALU: Alo = 5 In0 = 2 In1 = 0 Out = 253 Zero = 0 Overflow = 00
ALU: Alo = 5 In0
                   = 3 In1 = 0 Out = 252 Zero = 0 Overflow =
                                                                 00
ALU: Alo
            5 In0
                   = 4 In1
                            = 0 Out = 251 Zero = 0 Overflow =
ALU: Alo
            5
                   = 0 In1
                            = 1 Out = 254 Zero = 0 Overflow
              In0
ALU: Alo = 5 In0 = 1 In1 = 1 Out = 254 Zero = 0 Overflow = 00
                   = 2 In1 = 1 Out = 252 Zero = 0 Overflow = 00
ALU: Alo = 5 In0
ALU: Alo = 5 In0 = 3 In1 = 1 Out = 252 Zero = 0 Overflow = 00
ALU: Alo = 5 In0
                   = 4 In1
                            = 1 Out = 250 Zero = 0 Overflow = 00
ALU: Alo
              In0
                   = 0 In1
                            = 2 Out = 253 Zero = 0 Overflow =
ALU: Alo = 5 In0 = 1 In1 = 2 Out = 252 Zero = 0 Overflow = 00
ALU: Alo = 5 In0 = 2 In1 = 2 Out = 253 Zero = 0 Overflow = 00
ALU: Alo = 5 In0 = 3 In1 = 2 Out = 252 Zero = 0 Overflow = 00
ALU: Alo =
                   = 4 In1
                            = 2 \text{ Out} = 249
                                           Zero = 0 Overflow = 00
            5 In0
ALU: Alo =
              In0
                   = 0 In1
                                Out = 252 Zero = 0
                                                     Overflow =
ALU: Alo
            5 In0
                   = 1 In1
                            = 3 Out = 252 Zero = 0 Overflow = 00
ALU: Alo = 5 In0
                   = 2 In1
                            = 3 Out = 252 Zero = 0 Overflow = 00
ALU: Alo = 5 In0 = 3 In1 = 3 Out = 252 Zero = 0 Overflow = 00
              In0 = 4 In1 = 3 Out = 248 Zero = 0 Overflow = 00
```

Figura 20: Simulação ALU, operação de or e nor

```
Overflow
                                      Zero
ALU: Alo = 7
             In0 = 3 In1 = 0 Out = 3 Zero = 0 Overflow = 00
ALU: Alo =
             In0
                     In1
                         = 0 Out
                                      Zero = 0
                                                Overflow
ALU:
                   0
                            1 Out
                                    0
                                             0
     Alo
                      In1
                                      Zero
ALU: Alo =
             In0 = 1 In1
                          = 1 Out
                                  = 2 Zero = 0 Overflow = 00
AT.II: Alo =
             In0 = 2 In1
                          = 1 Out
                                  = 4 Zero = 0 Overflow = 00
ALU: Alo = 7
             In0 = 3 In1 = 1 Out = 6 Zero = 0 Overflow = 00
ALU: Alo =
             In0 = 4 In1
                         = 1 Out = 8 Zero = 0 Overflow = 00
ALU: Alo =
             In0
                 = 0 In1
                          = 2 Out
                                  = 0 Zero = 0 Overflow = 00
ALU: Alo = 7
             In0 = 1 In1
                         = 2 Out = 4 Zero = 0 Overflow = 00
             In0 = 2 In1 = 2 Out = 8 Zero = 0 Overflow = 00

In0 = 3 In1 = 2 Out = 12 Zero = 0 Overflow = 00
ALU: Alo = 7
ALU: Alo = 7
ALU: Alo =
             In0 = 4 In1 = 2 Out = 16 Zero = 0 Overflow = 00
                          = 3 Out
ALU: Alo =
             In0
                 = 0 In1
                                  = 0 Zero = 0 Overflow = 00
ALU: Alo = 7
             In0 = 1 In1 = 3 Out = 8 Zero = 0 Overflow = 00
ALU: Alo = 7
             In0 = 2 In1
                         = 3 Out = 16 Zero = 0 Overflow = 00
ALU: Alo = 7
             In0 = 3 In1 = 3 Out = 24 Zero = 0 Overflow = 00
ALU: Alo =
             In0 = 4 In1 = 3 Out = 32 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 0 In1
                         = 0 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0
                 = 1 In1
                          = 0 Out
                                  = 1 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 2 In1
                         = 0 Out
                                  = 2 Zero = 0 Overflow = 00
ALU: Alo = 8 In0 = 3 In1 = 0 Out = 3 Zero = 0 Overflow = 00
ALU: Alo = 8 In0 = 4 In1 = 0 Out = 4 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 0 In1 = 1 Out = 0 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 1 In1
                          = 1 Out
                                  = 0 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 2 In1
                          = 1 Out
                                  = 1 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 3 In1 = 1 Out = 1 Zero = 0 Overflow = 00
ALU: Alo = 8
             In0 = 4 In1 = 1 Out = 2 Zero = 0 Overflow = 00
ALU: Alo = 8
                 = 0 In1
                         = 2 Out
                                  = 0 Zero = 0 Overflow = 00
             In0
                         = 2 Out = 0 Zero = 0
ALU: Alo = 8
             In0
                 = 1 In1
                                                Overflow = 00
ALU: Alo = 8
                 = 2 In1
                          = 2 Out
                                  = 0 Zero = 0 Overflow = 00
             In0
ALU: Alo = 8 InO = 3 In1 = 2 Out = 0 Zero = 0 Overflow = 00
```

Figura 21: Simulação ALU, operação de shift esquerda e direita

A imagem abaixo contem a simulação do modulo somador, que adiciona 1 ou 0 ao endereço de next. A saída é a soma das entradas, seu funcionamento está correto.

```
# Adder: In0 = 12 In1 = 2 Out = 14
# Adder: In0 = 13 In1 = 2 Out = 15
# Adder: In0 = 14 In1 = 2 Out = 16
# Adder: In0 = 15 In1 = 2 Out = 17
   Adder: In0 = 16 In1 = 2 Out = 18
Adder: In0 = 0 In1 = 3 Out = 3
   Adder: In0 = 1 In1 = 3 Out = 4
   Adder: In0 = 2 In1 = 3 Out = 5
Adder: In0 = 3 In1 = 3 Out = 6
   Adder: In0 = 4 In1 = 3 Out =
   Adder: In0 = 5 In1 = 3 Out =
   Adder: In0 = 6 In1 = 3 Out = 9
Adder: In0 = 7 In1 = 3 Out = 10
Adder: In0 = 8 In1 = 3 Out = 11
   Adder: In0 = 9 In1 = 3 Out = 12
   Adder: In0 = 10 In1 = 3 Out = 13
Adder: In0 = 11 In1 = 3 Out = 14
   Adder: In0 = 12 In1 = 3 Out = 15
Adder: In0 = 13 In1 = 3 Out = 16
Adder: In0 = 14 In1 = 3 Out = 17
   Adder: In0 = 15 In1 = 3 Out = 18
  Adder: In0 = 16 In1 = 3 Out = 19
Adder: In0 = 16 In1 = 3 Out = 19
Adder: In0 = 0 In1 = 4 Out = 4
Adder: In0 = 1 In1 = 4 Out = 5
Adder: In0 = 2 In1 = 4 Out = 6
   Adder: In0 = 3 In1 = 4 Out =
   Adder: In0 = 4 In1 = 4 Out = 8
   Adder: In0 = 5 In1 = 4 Out = 9
   Adder: In0 = 6 In1 = 4 Out = 10
Adder: In0 = 7 In1 = 4 Out = 11
   Adder: In0 = 8 In1 = 4 Out = 12
   Adder: In0 = 9 In1 = 4 Out = 13
   Adder: In0 = 10 In1 = 4 Out = 14
Adder: In0 = 11 In1 = 4 Out = 15
```

Figura 22: Simulação módulo de soma

15 Código compilado

O código do programa compilado para nano Risk com a novas alterações do compilador é o código abaixo, espera-se que ele não sofra mais alterações

```
00011001//data seg size
00000001//data
00101100 00000000
10010110 00000010
10011010 00000001
01100101 00000000
11011100 00000001
11100000 00000001
00010100 00000010
10011010 00000001
00000001 00000010
00000010 00001000
00101000 00011010
00011100 \ 00010000
11000111//instructions
00010001
11001000 00010101
11100111 00000111
11101000 00001000
11010010 10001010
10110010 00000000
00110100 00100000
00111011 01010000
00111100 01100000
11000111 00010010
11001000 00010110
11100111 00000111
11101000 00001000
11010010 10001010
10110010 00000000
00110100 00100000
00111011 01011011
00111100 01101100
11000111 00010011
11001000 00010111
11100111 00000111
11101000 00001000
11010010 \ 10001010
10110010 \ 00000000
00110100 00100000
00111011 01011011
00111100 01101100
11000111 00010100
11001000 00011000
```

```
11100111 00000111
11101000 00001000
11010010 10001010
10110010 00000000
00110100 00100000
00111100 01101100
00111011 01011011
11011101 00000000
11001110 00000000
11010010 00001000
10000010 11010010
11010010 10000100
00010010 00000010
11010010 00000001
01000011 00110010
11111101 00000011
11010010 00000001
01000011 00110010
11111110 00000011
11101101 00001110
11101110 00011110
01001101 11001101
01001110 10111110
00110010 11011110
11101110 00000011
11010010 00000001
00110011 00110010
11101101 00000011
11010010 00000001
00110011 00110010
11010010 10000100
00010000 00100010
11010010 00000001
00111101 11010010
11010010 00000010
00111110 11100010
10110000 01001100
11010010 00000001
00111101 11010010
00000001 00000000
11010010 00000001
01000011 00110010
11111011 00000011
11010010 00000001
01000011 \ 00110010
11111100 00000011
10001011 01111000
11010010 \ 10100010
00011011 00000010
00111011 01110000
```

```
00111100 10000000
10110000 10100110
00111011 10000000
00111100 01110000
11010101 00000000
11010110 00000000
11010010 00000000
10000010 10110010
01110010 00100000
11010010 11000010
00010010 00000010
00110101 01011100
11010111 00000010
11010010 00000001
00111011 10110010
11010010 11010000
00100001 01110010
10110000 10101010
11101100 00000011
11010010 00000001
00110011 \ 00110010
11101011 00000011
11010010 00000001
00110011 00110010
10110100 \ 00000000
11010010 00000001
00110110 01100010
10110000 10101010
```

16 Multiplexador

Há no projeto multiplexadores de 2 e de 4 entradas. Os multiplexadores são importantes pois trabalham junto com o controle para definir o caminho dos dados, abaixo podemos ver o código verilog desse componente, acima do código há um comentario explicando suas entradas e saídas.

```
//Modulo de Multiplexacao:
//Entradas:
         in0: entrada 0
//
//
          in1: entrada 1
//
          sel: selecao
//Saidas:
//
          out: saida
module nR_MUX2(in0,in1,sel,m_out);
    input[7:0] in0,in1;
     input sel;
     output [7:0] m_out;
     assign m_out = (in0&~sel) | (in1&sel);
endmodule
//Modulo de Multiplexacao:
//Entradas:
```

```
in0: entrada 0
//
          in1: entrada 1
//
          in2: entrada 2
//
          in3: entrada 3
          sel: selecao
//Saidas:
//
          out: saida
module nR_MUX4(in0,in1,in2,in3,sel,out);
     input[7:0] in0,in1,in2,in3;
     input[1:0] sel;
     output reg[7:0] out;
     always@(*)
     case(sel)
          0: out <= in0;
          1: out <= in1;
          2: out <= in2;
          3: out <= in3;
     endcase
endmodule
```

Para verificar o funcionamento do componente foi criado um código extra para simulações que é o código abaixo:

```
//MODULOS DE TESTE
module nR_MUX_Test();
     integer mux_in0=2;
     integer mux_in1=3;
     wire[7:0] mux_out;
     reg mux_sel0;
     always
     begin
          #1 mux_sel0 <= ~mux_sel0;
     end
     initial
     begin
          mux_sel0 <= 1'b0;
          $monitor("MUX2: In0 = %0d In1 = %0d Sel = %b Out = %0d",
              mux_in0,mux_in1,mux_sel0,mux_out);
          #60 $stop;
     end
     nR_MUX2 M2(mux_in0, mux_in1, mux_sel0, mux_out);
endmodule
module nR_MUX4_Test();
     integer mux_in0=11;
     integer mux_in1=12;
     integer mux_in2=13;
     integer mux_in3=14;
     wire[7:0] mux1_out;
     integer mux_sel1=0;
     always
     begin
          #1 mux_sel1 <= mux_sel1 +1; if(mux_sel1 >= 3) mux_sel1 <= 0;</pre>
     initial
```

16.1.1 Resultados

É possível verificar seu funcionando comparando a simulação abaixo com a tabela da verdade de um MUX.

```
VSIM 60> run -all
# MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
# MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
# MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Se1 = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
 MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
 MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1 MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Se1 = 1 Out = 1
 MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
 MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
  MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
  MUX2: In0 = 0 In1 = 1 Sel = 0 Out = 0
# MUX2: In0 = 0 In1 = 1 Sel = 1 Out = 1
```

Figura 23: Simulação MUX duas entradas

Figura 24: Simulação MUX quatro entradas

17 Portas lógicas e controle de fluxo

A portas lógicas usadas são: NOT, AND(2 entradas) e OR(4 entradas), além do controle de fluxo que é uma OR de duas entradas. O código desses componentes está abaixo.

```
//Modulo de Controle de fluxo:
//Entradas:
//
          branch: sinal de controle de branch
          jump: sinal de controle de jump
//Saidas:
          out: saida
module nR_FluxCtrl(branch, jump,out);
     input branch,jump;
     output out;
     assign out = branch | jump;
endmodule
//Modulo de NOT:
//Entradas:
//
          in: entrada
//Saidas:
          out: saida
module nR_NOT(in,out);
     input in;
     output out;
     assign out = ~in;
endmodule
//Modulo de AND2:
//Entradas:
```

```
in0: entrada 0
          in1: entrada 1
//Saidas:
//
          out: saida
module nR_AND2(in0,in1,out);
     input in0,in1;
     output out;
     assign out = in0&in1;
endmodule
//Modulo de AND4:
//Entradas:
         in0: entrada 0
//
          in1: entrada 1
//
         in2: entrada 2
//
         in3: entrada 3
//Saidas:
//
         out: saida
module nR_AND4(in0,in1,in2,in3,out);
     input in0,in1,in2,in3;
     output out;
     assign out = in0&in1&in2&in3;
endmodule
//Modulo de OR4:
//Entradas:
//
         in0: entrada 0
//
          in1: entrada 1
//
          in2: entrada 2
//
          in3: entrada 3
//Saidas:
          out: saida
module nR_OR4(in0,in1,in2,in3,out);
     input in0,in1,in2,in3;
     output out;
assign out = in0|in1|in2|in3;
endmodule
```

Por serem portas lógicas, a simulação escolhida foi por ondas, que é mais simples e de fácil visualização.

17.1.1 Resultados

Os resultados das simulações está abaixo e condizem com os resultados esperados.



Figura 25: Simulação AND duas entradas




Figura 26: Simulação porta AND quatro entradas



Figura 27: Simulação módulo de controle de fluxo



Figura 28: Simulação porta NOT



Figura 29: Simulação porta OR quatro entradas

18 BitCmp & BitExt

No projeto o BitExt é de 4 para 8 e o BitCmp é de 8 para 1. Esses componentes ligam vias de diferentes larguras, o BitExt coloca zeros não significativos na entrada e o BitCmp compacta os bits fazendo operações OR entre eles.

```
//Modulo de Compactador de Bit:
//Entradas:
//
          in: entrada
//Saidas:
          out: saida
module nR_BitCmp(in,out);
    input[7:0] in;
     output out;
     assign out =in[0]|in[1]|in[2]|in[3]|in[4]|in[5]|in[6]|in[7];
endmodule
//Modulo de Extensor de Bit:
//Entradas:
          in: entrada
//Saidas:
//
          out: saida
module nR_BitExt(in,out);
    input[3:0] in;
```

```
output[7:0] out;
assign out = {0,in};
endmodule
```

Por ser mais simples, a simulação escolhida foi por ondas, que é mais simples e de fácil visualização.

18.1.1 Resultados

Os resultados foram o esperado.




Figura 30: Simulação compactador de bits




Figura 31: Simulação extensor de bits

19 Correções

Algumas modificações e adições foram feitas no código do nanoRisk.

19.1 Nova Porta lógica

foi feita uma nova porta lógica AND, essa com largura de entrada e saída de 8 bits, ela não foi feita antes devido a uma falta de atenção, se viu necessário o uso dela no caminho de dados. O código dessa porta está abaixo:

```
//Modulo de 8AND2:
//Entradas:
          in0: entrada 0
//
          in1: entrada 1
//Saidas:
          out: saida
module nR_8AND2(in0,in1,out);
     input[7:0] in0;
     input in1;
     output reg[7:0] out;
     always@(*)
      if(in1)
        out <= in0;
      else
        out <=0:
endmodule
```

19.2 Alteração no código de Memória

O código de memória foi alterado também para evitar problemas futuros, na inicialização ele, agora define como zero a saída mas não zera todos os espaços de memória como fazia antes. Com as alterações o novo código é:

```
//Modulo memory: dataMem, instrMem
//Entradas:
          clk: clock(escrita=borda de subida,leitura=borda de
//
    descida)
          clr: limpa a memoria caso seja 1
          adrIn0: endereco onde deve gravar um valor
//
          in0: valor a ser gravado
//
//
          adrOutO: endereco de leitura do valor O
//
          canWrt: habilita escrita
//
          canRd: habilita leitura
//Saidas:
          out0: valor lido em 0
module nR_Memory(clk,in0,m_out0,adrIn0,adrOut0,canWrt,canRd,clr);
     input clk,clr,canWrt,canRd;
     input[7:0] in0;
     input [3:0] adrInO, adrOutO;
     output reg[7:0] m_out0;
     reg [7:0] m_mem [255:0];
     integer m_i;
     initial
     begin
                m_out0 <=0;
     always @ ( posedge clk & canWrt ) begin
          if("clr)
               m_mem[adrIn0] <= in0;</pre>
     end
```

19.3 Alteração no código do Extensor de Bits

O código do extensor de bits não estava compilando em todos os computadores/versões do modelSIM, por isso, foram feitas alterações na sintaxe do código para deixar tudo mais explicito evitando erros. A lógica manteve a mesma, o novo código é:

```
//Modulo de Extensor de Bit:
//Entradas:
// in: entrada
//Saidas:
// out: saida
module nR_BitExt(in,out);
   input[3:0] in;
   output[7:0] out;
   assign out = {4'b0000,in};
endmodule
```

20 Código do Processador

O código do processador é a união de todos os componentes até então desenvolvidos seguindo os moldes do diagrama do processador.

```
module nRProcessor(clk,reset);
 input clk,reset;
 wire[7:0] im_addr,im_out;
 wire[7:0] dm_out;
 wire[7:0] nxtmux_in0,nxtmux_in1;
 wire[7:0] ctrlmux1_in0;
 wire nxtmux_sel,ctrlmux2_sel;
 wire ctrl2Cmp_out;
 wire adder_input;
 wire ULA_ZerO, branchAND_out;
 wire[1:0] regs_ovrflw;
 wire[7:0] regs_in0;
 wire[3:0] regs_adrIn0,regs_adrOut1;
 wire[7:0] regs_out0,regs_out1,regs_out2;
 wire[7:0] nxt_in;
 wire[7:0] ghost0_in,ghost1_in,ghost0_out,ghost1_out;
 wire ctrl_tmpwr,ctrl_hlt,ctrl_jmp,ctrl_brc,ctrl_rgr,ctrl_ala;
 wire[1:0] ctrl_rgw;
 wire[3:0] ctrl_alo,ctrl_ioc;
 wire[7:0] ULA_in1,ULA_out;
 wire haltNOTscape, haltScape;
 wire realClk, bitshift_out0;
```

```
nR_Memory InstructionsMemory(clk,8'b00000000,im_out,8'b00000000,
    im_addr,1'b0,1'b1,1'b0);
nR_Register Next(clk,nxt_in,im_addr,reset);
nR_Memory DataMemory(realClk,regs_out1,dm_out,ULA_out,ULA_out,
    ctrl_ioc[1],ctrl_ioc[0],1'b0);
nR_MUX2 NextMUX(nxtmux_in0,nxtmux_in1,nxtmux_sel,nxt_in);
nR_FluxCtrl FluxControl(branchAND_out,ctrl_jmp,nxtmux_sel);
nR_AND2 FluxAND(ctrl_brc,ULA_Zer0,branchAND_out);
nR_OR4 AdderOr(reset,ctrl_hlt,haltScape,1'b0,adder_input);
nR_Adder Adder(im_addr, {7'b0, adder_input}, nxtmux_in0);
nR_BitShifter BitShift(clk,bitshift_out0,realClk,1'b0);
nR_8AND2 Ghost0_And(im_out,bitshift_out0,ghost0_in);
nR_8AND2 Ghost1_And(im_out,realClk,ghost1_in);
nR_Register Ghost0(clk,ghost0_in,ghost0_out,reset);
nR_Register Ghost1(clk,ghost1_in,ghost1_out,reset);
nR_MUX2 CtrlMUX1(ctrlmux1_in0,regs_out2,ctrl_brc,nxtmux_in1);
nR_MUX2 CtrlMUX2(ghost1_out,regs_out1,ctrlmux2_sel,ctrlmux1_in0);
nR_BitCmp Ctrl2Cmp(ghost1_out,ctrl2Cmp_out);
nR_NOT Ctrl2Not(ctrl2Cmp_out,ctrlmux2_sel);
nR_Control Control(realClk,ghost0_out[7:4],ctrl_tmpwr,ctrl_hlt,
    ctrl_jmp,ctrl_brc,ctrl_rgw,ctrl_ioc,ctrl_rgr,ctrl_alo,
    ctrl_ala);
nR_MUX2 RegWriteMUX(8'b00000010, {4'b0,ghost0_out[3:0]},ctrl_tmpwr
    ,regs_adrIn0);
nR_RegisterBank Registers (realClk, regs_in0, regs_out0, regs_out1,
    regs_out2, regs_adrIn0, ghost1_out[7:4], regs_adrOut1, ghost1_out
    [3:0], ctrl_ioc[3], ctrl_ioc[2], reset, regs_ovrflw);
nR_MUX2 AdrRead1MUX({4'b0,ghost0_out[3:0]},{4'b0,ghost1_out
    [3:0]},ctrl_rgr,regs_adrOut1);
nR_MUX4 WriteMUX(ULA_out,nxtmux_in0,dm_out,ghost1_out,ctrl_rgw,
   regs_in0);
nR_MUX2 ALUMUX(regs_out1, {4'b0,ghost1_out[3:0]},ctrl_ala,ULA_in1)
nR_ALU ULALA(regs_out0,ULA_in1,ctrl_alo,ULA_Zer0,ULA_out,
   regs_ovrflw);
nR_BitCmp HaltCmp(regs_out1,haltNOTscape);
nR_NOT HaltNot(haltNOTscape,haltScape);
always@(reset) begin
  DataMemory.m_mem[0] <=8'b00000001;
   DataMemory.m_mem[1] <=8'b00101100;
   DataMemory.m_mem[2] <=8', b000000000;</pre>
   DataMemory.m_mem[3] <=8'b10010110;</pre>
   DataMemory.m_mem[4] <=8 'b00000010;</pre>
   DataMemory.m_mem[5] <=8'b10011010;
   DataMemory.m_mem[6] <= 8'b00000001;
   DataMemory.m_mem[7] <= 8' b01100101;</pre>
   DataMemory.m_mem[8] <=8' b00000000;</pre>
   DataMemory.m_mem[9] <=8'b11011100;
   DataMemory.m_mem[10] <=8'b00000001;
   DataMemory.m_mem[11] <=8'b11100000;
   DataMemory.m_mem[12] <=8'b00000001;
   DataMemory.m_mem[13] <=8'b00010100;
   DataMemory.m_mem[14] <=8'b00000010;
   DataMemory.m_mem[15] <= 8 ' b10011010;</pre>
   DataMemory.m_mem[16] <=8'b00000001;
   DataMemory.m_mem[17] <=8'b00000001;
   DataMemory.m_mem[18] <=8', b00000010;
   {\tt DataMemory.m\_mem[19] <= 8', b00000010;}
   DataMemory.m_mem[20] <= 8 'b00001000;
```

```
DataMemory.m_mem[21] <=8'b00101000;
     DataMemory.m_mem[22] <=8'b00011010;
     DataMemory.m_mem[23] <=8'b00011100;
     DataMemory.m_mem[24] \le 8, b00010000;
initial begin
#1 begin
//data seg
     DataMemory.m_mem[0] <=8'b00000001;
     DataMemory.m_mem[1] <=8'b00101100;
     DataMemory.m_mem[2] <=8'b00000000;
     DataMemory.m_mem[3] <=8'b10010110;
     DataMemory.m_mem[4] <=8'b00000010;
     DataMemory.m_mem[5] <=8'b10011010;
     DataMemory.m_mem[6] <=8'b00000001;
     DataMemory.m_mem[7] <=8'b01100101:
     DataMemory.m_mem[8] <=8'b00000000;
     DataMemory.m_mem[9] <= 8'b11011100;
     DataMemory.m_mem[10] <=8'b00000001;
     DataMemory.m_mem[11] <=8'b11100000;
     DataMemory.m_mem[12] <=8 'b00000001;
     DataMemory.m_mem[13] <=8'b00010100;
     DataMemory.m_mem[14] <=8 'b00000010;
     DataMemory.m_mem[15] <=8'b10011010;
     DataMemory.m_mem[16] <=8 'b00000001;
     DataMemory.m_mem[17] <= 8 'b00000001;
     DataMemory.m_mem[18] <=8'b00000010;
     DataMemory.m_mem[19] <=8'b00000010;
     DataMemory.m_mem[20] <= 8 'b00001000;
     DataMemory.m_mem[21] <=8'b00101000;
     DataMemory.m_mem[22] <=8 'b00011010;
     DataMemory.m_mem[23] <=8 'b00011100;
     DataMemory.m_mem[24] <=8 'b00010000;
//instructions seg
     InstructionsMemory.m_mem[0] <=8'b11000111;</pre>
     InstructionsMemory.m_mem[1] <=8'b00010001;</pre>
     InstructionsMemory.m_mem[2] <=8'b11001000;</pre>
     InstructionsMemory.m_mem[3] <=8'b00010101;</pre>
     InstructionsMemory.m_mem[4] <=8'b11100111;</pre>
     InstructionsMemory.m_mem[5] <=8'b00000111;</pre>
     InstructionsMemory.m_mem[6] <= 8' b11101000;</pre>
     {\tt InstructionsMemory.m\_mem[7] <= 8', b00001000;}
     InstructionsMemory.m_mem[8] <=8'b11010010;</pre>
     InstructionsMemory.m_mem[9] <= 8' b10001010;</pre>
     InstructionsMemory.m_mem[10] <=8'b10110010;</pre>
     InstructionsMemory.m_mem[11] <=8', b000000000;</pre>
     InstructionsMemory.m_mem[12] <=8' b00110100:</pre>
     InstructionsMemory.m_mem[13] <= 8' b00100000;</pre>
     InstructionsMemory.m_mem[14] <= 8' b00111011;</pre>
     InstructionsMemory.m_mem[15] <=8' b01010000;</pre>
     InstructionsMemory.m_mem[16] <= 8' b00111100;</pre>
     InstructionsMemory.m_mem[17] <= 8' b01100000;</pre>
     InstructionsMemory.m_mem [18] \leq=8'b11000111;
     InstructionsMemory.m_mem[19] <= 8' b00010010;</pre>
     InstructionsMemory.m_mem[20] <=8' b11001000;</pre>
     InstructionsMemory.m_mem[21] <= 8' b00010110;</pre>
     InstructionsMemory.m_mem[22] <= 8' b11100111;</pre>
     {\tt InstructionsMemory.m\_mem\,[23] <= 8', b00000111;}
     InstructionsMemory.m_mem[24] <= 8' b11101000;</pre>
     InstructionsMemory.m_mem[25] <= 8' b00001000;</pre>
```

```
InstructionsMemory.m_mem[26] <=8' b11010010;</pre>
InstructionsMemory.m_mem[27] <=8'b10001010;</pre>
InstructionsMemory.m_mem[28] <=8' b10110010;</pre>
InstructionsMemory.m_mem[29] \le 8, b00000000;
InstructionsMemory.m_mem[30] <= 8' b00110100;</pre>
InstructionsMemory.m_mem[31] <=8'b00100000;</pre>
InstructionsMemory.m_mem[32] <=8'b00111011;</pre>
InstructionsMemory.m_mem[33] <= 8' b01011011;</pre>
InstructionsMemory.m_mem[34] \le 8, b00111100;
InstructionsMemory.m_mem[35] <=8'b01101100;</pre>
InstructionsMemory.m_mem[36] <= 8' b11000111;</pre>
InstructionsMemory.m_mem[37] \le 8, b00010011;
InstructionsMemory.m_mem[38] <=8'b11001000;</pre>
InstructionsMemory.m_mem[39] <= 8' b00010111;</pre>
InstructionsMemory.m_mem[40] <= 8' b11100111;</pre>
InstructionsMemory.m_mem[41] <= 8' b00000111;</pre>
InstructionsMemory.m_mem [42] \leq 8, b11101000;
InstructionsMemory.m_mem[43] <=8' b00001000;</pre>
InstructionsMemory.m_mem[44] <=8' b11010010;</pre>
InstructionsMemory.m_mem[45] <= 8' b10001010;</pre>
InstructionsMemory.m_mem [46] \leq 8, b10110010;
InstructionsMemory.m_mem[47] <=8' b000000000;</pre>
InstructionsMemory.m_mem[48] <=8'b00110100;</pre>
InstructionsMemory.m_mem[49] <= 8' b00100000;</pre>
InstructionsMemory.m_mem[50] <=8', b00111011;</pre>
InstructionsMemory.m_mem[51] <= 8' b01011011;</pre>
InstructionsMemory.m_mem[52] <= 8' b00111100;</pre>
InstructionsMemory.m_mem[53] \le 8, b01101100;
InstructionsMemory.m_mem[54] <=8'b11000111;</pre>
InstructionsMemory.m_mem[55] <= 8' b00010100;</pre>
InstructionsMemory.m_mem[56] <=8'b11001000;</pre>
InstructionsMemory.m_mem[57] <= 8' b00011000;</pre>
InstructionsMemory.m_mem[58] <= 8' b11100111;</pre>
InstructionsMemory.m_mem[59] <=8'b00000111;</pre>
InstructionsMemory.m_mem[60] <= 8' b11101000;</pre>
InstructionsMemory.m_mem[61] <=8' b00001000;</pre>
InstructionsMemory.m_mem [62] \leq 8; b11010010;
InstructionsMemory.m_mem[63] <=8' b10001010;</pre>
InstructionsMemory.m_mem[64] <=8'b10110010;</pre>
InstructionsMemory.m_mem[65] <= 8' b000000000;</pre>
InstructionsMemory.m_mem[66] <=8', b00110100;</pre>
InstructionsMemory.m_mem[67] <= 8' b00100000;</pre>
InstructionsMemory.m_mem[68] <= 8' b00111100;</pre>
InstructionsMemory.m_mem[69] \le 8, b01101100;
{\tt InstructionsMemory.m\_mem\,[70] <= 8', b00111011;}
InstructionsMemory.m_mem[71] <= 8' b01011011;</pre>
InstructionsMemory.m_mem[72] <=8' b11011101;</pre>
InstructionsMemory.m_mem[73] <= 8' b000000000;</pre>
InstructionsMemory.m_mem[74] <=8'b11001110;</pre>
InstructionsMemory.m_mem[75] <=8'b00000000;</pre>
InstructionsMemory.m_mem[76] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[77] \le 8, b00001000;
{\tt InstructionsMemory.m\_mem\,[78]<=8',b10000010;}
InstructionsMemory.m_mem[79] <= 8 'b11010010;</pre>
InstructionsMemory.m_mem[80] <=8'b11010010;</pre>
InstructionsMemory.m_mem[81] <= 8' b10000100;</pre>
InstructionsMemory.m_mem[82] \le 8, b00010010;
InstructionsMemory.m_mem[83] <= 8' b00000010;</pre>
InstructionsMemory.m_mem[84] <= 8' b11010010;</pre>
{\tt InstructionsMemory.m\_mem[85] <= 8', b00000001;}
InstructionsMemory.m_mem[86] <=8'b01000011;</pre>
InstructionsMemory.m_mem[87] <= 8' b00110010;</pre>
```

```
InstructionsMemory.m_mem[88] <=8' b111111101;</pre>
InstructionsMemory.m_mem[89] <= 8' b00000011;</pre>
InstructionsMemory.m_mem[90] <=8' b11010010;</pre>
InstructionsMemory.m_mem[91] \le 8, b00000001;
InstructionsMemory.m_mem[92] <=8' b01000011;</pre>
InstructionsMemory.m_mem[93] <=8'b00110010;</pre>
InstructionsMemory.m_mem[94] <=8'b111111110;</pre>
InstructionsMemory.m_mem[95] <= 8' b00000011;</pre>
InstructionsMemory.m_mem[96] <=8' b11101101;</pre>
InstructionsMemory.m_mem[97] <=8'b00001110;</pre>
InstructionsMemory.m_mem[98] <= 8' b11101110;</pre>
InstructionsMemory.m_mem[99] \le 8, b00011110;
InstructionsMemory.m_mem[100] <=8' b01001101;</pre>
InstructionsMemory.m_mem[101] <=8', b11001101;</pre>
InstructionsMemory.m_mem[102] <=8'b01001110;</pre>
InstructionsMemory.m_mem[103] <= 8' b101111110;</pre>
InstructionsMemory.m_mem[104] \leq 8; b00110010;
InstructionsMemory.m_mem[105] <=8'b11011110;</pre>
InstructionsMemory.m_mem[106] <=8' b11101110;</pre>
InstructionsMemory.m_mem[107] <=8' b00000011;</pre>
InstructionsMemory.m_mem[108] <=8' b11010010;</pre>
InstructionsMemory.m_mem[109] <=8', b00000001;</pre>
InstructionsMemory.m_mem[110] <=8'b00110011;</pre>
InstructionsMemory.m_mem[111] <= 8' b00110010;</pre>
InstructionsMemory.m_mem[112] <=8' b11101101;</pre>
InstructionsMemory.m_mem[113] <= 8' b00000011;</pre>
InstructionsMemory.m_mem[114] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[115] <=8', b00000001;</pre>
InstructionsMemory.m_mem[116] <=8' b00110011;</pre>
InstructionsMemory.m_mem[117] <= 8' b00110010;</pre>
InstructionsMemory.m_mem[118] <=8'b11010010;</pre>
InstructionsMemory.m_mem[119] <= 8' b10000100;</pre>
InstructionsMemory.m_mem[120] <=8' b00010000;</pre>
InstructionsMemory.m_mem[121] <=8'b00100010;</pre>
InstructionsMemory.m_mem[122] <= 8 ' b11010010;</pre>
InstructionsMemory.m_mem [123] <=8 'b00000001;</pre>
{\tt InstructionsMemory.m\_mem\,[124] <= 8', b00111101;}
InstructionsMemory.m_mem[125] <=8' b11010010;</pre>
InstructionsMemory.m_mem[126] <=8'b11010010;</pre>
InstructionsMemory.m_mem[127] <= 8' b00000010;</pre>
InstructionsMemory.m_mem[128] <= 8' b001111110;</pre>
InstructionsMemory.m_mem[129] <= 8' b11100010;</pre>
InstructionsMemory.m_mem[130] <= 8' b10110000;</pre>
InstructionsMemory.m_mem[131] <=8', b01001100;</pre>
{\tt InstructionsMemory.m\_mem\,[132] <= 8', b11010010;}
InstructionsMemory.m_mem[133] <= 8' b000000001;</pre>
InstructionsMemory.m_mem[134] <= 8' b00111101;</pre>
InstructionsMemory.m_mem[135] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[136] <=8', b00000001;</pre>
InstructionsMemory.m_mem[137] <=8' b000000000;</pre>
InstructionsMemory.m_mem[138] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[139] \leq 8, b00000001;
{\tt InstructionsMemory.m\_mem\,[140] <= 8', b01000011;}
InstructionsMemory.m_mem [141] <= 8 ' b00110010;</pre>
InstructionsMemory.m_mem [142] <=8'b11111011;</pre>
InstructionsMemory.m_mem [143] <= 8 'b00000011;</pre>
{\tt InstructionsMemory.m\_mem\,[144] <=8~b11010010;}
InstructionsMemory.m_mem[145] <=8' b00000001;</pre>
InstructionsMemory.m_mem[146] <= 8' b01000011;</pre>
{\tt InstructionsMemory.m\_mem\,[147] <=8'\,b00110010;}
InstructionsMemory.m_mem[148] <=8'b111111100;</pre>
InstructionsMemory.m_mem [149] <= 8 ' b00000011;</pre>
```

```
InstructionsMemory.m_mem[150] <= 8' b10001011;</pre>
InstructionsMemory.m_mem[151] <=8'b01111000;</pre>
InstructionsMemory.m_mem[152] <=8' b11010010;</pre>
InstructionsMemory.m_mem[153] <= 8' b10100010;</pre>
InstructionsMemory.m_mem[154] <=8' b00011011;</pre>
InstructionsMemory.m_mem[155] <=8', b00000010;</pre>
InstructionsMemory.m_mem[156] <=8', b00111011;</pre>
InstructionsMemory.m_mem[157] <= 8' b01110000;</pre>
InstructionsMemory.m_mem[158] <= 8' b00111100;</pre>
InstructionsMemory.m_mem[159] <=8'b10000000;</pre>
InstructionsMemory.m_mem [160] <= 8' b10110000;</pre>
InstructionsMemory.m_mem[161] <=8', b10100110;</pre>
InstructionsMemory.m_mem[162] <=8'b00111011;</pre>
InstructionsMemory.m_mem[163] <=8', b10000000;</pre>
InstructionsMemory.m_mem[164] <= 8' b00111100;</pre>
InstructionsMemory.m_mem [165] <= 8' b01110000;</pre>
InstructionsMemory.m_mem[166] <= 8' b11010101;</pre>
InstructionsMemory.m_mem[167] <=8' b000000000;</pre>
InstructionsMemory.m_mem [168] <= 8' b11010110;</pre>
InstructionsMemory.m_mem[169] <=8' b000000000;</pre>
InstructionsMemory.m_mem[170] <=8' b11010010;</pre>
InstructionsMemory.m_mem[171] <=8', b000000000;</pre>
InstructionsMemory.m_mem[172] <= 8' b10000010;</pre>
InstructionsMemory.m_mem[173] <= 8' b10110010;</pre>
InstructionsMemory.m_mem [174] \le 8, b01110010;
InstructionsMemory.m_mem[175] <= 8' b00100000;</pre>
InstructionsMemory.m_mem[176] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[177] \le 8, b11000010;
InstructionsMemory.m_mem[178] <=8' b00010010;</pre>
InstructionsMemory.m_mem[179] <= 8' b00000010;</pre>
InstructionsMemory.m_mem[180] <=8'b00110101;</pre>
InstructionsMemory.m_mem[181] <= 8' b010111100;</pre>
InstructionsMemory.m_mem[182] <=8'b110101111;</pre>
InstructionsMemory.m_mem[183] <=8'b00000010;</pre>
InstructionsMemory.m_mem[184] <= 8' b11010010;</pre>
InstructionsMemory.m_mem [185] <=8 'b00000001;</pre>
{\tt InstructionsMemory.m\_mem\,[186] <= 8', b00111011;}
InstructionsMemory.m_mem[187] <= 8' b10110010;</pre>
InstructionsMemory.m_mem[188] <= 8' b11010010;</pre>
InstructionsMemory.m_mem[189] <= 8' b11010000;</pre>
InstructionsMemory.m_mem[190] <=8', b00100001;</pre>
InstructionsMemory.m_mem[191] <= 8' b01110010;</pre>
InstructionsMemory.m_mem[192] <= 8' b10110000;</pre>
InstructionsMemory.m_mem[193] <=8', b10101010;</pre>
{\tt InstructionsMemory.m\_mem\,[194] <= 8', b11101100;}
InstructionsMemory.m_mem[195] <= 8' b00000011;</pre>
InstructionsMemory.m_mem[196] <=8'b11010010;</pre>
InstructionsMemory.m_mem[197] <= 8' b000000001;</pre>
InstructionsMemory.m_mem[198] <= 8' b00110011;</pre>
InstructionsMemory.m_mem[199] <= 8' b00110010;</pre>
InstructionsMemory.m_mem[200] <= 8' b11101011;</pre>
InstructionsMemory.m_mem[201] <=8', b00000011;</pre>
InstructionsMemory.m_mem[202] <=8'b11010010;</pre>
InstructionsMemory.m_mem [203] <= 8 'b00000001;</pre>
InstructionsMemory.m_mem[204] <=8' b00110011;</pre>
InstructionsMemory.m_mem [205] <= 8' b00110010;</pre>
InstructionsMemory.m_mem[206] <=8'b10110100;</pre>
InstructionsMemory.m_mem[207] <=8' b000000000;</pre>
InstructionsMemory.m_mem[208] <= 8' b11010010;</pre>
{\tt InstructionsMemory.m\_mem\,[209] <= 8', b000000001;}
InstructionsMemory.m_mem[210] <=8'b00110110;</pre>
InstructionsMemory.m_mem [211] <= 8 ' b01100010;</pre>
```

```
InstructionsMemory.m_mem [212] <= 8 'b10110000;
InstructionsMemory.m_mem [213] <= 8 'b1010101010;
end
end
endmodule
```

20.1 Módulo de Teste

Para testar o processador foi feito um módulo de teste que é apenas uma instanciação do processador que lê o banco de registradores na posição da resposta final para verificar o resultado, o código desenvolvido foi:

20.2 Simulação

Durante a simulação se obteve na resposta o número 0 e as vezes 20, quando deveria ser 7. E analisando em tempo real a execução da simulação foi possível ver que alguns componentes funcionavam e outro não, aparentando ser um problema de sincronia ou clock.

21 Versão 2

21.1 Compilador

```
#include <iostream>
#include <bitset>
3 #include <algorithm>
4 #include <fstream>
5 #include <sstream>
6 #include <string>
7 #include <vector>
8 #include <map>
10 using namespace std;
string output = "a.out";
13 string input;
14 map < string , int > addresses;
15
int nRisk_StackSigal=-1;
17 //funcs
string nRisk_slp="0000";
string nRisk_brq="0001";
20 string nRisk_brf="0010";
21 string nRisk_add="0011";
string nRisk_sub="0100";
23 string nRisk_and="0101";
24 string nRisk_or ="0110";
25 string nRisk_nor="0111";
26 string nRisk_slt="1000";
string nRisk_sr ="1001";
28 string nRisk_sl ="1010";
29 string nRisk_jr ="1011";
30 string nRisk_la ="1100";
31 string nRisk_lc ="1101";
32 string nRisk_lw ="1110";
33 string nRisk_sw ="1111";
34 //regs
35 string nRisk_zro="0000";
36 string nRisk_flg="0001";
37 string nRisk_nt = "0010";
38 string nRisk_sp ="0011";
39 string nRisk_ra ="0100";
40 string nRisk_v0 = "0101";
41 string nRisk_v1 = "0110";
42 string nRisk_a0 = "0111";
43 string nRisk_a1 = "1000";
44 string nRisk_a2 ="1001";
45 string nRisk_a3 ="1010";
46 string nRisk_s0 ="1011";
47 string nRisk_s1 ="1100";
48 string nRisk_s2 ="1101";
49 string nRisk_s3 ="1110";
string nRisk_bp ="1111";
51
52 void error(string str){
      cout << "error - "<<str << "." << endl;</pre>
53
54 }
55
56 struct nanoArg{
      string arg;
      bool isRegister;
```

```
int pos;
59
       bool err=false;
60
61 };
62
63 #ifdef _WIN32
       std::string to_string(int i){
64
65
           std::stringstream ss;
           ss << i;
66
67
           return ss.str();
68
69 #endif
70 int strToInt(string str){
71
       str.erase(remove(str.begin(),str.end(),','),str.end());//remove
72
       stringstream ss;
       ss.str(str);
73
74
       int out:
       ss>>out;
       return out;
76
77 }
78
79 bool isValidChar(char c){
       return c=='$'||(c>=48&&c<=57)||(c>=65&&c<=90)||(c>=97&&c<=122)
80
           ||c=='-';
81 }
82
83 bool isBinary(string str){
84
       for(int i=0;i<str.size();i++){</pre>
            if (str[i]!='0'&&str[i]!='1'){
85
                return false;
86
87
88
       return true;
89
90 }
91 nanoArg getArgFrom(string str, int from){
92
       nanoArg out;
       int start=-1;
93
       for(int j=from; j<=str.size(); j++){</pre>
94
95
           if(start < 0&& is ValidChar(str[j])){</pre>
                start=j;
96
           }else if(start>=0){
97
                if(str[j]==','||str[j]=='\0'||str[j]=='\t'||str[j]=='('
                    ||str[j]==')'||str[j]==' '){
99
                    out.pos=j+1;
100
                    out.arg=str.substr(start,j-start);
                    out.isRegister=out.arg.find("$")!=string::npos;
101
102
                    return out;
                }
103
           }
104
       }
       out.err=true;
106
107
       return out;
108 }
string translateRegister(string arg){
       \verb|arg.erase(remove(arg.begin(),arg.end(),'\$'),arg.end());//remove|\\
110
       if(!arg.compare("zero")||!arg.compare("0")){
111
           return nRisk_zro;
112
       }else if(!arg.compare("flg")||!arg.compare("flag")){
113
114
            return nRisk_flg;
       }else if(!arg.compare("nt")||!arg.compare("nT")){
115
           return nRisk_nt;
116
```

```
}else if(!arg.compare("sp")){
117
           return nRisk_sp;
118
       }else if(!arg.compare("ra")){
119
120
            return nRisk_ra;
       }else if(!arg.compare("v0")){
121
           return nRisk_v0;
122
123
       }else if(!arg.compare("v1")){
           return nRisk_v1;
124
       }else if(!arg.compare("a0")){
125
           return nRisk_a0;
       }else if(!arg.compare("a1")){
127
           return nRisk_a1;
128
       }else if(!arg.compare("a2")){
129
           return nRisk_a2;
130
       }else if(!arg.compare("a3")){
           return nRisk_a3;
132
       }else if(!arg.compare("s0")){
133
           return nRisk_s0;
134
       }else if(!arg.compare("s1")){
135
136
           return nRisk_s1;
       }else if(!arg.compare("s2")){
137
138
           return nRisk_s2;
       }else if(!arg.compare("s3")){
139
           return nRisk_s3;
140
       }else if(!arg.compare("bp")){
141
142
           return nRisk_bp;
       } else return "";
143
144 }
   vector < string > translateFunc(string func, string args) {
145
       func.erase(remove(func.begin(),func.end(),''),func.end());//
146
           remove spaces
       args.erase(remove(args.begin(),args.end(),''),args.end());//
147
           remove spaces
       func.erase(remove(func.begin(),func.end(),'\t'),func.end());//
           remove spaces
149
       \verb|args.erase(remove(args.begin(),args.end(),'\t'),args.end());//
           remove spaces
       vector<string> out;
150
       nanoArg arg0,arg1,arg2;
       string nRisk,argRegister,target0,target1,target2;
152
       if(!func.compare("slp")||!func.compare("sleep")){
153
            arg0=getArgFrom(args,0);
            target0="0001";
155
            if(!arg0.err){
156
157
                if(arg0.isRegister){
                    argRegister=translateRegister(arg0.arg);
158
                    if (argRegister!="")
159
                        target0=argRegister;
160
161
                    else{
                        error("Register \""+arg0.arg+"\" doesnt exists"
                            );
163
                        return out;
                    }
164
                }
165
           }
166
            out.push_back(nRisk_slp+target0);
167
            out.push_back("00000000");
168
            return out;
169
       }else if(!func.compare("brq")||!func.compare("brf")||!func.
170
           compare("add")||!func.compare("sub")||!func.compare("and")
                 ||!func.compare("or")||!func.compare("nor")||!func.
171
                     compare("slt")||!func.compare("sr")||!func.compare
```

```
("sl")){
            arg0=getArgFrom(args,0);
172
            if(arg0.err){
173
                error("Cannot find arg0 for \""+func+"\"");
174
175
                return out;
176
177
            if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
178
179
                return out;
            }
180
            arg1=getArgFrom(args, arg0.pos);
181
182
            if(arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
183
                return out;
184
185
            }
            if(!arg1.isRegister){
186
                error("Arg1 for \""+func+"\" is not a register");
187
                return out;
188
189
190
            arg2=getArgFrom(args,arg1.pos);
            if(arg2.err){
191
                error("Cannot find arg2 for \""+func+"\"");
192
                return out;
193
194
            if(!arg2.isRegister){
195
                error("Arg2 for \""+func+"\" is not a register");
                return out;
197
198
            }
            argRegister=translateRegister(arg0.arg);
199
            if (argRegister == "") {
200
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
                    func+"\"");
                return out:
202
            }
           target0=argRegister;
204
205
            argRegister=translateRegister(arg1.arg);
            if (argRegister == ""){
206
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
207
                    func+"\"");
                return out;
208
            }
209
            target1=argRegister;
210
            argRegister=translateRegister(arg2.arg);
211
            if (argRegister == ""){
212
213
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
                    func+"\"");
214
                return out;
215
            target2=argRegister;
216
            if(!func.compare("brq"))
218
219
                nRisk=nRisk_brq;
            else if(!func.compare("brf"))
220
                nRisk=nRisk_brf;
221
222
            else if(!func.compare("add"))
                nRisk=nRisk_add;
223
            else if(!func.compare("sub"))
224
225
                nRisk=nRisk_sub;
            else if(!func.compare("and"))
226
227
                nRisk=nRisk\_and;
            else if(!func.compare("or"))
228
                nRisk=nRisk_or;
229
```

```
else if(!func.compare("nor"))
230
               nRisk=nRisk_nor;
231
            else if(!func.compare("slt"))
232
233
                nRisk=nRisk_slt;
            else if(!func.compare("sr"))
234
               nRisk=nRisk_sr;
235
            else if(!func.compare("sl"))
                nRisk=nRisk_s1;
237
238
            out.push_back(nRisk+target0);
239
            out.push_back(target1+target2);
240
241
            return out;
       }else if(!func.compare("jr")){
242
            arg0=getArgFrom(args,0);
243
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
245
246
                return out;
            if(!arg0.isRegister){
248
                error("Arg0 for \""+func+"\" is not a register");
249
                return out;
250
251
            argRegister=translateRegister(arg0.arg);
            if (argRegister == "") {
253
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
254
                   func+"\"");
                return out;
255
256
           }
257
            target0=argRegister;
            out.push_back(nRisk_jr+target0);
258
            out.push_back("00000000");
           return out;
260
       }else if(!func.compare("j")){//SEMI INTERPRETADA
261
            arg0=getArgFrom(args,0);
263
            if (arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
264
                return out;
265
            }
266
267
            if(arg0.isRegister){
                error("Arg0 for \""+func+"\" is a register");
268
269
                return out;
            }
270
           out.push_back(nRisk_jr+"0000");
271
272
            out.push_back(arg0.arg);
273
            return out;
       }else if(!func.compare("la")||!func.compare("lc")){
274
275
            arg0=getArgFrom(args,0);
            if(arg0.err){
276
                error("Cannot find arg0 for \""+func+"\"");
277
                return out;
279
            if(!arg0.isRegister){
280
                error("Arg0 for \""+func+"\" is not a register");
281
                return out:
282
283
            argRegister=translateRegister(arg0.arg);
284
            if (argRegister == "") {
285
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
286
                   func+"\"");
287
                return out;
            }
288
            target0=argRegister;
289
```

```
arg1=getArgFrom(args,arg0.pos);
290
           if(arg1.err){
291
                error("Cannot find arg1 for \""+func+"\"");
292
293
                return out;
294
           if(arg1.isRegister){
295
                error("Arg1 for \""+func+"\" is a register");
                return out;
297
           }
298
           if(!func.compare("la")){
                out.push_back(nRisk_la+target0);
300
301
                out.push_back(arg1.arg);
           }else if(!func.compare("lc")){
302
               if(strToInt(arg1.arg)>255){
303
                    error("Constant overflow, your constant should be
                        less than 256");
305
                    return out;
306
                out.push_back(nRisk_lc+target0);
307
                out.push_back(bitset< 8 >(strToInt(arg1.arg)).to_string
308
           }
309
           return out;
       }else if(!func.compare("lw")||!func.compare("sw")){
311
           arg0=getArgFrom(args,0);
312
313
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
314
315
                return out;
316
           if(!arg0.isRegister){
317
                error("Arg0 for \""+func+"\" is not a register");
                return out;
319
           }
320
           argRegister=translateRegister(arg0.arg);
           if (argRegister == "") {
322
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
323
                   func+"\"");
                return out;
324
325
           }
           target0=argRegister;
326
327
           arg1=getArgFrom(args,arg0.pos);
            if(arg1.err){
328
                error("Cannot find arg1 for \""+func+"\"");
329
330
                return out;
331
           if(arg1.isRegister){
332
                error("Arg1 for \""+func+"\" is a register");
333
                return out;
334
335
            arg2=getArgFrom(args,arg1.pos);
            if(arg2.err){
337
                error("Cannot find arg2 for \""+func+"\"");
338
                return out;
339
           }
340
341
           if(!arg2.isRegister){
                error("Arg2 for \""+func+"\" is not a register");
342
                return out;
343
344
           argRegister=translateRegister(arg2.arg);
345
           if(argRegister == ""){
346
                error("Register \""+arg2.arg+"\" doesnt exists for \""+
                    func+"\"");
```

```
348
                return out;
           }
349
           target2=argRegister;
350
351
352
            if (!func.compare("lw"))
               nRisk=nRisk_lw;
353
354
            else if(!func.compare("sw"))
               nRisk=nRisk_sw;
355
            if (strToInt(arg1.arg)>15){
356
                error("Offset \""+arg1.arg+"\" for \""+func+"\" should
                   be less than 16");
358
                return out;
359
           out.push_back(nRisk+target0);
360
            out.push_back(target2+bitset< 4 >(strToInt(arg1.arg)).
               to_string());
362
            return out:
       }//INTERPRETADAS
363
       else if(!func.compare("addc")||!func.compare("andc")||!func.
364
           compare("orc")||!func.compare("norc")||
                !func.compare("sltc")||!func.compare("src")||!func.
365
                    compare("slc")||!func.compare("beq")||
                !func.compare("bof")){
367
           arg0=getArgFrom(args,0);
368
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
370
371
                return out;
372
           if(!arg0.isRegister){
373
                error("Arg0 for \""+func+"\" is not a register");
                return out;
375
376
           arg1=getArgFrom(args,arg0.pos);
378
           if (arg1.err){
                error("Cannot find arg1 for \""+func+"\"");
379
                return out;
380
381
           if(!arg1.isRegister){
                error("Arg1 for \""+func+"\" is not a register");
383
384
                return out;
           }
           arg2=getArgFrom(args,arg1.pos);
386
387
            if(arg2.err){
388
                error("Cannot find arg2 for \""+func+"\"");
                return out;
389
           }
390
            if(arg2.isRegister){
391
                error("Arg2 for \""+func+"\" is a register");
392
                return out;
394
           argRegister=translateRegister(arg0.arg);
395
            if (argRegister == ""){
396
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
397
                    func+"\"");
                return out;
398
           }
399
            target0=argRegister;
           argRegister=translateRegister(arg1.arg);
401
            if (argRegister == "") {
402
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
                    func+"\"");
```

```
404
                return out;
            }
405
            target1=argRegister;
406
            if(func.compare("beq")&&func.compare("bof"))
407
            if(strToInt(arg2.arg)>255){
408
                error("Constant overflow, your constant should be less
409
                    than 256");
                return out;
410
            }
411
            out.push_back(nRisk_lc+nRisk_nt);
412
            if(!func.compare("beq")||!func.compare("bof")){
413
                out.push_back(arg2.arg);
414
            }else{
415
                out.push_back(bitset< 8 >(strToInt(arg2.arg)).to_string
416
                    ());
417
            if(!func.compare("addc"))
418
                nRisk=nRisk_add;
419
            else if(!func.compare("andc"))
420
421
                nRisk=nRisk_and;
            else if(!func.compare("orc"))
422
                nRisk=nRisk_or;
423
424
            else if(!func.compare("norc"))
                nRisk=nRisk_nor;
425
            else if(!func.compare("sltc"))
426
427
                nRisk=nRisk_slt;
            else if(!func.compare("src"))
428
429
                nRisk=nRisk_sr;
            else if(!func.compare("slc"))
430
                nRisk=nRisk_sl;
431
            else if(!func.compare("beq"))
432
               nRisk=nRisk_brq;
433
            else if(!func.compare("bof"))
434
                nRisk=nRisk_brf;
435
            out.push_back(nRisk+target0);
436
437
            out.push_back(target1+nRisk_nt);
            return out;
438
       }else if(!func.compare("mov")||!func.compare("move")||!func.
439
            compare("not")){
            arg0=getArgFrom(args,0);
440
441
            if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
442
                return out;
443
444
            }
445
            if(!arg0.isRegister){
                error("Arg0 for \""+func+"\" is not a register");
446
447
                return out;
448
            arg1=getArgFrom(args,arg0.pos);
449
            if(arg1.err){
450
                error("Cannot find arg1 for \""+func+"\"");
451
                return out;
452
453
            if(!arg1.isRegister){
454
                error("Arg1 for \""+func+"\" is not a register");
455
                return out;
456
457
            argRegister=translateRegister(arg0.arg);
458
            if (argRegister == "") {
459
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
460
                    func+"\"");
                return out;
461
```

```
462
           target0=argRegister;
463
           argRegister=translateRegister(arg1.arg);
if(argRegister==""){
464
465
                error("Register \""+arg1.arg+"\" doesnt exists for \""+
466
                    func+"\"");
                return out;
468
           target1=argRegister;
469
470
           if(!func.compare("mov")||!func.compare("move"))
471
472
                nRisk=nRisk_add;
473
           else if(!func.compare("not"))
               nRisk=nRisk_nor;
474
475
476
           out.push_back(nRisk+target0);
477
           out.push_back(target1+nRisk_zro);
           return out;
479
480
       }else if(!func.compare("jal")||!func.compare("jrl")){
481
           if(!func.compare("jal")){
482
                arg0=getArgFrom(args,0);
                if(arg0.err){
484
                    error("Cannot find arg0 for \""+func+"\"");
485
                    return out;
487
488
                if(arg0.isRegister){
                    error("Arg0 for \""+func+"\" is a register");
489
                    return out:
490
                }
                target0=nRisk_nt;
492
                out.push_back(nRisk_lc+target0);
493
                out.push_back(arg0.arg);
           }else{
495
496
                arg0=getArgFrom(args,0);
                if(arg0.err){
497
                    error("Cannot find arg0 for \""+func+"\"");
498
499
                    return out;
500
                if(!arg0.isRegister){
501
                    error("Arg0 for \""+func+"\" is not a register");
502
                    return out;
503
               }
504
505
                argRegister=translateRegister(arg0.arg);
                if (argRegister == ""){
506
                    507
                    return out;
508
               }
509
                target0=argRegister;
510
           }
511
           out.push_back(nRisk_jr+target0);
512
           out.push_back("00000000");
513
514
           out.push_back(nRisk_add+nRisk_ra);
           out.push_back(nRisk_nt+nRisk_zro);
515
516
           return out;
       }else if(!func.compare("push")||!func.compare("pop")){
517
           arg0=getArgFrom(args,0);
518
519
           if(arg0.err){
                error("Cannot find arg0 for \""+func+"\"");
520
                return out;
521
```

```
522
            if(!arg0.isRegister){
523
                error("Arg0 for \""+func+"\" is not a register");
524
525
                return out;
526
            argRegister=translateRegister(arg0.arg);
527
            if (argRegister == "") {
                error("Register \""+arg0.arg+"\" doesnt exists for \""+
529
                    func+"\"");
                return out;
531
532
            target0=argRegister;
            if (nRisk_StackSigal >0) {
533
                if(!func.compare("push")){
534
                     //escreve soma
                    out.push_back(nRisk_sw+target0);
536
                    out.push_back(nRisk_sp+"0000");
537
                     out.push_back(nRisk_lc+nRisk_nt);
                     out.push_back(bitset< 8 >(1).to_string());
539
540
                    out.push_back(nRisk_add+nRisk_sp);
                    out.push_back(nRisk_sp+nRisk_nt);
541
                }else{
542
                     //subtrai le
543
                    out.push_back(nRisk_lc+nRisk_nt);
544
                     out.push_back(bitset< 8 >(1).to_string());
545
                     out.push_back(nRisk_sub+nRisk_sp);
                    out.push_back(nRisk_sp+nRisk_nt);
547
548
                    out.push_back(nRisk_lw+target0);
                     out.push_back(nRisk_sp+"0000");
549
                }
550
            }else{
551
                if(!func.compare("push")){
552
                     //subtrai escreve
553
                     out.push_back(nRisk_lc+nRisk_nt);
                     out.push_back(bitset< 8 >(1).to_string());
555
                     out.push_back(nRisk_sub+nRisk_sp);
556
                     out.push_back(nRisk_sp+nRisk_nt);
557
                    out.push_back(nRisk_sw+target0);
558
559
                    out.push_back(nRisk_sp+"0000");
                }else{
560
                    //le soma
561
                     out.push_back(nRisk_lw+target0);
562
                    out.push_back(nRisk_sp+"0000");
563
                     out.push_back(nRisk_lc+nRisk_nt);
564
565
                     out.push_back(bitset< 8 >(1).to_string());
                    out.push_back(nRisk_add+nRisk_sp);
566
567
                    out.push_back(nRisk_sp+nRisk_nt);
                }
568
           }
569
           return out;
570
       }else{
571
            error("Function \""+func+"\" doesnt exists");
572
573
            return out;
       }
574
575 }
576
   char strToChar(string a){
577
       char out=0;
578
       int pow2[8]={1,2,4,8,16,32,64,128};
579
       if(a.size()<8)</pre>
580
            return 0;
581
       for(int i=0;i<8;i++)</pre>
582
```

```
out += pow2[7-i] *a[i];
583
        return out;
584
585 }
586
   string appendName(string a, string b){
587
        string p1="";
588
        string p2="";
589
        bool dot=false;
590
        for(int i=0;i<a.size();i++){</pre>
591
            if (a[i]!='.'&&!dot)
592
                 p1+=a[i];
593
594
            elsef
                 dot=true;
595
                 p2+=a[i];
596
            }
598
        return p1+b+p2;
599
600
601
   int main(int argc, char **argv){
602
        bool separateFiles=false;
603
        bool coment=false;
604
        bool verilog=false;
605
        bool binary=false;
606
        string verilog0, verilog1;
607
608
        if (argc < 2) {</pre>
            error("No such file or arguments");
609
610
            return -1;
611
        input=argv[1];
612
        for(int i=2;i<argc;i++){</pre>
            if (argv[i][0] == '-'&&tolower(argv[i][1]) == 'o'){
614
                 if(i+1>=argc){
615
                     error("Few arguments for -o");
                     return -1;
617
618
                 output=argv[++i];
619
            }
620
            if(argv[i][0] == '-'&&tolower(argv[i][1]) == 's'){
621
                 separateFiles=true;
622
            }
623
624
            if (argv[i][0] == '-'&&tolower(argv[i][1]) == 'c'){
                 coment=true;
625
            }
626
627
            if (argv[i][0] == '-'&&tolower(argv[i][1]) == 'b'){
                 binary=true;
628
629
            }
            if (argv[i][0] == '-'&&tolower(argv[i][1]) == 'v'){
630
                 if(i+2>=argc){
631
                     error("Few arguments for -v");
                     return -1;
633
                 }
634
                 verilog=true;
635
                 verilog0=argv[++i];
636
637
                 verilog1=argv[++i];
            }
638
        }
639
640
        string line;
        vector < string > code;
641
642
        ifstream codeFile (input);
        if (codeFile.is_open()){
643
            while (getline (codeFile,line)){
644
```

```
code.push_back(line);
645
            }
646
            codeFile.close();
647
648
        }else{
            error("Unable to reach file");
649
            return -1;
650
651
        vector < string > machineCode;
652
        vector < string > dataSeg;
653
        string dataSegSize;
        bool data=false:
655
656
        bool text=false;
        int commentedLines=0;
657
        for(int i=0;i<code.size();i++){</pre>
658
659
            if (code[i][0] == '#'||code[i][0] == '\n'){
                 code.erase(code.begin()+i);
660
                 i --:
661
                 commentedLines++;
662
            }else{
663
                 int foundAt=code[i].find("#");//size
664
                 if (foundAt!=string::npos){
665
                      code[i].erase(code[i].begin()+foundAt,code[i].end()
666
                          );
667
            }
668
            int fix0=code[i].find("slp");
            int fix1=code[i].find("sleep");
if(fix0!=string::npos||fix1!=string::npos){
670
671
                 int rg=code[i].find("$");
672
                 if (rg == string::npos) {
673
                      code[i]="slp $flg";
674
675
            }
676
            /* TODO remover linhas inuteis
677
            bool onlySpace=true;
678
            for(int j=0;j<code[i].size();j++){</pre>
679
                 if(!(j==', '||j==', t'||j==', n'||j==', b')){
680
                      onlySpace=false;
681
682
                      break;
                 }
683
            }
684
            if(onlySpace){
685
                 code.erase(code.begin()+i);
686
            }
687
688
            */
        }
689
690
        int currentAddress=0;
        int currentDataAddress=0;
691
        int doubleDotAt:
692
        for(int i=0;i<code.size();i++){</pre>
            if(code[i].find(".data")!=string::npos){
694
695
                 data=true;
            }else if(code[i].find(".text")!=string::npos){
696
                 text=true;
697
698
            }else if(data&&!text){//DATA PART
                 doubleDotAt = code[i].find(":");//size
699
                 if (doubleDotAt == string::npos)
700
701
                      doubleDotAt = 0;
                 else{
702
                      string tmp=code[i].substr(0,doubleDotAt);
703
                      code[i]=code[i].substr(doubleDotAt+1);
```

```
tmp.erase(remove(tmp.begin(),tmp.end(),''),tmp.end
705
                         ());
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
706
                         end());
                     addresses[tmp]=currentDataAddress;
707
                }
708
                code[i]=code[i].substr(code[i].find("."));
                string varType=code[i].substr(0,code[i].find(" "));
710
                if (!varType.compare(".word")){
711
                     code[i]=code[i].substr(code[i].find(" "));
712
                     code[i].erase(remove(code[i].begin(),code[i].end(),
713
                         ' '),code[i].end());//remove spaces
                     code[i].erase(remove(code[i].begin(),code[i].end(),
714
                         '\t'),code[i].end());//remove spaces
715
                     int last=0;
                    for(int j=0;j<=code[i].size();j++){</pre>
716
                         if(code[i][j]==','||code[i][j]=='\0'){
717
                             dataSeg.push_back(bitset< 8 >(strToInt(code
718
                                 [i].substr(last,j-last))).to_string());
719
                             last=j;
                             currentDataAddress++;
720
                         }
721
                    }
722
723
            }else if(text){//INSTRUCTIONS PART
724
725
                doubleDotAt=code[i].find(":");//size
                if (doubleDotAt == string::npos)
726
727
                    doubleDotAt = 0;
728
                    string tmp=code[i].substr(0,doubleDotAt);
729
                     tmp.erase(remove(tmp.begin(),tmp.end(),' '),tmp.end
                         ());
                     tmp.erase(remove(tmp.begin(),tmp.end(),'\t'),tmp.
731
                         end());
                    addresses[tmp]=currentAddress;
732
                }
733
734
                for(int j=doubleDotAt;j<code[i].size();j++){</pre>
735
736
                    if (start <0&&isValidChar(code[i][j])){</pre>
                         start=j;
737
                    }else if(start>=0){
738
                         if(code[i][j]==' '||code[i][j]=='\0'||code[i][j
739
                             ]=='\t'){
                             vector < string > translated = translateFunc(
740
                                  code[i].substr(start,j-start),code[i].
                                  substr(j+1));
                             if(translated.size()!=0){
741
                                  for(int t=0;t<translated.size();t++){</pre>
742
                                      machineCode.push_back(translated[t
743
                                          ]);
                                      currentAddress++;
744
                                 }
745
746
                                  error("Translating line ("+to_string(i+
747
                                      commentedLines)+")");
                                  return -1;
748
749
                              break;
750
                        }
751
                    }
752
                }
753
754
```

```
755
756
       for(int i=1;i<machineCode.size();i+=2){</pre>
757
            if (machineCode[i].size()!=8||!isBinary(machineCode[i])){
758
                if(addresses.find(machineCode[i]) == addresses.end()){
759
                     error("Cannot jump to \""+machineCode[i]+"\", tag
760
                         doesnt exists");
                     return -1;
761
                }else{
762
                     if (addresses[machineCode[i]]>255){
763
                         error("Address overflow("+to_string(addresses[
764
                             machineCode[i]])+"), your code is too big")
                         return -1;
765
                     }
                     //cout << "addresses: " << machineCode[i] << " = " <<
767
                         addresses[machineCode[i]] << endl;
                     machineCode[i]=bitset< 8 >(addresses[machineCode[i
768
                         ]]).to_string();
                }
769
            }
770
771
        if(binary){
772
            if(separateFiles){
773
                ofstream dataFile(appendName(output,"_data"),ios::
774
                     binary|ios::out);
                if (dataFile.is_open()){
775
                     for(int i=0;i<dataSeg.size();i++){</pre>
776
                         char c=strToChar(dataSeg[i]);
777
                         dataFile.write(&c, sizeof(c));
778
                     }
779
                     dataFile.close();
780
                }else{
781
                     error("Unable to create file");
782
                     return -1;
783
                }
784
                ofstream machineFile(appendName(output,"_inst"),ios::
785
                     binarv|ios::out):
                if (machineFile.is_open()){
                     for(int i=0;i<machineCode.size();i++){</pre>
787
                         char c=strToChar(machineCode[i]);
788
                         machineFile.write(&c, sizeof(c));
789
                     }
790
791
                     machineFile.close();
792
                }else{
                     error("Unable to create file");
793
794
                     return -1;
                }
795
            }else{
796
                ofstream outFile(output,ios::binary|ios::out);
797
                if(outFile.is_open()){
798
                     for(int i=0;i<dataSeg.size();i++){</pre>
799
                         char c=strToChar(dataSeg[i]);
800
                         outFile.write(&c, sizeof(c));
801
802
                     for(int i=0;i<machineCode.size();i++){</pre>
803
                         char c=strToChar(machineCode[i]);
804
                         outFile.write(&c, sizeof(c));
805
                     }
806
                     outFile.close();
807
                }else{
808
                     error("Unable to create file");
809
```

```
810
                      return -1:
                 }
811
            }
812
        }else{
813
             if(verilog){
814
                 if(separateFiles){
815
816
                      ofstream dataFile (appendName(output,"_data"));
                      if(dataFile.is_open()){
817
818
                           if (coment)
                                dataFile << "//data\n";</pre>
                           for(int i=0;i<dataSeg.size();i++)</pre>
820
                                dataFile <<verilog0 <<"["<<i<<"]=8\'b"<<
821
                                    dataSeg[i] << "; " << endl;</pre>
                           dataFile.close();
822
823
                      }else{
                           error("Unable to create file");
824
                           return -1:
825
                      ofstream machineFile (appendName(output,"_inst"));
827
828
                      if (machineFile.is_open()){
829
                           if (coment)
                                machineFile <<"//instructions\n";</pre>
830
                           for(int i=0;i<machineCode.size();i++)</pre>
831
                                machineFile << verilog1 << "[" << (i) << "] = 8 \ 'b" <<
832
                                    machineCode[i]<<";"<<endl;</pre>
                           machineFile.close();
                      }else{
834
835
                           error("Unable to create file");
                           return -1;
836
                      }
837
                 }else{
838
                      ofstream outFile (output);
839
                      if(outFile.is_open()){
840
                           if(coment)
841
                                outFile << "//data \n";
842
                           for(int i=0;i<dataSeg.size();i++)</pre>
843
                                outFile << verilog0 << "[" << i << "] = 8 \ 'b" <<
844
                                    dataSeg[i] << "; " << endl;</pre>
845
                           if(coment)
                               outFile << "//instructions\n";</pre>
846
                           int offset=0;
847
                           if (verilog0 == verilog1)
                                offset=dataSeg.size();
849
                           for(int i=0;i<machineCode.size();i++)</pre>
850
851
                                outFile << verilog1 << "[" << (i+offset) << "] = 8 \ 'b
                                     "<<machineCode[i]<<";"<<endl;
852
                           outFile.close();
                      }else{
853
                           error("Unable to create file");
854
                           return -1;
855
856
                 }
857
             }else{
858
                 if(separateFiles){
859
860
                      if(coment){
                           machineCode[0]+="//instructions\n";
861
                           dataSeg[0] += "//data n";
862
863
                      ofstream dataFile (appendName(output,"_data"));
864
                      if (dataFile.is_open()){
865
                           for(int i=0;i<dataSeg.size();i++){</pre>
866
                                dataFile <<dataSeg[i] << " ";
867
```

```
if ((i+1)%2==0&&i+1<dataSeg.size())</pre>
868
                                    dataFile << endl;</pre>
869
                          }
870
871
                          dataFile.close();
                      }else{
872
                          error("Unable to create file");
873
874
                          return -1;
875
876
                      ofstream machineFile (appendName(output,"_inst"));
                      if (machineFile.is_open()){
878
                          for(int i=0;i<machineCode.size();i++){</pre>
879
                               machineFile <<machineCode[i] << " ";</pre>
880
                               if ((i+1)%2==0&&i+1<machineCode.size())</pre>
881
882
                                   machineFile << endl;</pre>
883
                          machineFile.close();
884
                      }else{
                          error("Unable to create file");
886
                          return -1;
887
                     }
888
                 }else{
889
                      dataSegSize=bitset< 8 >(dataSeg.size()).to_string()
                      if(coment){
891
                          dataSegSize+="//data seg size\n";
                          machineCode[0]+="//instructions\n";
893
                          dataSeg[0] += "//data n";
894
895
                      for(int i=0;i<dataSeg.size();i++){</pre>
896
                          machineCode.insert(machineCode.begin()+i,
                               dataSeg[i]);
                      }
898
                      machineCode.insert(machineCode.begin(), dataSegSize
                          );
                      ofstream outFile (output);
900
901
                      if (outFile.is_open()){
                          for(int i=0;i<machineCode.size();i++){</pre>
902
903
                               outFile << machineCode [i] << " "
                               if ((i+1) %2==0&&i+1<machineCode.size())</pre>
904
                                    outFile << endl;
905
906
                          outFile.close();
907
                      }else{
908
909
                          error("Unable to create file");
                          return -1;
910
911
                      }
                 }
912
            }
913
        }
        return 0;
915
916 }
```

21.2 Software

```
.data
#real data
#v: .word 300, 150, 666, 357, 220, 480, 276,
666 #OVERFLOW
#v array size 16 with 8 elements
#overflow(simple)(signed)
```

```
. word 2,44, 1,22, 5,26, 2,101, 1,92, 3,96, 2,20, 5,26
#overflow(unsigned second byte) doesnt allow neg numbers
         . word 1,44, 0,150, 2,154, 1,101, 0,220, 1,224, 1,20, 2,154
nCa:
         .word 1
nAl:
         . word 2
nSi:
         . word 2
nO:
         . word 8
mCa:
         word 40
mAl:
         word 26
         . word 28
mSi:
mO:
         word 16
.\,\mathrm{text}
#main func
main:
la $a0, nCa
la $a1, mCa
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
mov $s0,$v0
mov \$s1, \$v1
la $a0, nAl
la $a1, mAl
lw \$a0, 0(\$a0)
lw $a1, 0($a1)
jal mult
add $s0,$v0,$s0
\mathbf{add} \ \$s1 \ , \$v1 \ , \$s1
la $a0, nSi
la $a1, mSi
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
\mathbf{add} \ \$ s0 \ , \$ v0 \ , \$ s0
add $s1,$v1,$s1
la $a0, nO
la $a1, mO
lw $a0, 0($a0)
lw $a1, 0($a1)
jal mult
add $s1,$v1,$s1
                            #+sig massa molar de CaAl2Si2O8
\mathbf{add} \ \$ s0 \ , \$ v0 \ , \$ s0
                            #-sig massa molar de CaAl2Si2O8
lc $a0, 2
                  \#overflow\ negative
\mathbf{bof} $flg, $a0, over
j overend
over:
addc \$s1, \$s1, 1
overend:
mov $flg, $0
```

```
lc $s2, 0
la $s3, v
mainloop:
sltc $a0, $s2, 8
                            \#if(s2 < 8) nt = true else nt = false
                           #erro por usar nt
beq $a0, $0, mainend
lw \$a2, 0(\$s3) #vector at i value
lw $a1, 1($s3)
                  #vector at i value
sub $a2,$a2,$s1
                            \#mais significativo
sub $a1,$a1,$s0
                            \#menos \ significativo
add $a0,$a2,$a1
beq \$0, \$a0, mainend \#igual
addc $s2,$s2,1
addc $s3,$s3,2 #nao ha alinhamento de memoria
j mainloop
mainend:
addc \$s2, \$s2, 1
                                     #posicao do plagioclasio(primeira posicao e 1)
_{\rm slp}
                            # we are out of here.
\#mult\ func(a*b=c)
mult:
push $s0
push $s1
                            \#if(a0 < a1) t0 = true else t0 = false
slt $s0, $a0, $a1
\mathbf{beq} \$s0, \$0, \mathbf{multp2}
mov \$s0, \$a0 \#a0 lower
mov $s1, $a1
j multp3
                            \#a1 lower
multp2:
mov \$s0, \$a1 \#a0 lower
mov $s1, $a0
multp3:
                            \#always s0 < s1
\mathbf{lc} $v0, 0
lc $v1, 0
multloop:
mov $flg, $0
         # erro
         \# \ sltc \ \$nt \,, \ \$s0 \,, \ 0 \ \#if (s0 < 0) \ nt = true \ else \ nt = false
         \# \ not \ \$nt \,, \ \$nt
         # beq $nt, $zero, multend
         # end erro
         beq $s0, $zero, multend
add $v0, $v0, $s1
```

```
\#overflow\ negative
lc $a0, 2
addc \$s0, \$s0, -1
bof $flg, $a0, multoverflow
j multloop
multend:
pop $s1
pop $s0
jr $ra
multoverflow:
addc $v1, $v1, 1
j multloop
21.3 Hardware
module nanoRiskProcessor2(clk,rst,finish,plagioclasio);
     input clk, rst;
     output finish;
     output[7:0] plagioclasio;
     nanoRiskProcessor nRp(clk,rst,finish,plagioclasio);
endmodule
module nanoRiskProcessor(RealClock, Reset, Done,plagioclasio);
     integer i;
     input RealClock, Reset;
     output Done;
     output[7:0] plagioclasio;
     reg[7:0] registers[0:15];
reg[7:0] data_memory[0:255];
     reg[7:0] inst_memory[0:255];
     reg Clock;
     reg[7:0] next;
     reg[7:0] ghost[1:0];
     reg[3:0] instruction;
     reg[3:0] RO_id,R1_id,R2_id;
     reg[7:0] Extra, Memaddr;
     assign plagioclasio = registers[13];
  assign Done = instruction==0;
     always@(posedge RealClock)
     begin
          ghost[Clock] = inst_memory[next];
          Clock="Clock;
          next=next+1;
          if(next[0]==0)
          begin
          instruction=ghost[0][7:4];
          RO_id=ghost[0][3:0];
          R1_id=ghost[1][7:4];
          R2_id=ghost[1][3:0];
          Extra=ghost[1];
          Memaddr=registers[R1_id]+R2_id;
          case(instruction)
```

```
4'b0000://SLP
begin
     if(registers[R0_id]==0)
          next=next-2;
end
4'b0001://BRQ
begin
     if(registers[R0_id] == registers[R1_id])
          next=registers[R2_id];
end
4'b0010://BRF
     if(registers[R0_id]&registers[R1_id]>0)
     begin
          registers[RO_id] = registers[RO_id] -
              registers[R1_id];
          next=registers[R2_id];
     end
end
4'b0011://ADD
begin
     if(registers[R1_id]>=8'b10000000 && registers[
         R2_id]>=8'b10000000 && registers[R1_id]+
         registers[R2_id]<8'b10000000)
          registers[1][1]=1;//negative overflow
     if(registers[R1_id]<8'b10000000 && registers[</pre>
         R2_{id} < 8'b10000000 & registers[R1_{id}] +
         registers [R2_id] >= 8'b10000000)
          registers[1][0]=1;//positive overflow
     registers[R0_id] = registers[R1_id] + registers[
         R2_id];
end
4'b0100://SUB
begin
     if(registers[R1_id] < 8' b10000000 && registers[</pre>
         R2_id]>=8'b10000000 && registers[R1_id]-
         registers[R2_id]>=8'b10000000)
          registers[1][1]=1;//negative overflow
     registers[R0_id]=registers[R1_id]-registers[
         R2_id];
end
4'b0101://AND
begin
     registers[R0_id]=registers[R1_id]&registers[
         R2_id];
end
4'b0110://OR
begin
     registers[R0_id]=registers[R1_id]|registers[
         R2_id];
end
```

```
4'b0111://NOR
begin
     registers[R0_id]=~(registers[R1_id]|registers[
          R2_id]);
end
4'b1000://SLT
     if(registers[R1_id]<registers[R2_id])</pre>
           registers[R0_id]=8'b11111111;
      else
           registers[R0_id]=8'b00000000;
end
4'b1001://SR
begin
     registers[R0_id]=registers[R1_id]>>registers[
          R2_id];
end
4'b1010://SL
begin
     registers[R0_id]=registers[R1_id]<<registers[</pre>
          R2_id];
end
4'b1011://JR
begin
     if (inst_memory [next] [7:4] == 4' b0011&&inst_memory
          [next+1] == 8 'b00100000) // jal
     begin
           registers[inst_memory[next][3:0]] <= next + 2;</pre>
           if(R0_id==0)
                 next <= Extra;</pre>
                 next <= registers [RO_id];</pre>
     \verb"end"
     else
     begin
           registers[2] <= next;</pre>
           if(R0_id==0)
                 next <= Extra;</pre>
                 next <= registers [RO_id];</pre>
     \verb"end"
end
4'b1100://LA
begin
     registers[R0_id]=Extra;
4'b1101://LC
begin
     registers[R0_id]=Extra;
4'b1110://LW
```

```
begin
                    registers[RO_id] = data_memory[Memaddr];
               4'b1111://SW
               begin
                    data_memory[Memaddr]=registers[R0_id];
          endcase
          end
     end
     initial //or always@(Reset)
     begin
          next=0;
          ghost[0]=0;
          ghost [1] = 0;
          Clock=0;
          instruction=0;
          RO_id=0;
          R1_id=0;
          R2_id=0;
          Extra=0;
          Memaddr=0;
          for(i=0;i<16;i=i+1)
               registers[i]=0;
          for(i=0;i<256;i=i+1)
               data_memory[i]=0;
          for(i=0;i<256;i=i+1)
               inst_memory[i]=0;
          // code down here
data_memory[0]=8',b00000001;
data_memory[1]=8'b00101100;
data_memory[2]=8'b00000000;
data_memory[3]=8'b10010110;
data_memory[4]=8'b00000010;
data_memory[5]=8, b10011010;
data_memory[6]=8'b00000001;
data_memory[7]=8'b01100101;
data_memory[8]=8, b00000000;
data_memory[9]=8'b11011100;
data_memory[10]=8', b00000001;
data_memory[11]=8'b11100000;
data_memory[12]=8'b00000001;
data_memory[13]=8'b00010100;
data_memory[14]=8'b00000010;
data_memory[15]=8'b10011010;
data_memory[16]=8;b00000001;
data_memory[17]=8'b00000010;
data_memory[18]=8'b00000010;
data_memory[19]=8'b00001000;
data_memory[20]=8'b00101000;
data_memory[21]=8'b00011010;
data_memory[22]=8'b00011100;
data_memory[23]=8'b00010000;
```

```
inst_memory[0]=8'b11000111;
inst_memory[1]=8'b00010000;
inst_memory[2]=8', b11001000;
inst_memory[3]=8'b00010100;
inst_memory[4]=8'b11100111;
inst_memory[5]=8'b01110000;
inst_memory[6]=8'b11101000;
inst_memory[7]=8'b10000000;
inst_memory[8]=8'b11010010;
inst_memory[9]=8'b10000000;
inst_memory[10] = 8 ' b10110010;
inst_memory[11]=8'b00000000;
inst_memory[12]=8'b00110100;
inst_memory[13]=8'b00100000;
inst_memory[14] = 8 ' b00111011;
inst_memory[15] = 8' b01010000;
inst_memory[16]=8'b00111100;
inst_memory[17]=8'b01100000;
inst_memory[18] = 8 ' b11000111;
inst_memory[19]=8'b00010001;
inst_memory[20] = 8, b11001000;
inst_memory[21]=8'b00010101;
inst_memory[22]=8'b11100111;
inst_memory[23]=8', b01110000;
inst_memory[24]=8'b11101000;
inst_memory[25]=8'b10000000;
inst_memory[26] = 8 'b11010010;
inst_memory[27]=8'b10000000;
inst_memory[28]=8'b10110010;
inst_memory[29] = 8' b00000000;
inst_memory[30] = 8 ' b00110100;
inst_memory[31]=8', b00100000;
inst_memory[32]=8'b00111011;
inst_memory[33]=8'b01011011;
inst_memory[34]=8'b00111100;
inst_memory[35]=8'b01101100;
inst_memory[36]=8'b11000111;
inst_memory[37]=8', b00010010;
inst_memory[38]=8'b11001000;
inst_memory[39] = 8 ' b00010110;
inst_memory[40] = 8 ' b11100111;
inst_memory[41]=8', b01110000;
inst_memory[42]=8'b11101000;
inst_memory [43] =8 'b10000000;
inst_memory[44]=8'b11010010;
inst_memory[45] = 8 ' b10000000;
inst_memory[46]=8'b10110010;
inst_memory[47]=8, b00000000;
inst_memory[48] = 8' b00110100;
inst_memory[49]=8', b00100000;
inst_memory[50] = 8' b00111011;
inst_memory[51]=8'b01011011;
inst_memory[52]=8'b00111100;
inst_memory[53]=8', b01101100;
inst_memory[54]=8'b11000111;
inst_memory[55] = 8 ' b00010011;
inst_memory[56] = 8 ' b11001000;
inst_memory[57]=8'b00010111;
```

```
inst_memory[58] = 8 ' b11100111;
inst_memory[59] = 8' b01110000;
inst_memory[60]=8'b11101000;
inst_memory[61]=8'b10000000;
inst_memory[62]=8'b11010010;
inst_memory[63]=8'b10000000;
inst_memory[64] = 8 ' b10110010;
inst_memory[65]=8'b00000000;
inst_memory[66]=8'b00110100;
inst_memory[67] = 8 ' b00100000;
inst_memory[68] = 8' b00111100;
inst_memory[69] = 8 ' b01101100;
inst_memory[70] = 8 ' b00111011;
inst_memory[71] = 8' b01011011;
inst_memory[72] = 8 ' b11010111;
inst_memory[73]=8'b00000010;
inst_memory[74] = 8 ' b11010010;
inst_memory[75] = 8' b01010000;
inst_memory[76] = 8 ' b00100001;
inst_memory[77]=8'b01110010;
inst_memory[78]=8'b10110000;
inst_memory[79]=8'b01010100;
inst_memory[80]=8'b11010010;
inst_memory[81]=8'b00000001;
inst_memory[82]=8'b00111100;
inst_memory[83]=8'b11000010;
inst_memory[84]=8', b00110001;
inst_memory[85] = 8' b00000000;
inst_memory[86]=8'b11011101;
inst_memory[87]=8'b00000000;
inst_memory[88]=8'b11001110;
inst_memory[89]=8'b00000000;
inst_memory[90]=8'b11010010;
inst_memory[91]=8', b00001000;
inst_memory[92]=8'b10000111;
inst_memory[93]=8', b11010010;
inst_memory[94]=8'b11010010;
inst_memory[95]=8'b01111010;
inst_memory[96]=8'b00010111;
inst_memory[97]=8'b00000010;
inst_memory[98]=8'b11101001;
inst_memory[99]=8'b11100000;
inst_memory[100]=8'b11101000;
inst_memory[101] = 8 ' b11100001;
inst_memory[102]=8'b01001001;
inst_memory[103]=8'b10011100;
inst_memory[104] = 8 ' b01001000;
inst_memory[105] = 8 'b10001011;
inst_memory[106] = 8 'b00110111:
inst_memory[107] = 8 ' b10011000;
inst_memory[108]=8'b11010010;
inst_memory[109] = 8 ' b01111010;
inst_memory[110] = 8 ' b00010000;
inst_memory[111]=8'b01110010;
inst_memory[112] = 8' b11010010;
inst_memory[113]=8'b00000001;
inst_memory[114] = 8 ' b00111101;
inst_memory[115] = 8 ' b11010010;
inst_memory[116] = 8 ' b11010010;
inst_memory[117]=8'b00000010;
inst_memory[118]=8'b00111110;
inst_memory[119]=8'b11100010;
```

```
inst_memory[120] = 8 ' b10110000;
inst_memory[121] = 8 ' b01011010;
inst_memory[122] = 8 ' b11010010;
inst_memory[123] = 8' b00000001;
inst_memory[124]=8'b00111101;
inst_memory[125]=8'b11010010;
inst_memory[126] = 8 ' b00000001;
inst_memory[127] = 8' b000000000;
inst_memory[128]=8'b11010010;
inst_memory[129]=8'b00000001;
inst_memory[130] = 8 ' b01000011;
inst_memory[131] = 8 ' b00110010;
inst_memory[132]=8'b11111011;
inst_memory[133]=8'b00110000;
inst_memory[134] = 8 ' b11010010;
inst_memory[135]=8'b00000001;
inst_memory[136] = 8 ' b01000011;
inst_memory[137] = 8 ' b00110010;
inst_memory[138] = 8 ' b111111100;
inst_memory[139]=8'b00110000;
inst_memory[140] = 8 'b10001011;
inst_memory[141]=8'b01111000;
inst_memory[142]=8'b11010010;
inst_memory[143]=8'b10011000;
inst_memory[144] = 8 ' b00011011;
inst_memory[145]=8'b00000010;
inst_memory[146]=8'b00111011;
inst_memory[147]=8, b01110000;
inst_memory[148]=8'b00111100;
inst_memory[149]=8'b10000000;
inst_memory[150] = 8'b10110000;
inst_memory[151] = 8'b10011100;
inst_memory[152] = 8 ' b00111011;
inst_memory[153] = 8 ' b10000000;
inst_memory[154] = 8 ' b00111100;
inst_memory[155] = 8 ' b01110000;
inst_memory[156] = 8 ' b11010101;
inst_memory[157]=8', b00000000;
inst_memory[158] = 8'b11010110;
inst_memory[159]=8'b00000000;
inst_memory[160]=8'b00110001;
inst_memory[161]=8'b00000000;
inst_memory[162] = 8 ' b11010010;
inst_memory[163] = 8 ' b10110100;
inst_memory[164] = 8 ' b00011011;
inst_memory[165]=8'b00000010;
inst_memory[166] = 8 ' b00110101;
inst_memory[167] = 8 'b01011100;
inst_memory[168] = 8 ' b110101111;
inst_memory[169] = 8 ' b00000010;
inst_memory[170]=8'b11010010;
inst_memory[171] = 8 ' b111111111;
inst_memory[172] = 8' b00111011;
inst_memory[173]=8'b10110010;
inst_memory[174]=8'b11010010;
inst_memory[175]=8'b11000010;
inst_memory[176] = 8' b00100001;
inst_memory[177] = 8' b01110010;
inst_memory[178]=8'b10110000;
inst_memory[179]=8'b10100000;
inst_memory[180]=8'b11101100;
inst_memory[181]=8'b00110000;
```

```
inst_memory[182]=8'b11010010;
inst_memory[183]=8'b00000001;
inst_memory[184]=8', b00110011;
inst_memory[185] = 8 ' b00110010;
inst_memory[186]=8'b11101011;
inst_memory[187]=8'b00110000;
inst_memory[188]=8'b11010010;
inst_memory[189]=8'b00000001;
inst_memory[190]=8', b00110011;
inst_memory[191]=8'b00110010;
inst_memory[192]=8'b10110100;
inst_memory[193] = 8 ' b000000000;
inst_memory[194]=8'b11010010;
inst_memory[195]=8'b00000001;
inst_memory[196]=8'b00110110;
inst_memory[197]=8'b01100010;
inst_memory[198]=8'b10110000;
inst_memory[199]=8'b10100000;
```

end endmodule

22 Conclusões

Por mais que houvessem limitações no hardware que deve ser proposto foi possível projetar muita coisa e ainda tem espaço para projetar, definir, melhorar muito. A maior limitação é a quantidade de bits, que por mais que facilite na hora da elaboração do hardware vem com muitos problemas, como por exemplo, o maior valor armazenável com 8 bits que é 256, sendo que o problema proposto possui números maiores, a solução então será usar double words(palavras duplas) e tratamento de overflow, este por sua vez não foi efetivo em sua implementação causando vários problemas, não funcionando como o esperado e limitando palavras duplas à números positivos. Foi definido duas flags de overflow para que o programador pudesse trabalhar mais facilmente com numeros unsigned sem que houvesse necessidade de operações especificas para isso. A quantidade menor de registradores também complica um pouco.

Na definição da prática há restrição de não haver entradas nem saídas, porém caso haja tempo e seja aprovado, é possível adicionar entradas e saidas no projeto, já foi definida estrutura para isso através de flags e dos registradores de função(arg e return). É importante lembrar que primeiro de tudo será desenvolvido o projeto como foi proposto, para usar entradas e saídas seria necessário modificar o programa para esperar as leituras e adicionar no hardware essa função. Além disso não foi necessário modificar, as instruções ou estruturas definidas originalmente para colocar conceitos de entrada e saida. O mais interessante desse conceito além de ampliar a interação e aplicação é por exemplo a possibilidade de fazer um outro programa no futuro que funcionaria como um

sistema operacional para gravar programas extras na memoria e alternar entre eles, algo que não seria tão complicado devido a simplicidade do projeto.

Tudo que foi proposto está sujeito a modificações na hora de implementar, mas o conceito original será mantido, por exemplo, o registrador base pointer \$bp pode não ser necessário na hora de criar o hardware ou outro registrador pode ser necessário, ou, a mémoria RAM pode ser dividida ou não, ou, definição de flags e interrupts.

Foram achados diversos erros no compilador e na lógica do projeto, as instruções lc e la fazem a mesma coisa, faz falta uma instrução de link e o registrador temporário não deveria ser indexado pois o seu uso no software pode causar vários problemas.

Não foi possível ver o projeto funcionando na versão 1, por causa de diversos erros. Uma falha de sincronismo entre os componentes e erros na detecção de bordas do clock podem estar acontecendo além de erros de projeto e implementação.

Entretanto foi desenvolvida uma versão 2 do mesmo projeto em verilog de forma mais intuitiva, sem os circuitos para minimizar variáveis e corrigir erros de projeto e implementação, essa versão foi bem sucedida e é possível observar seu funcionamento na imagem abaixo. Mesmo com as falhas muito foi aprendido durante o desenvolvimento, implementação e correção do projeto sobre projetos, processadores, organização, testes, programação, etc.



Figura 32: Simulação do nano Risk Processor
 $2\,$