

Virtualisation (mémoire) : pagination

Thibaud Martinez

thibaud.martinez@dauphine.psl.eu

Cette présentation couvre les chapitres 18, 19 et 20 de Operating Systems: Three Easy Pieces.

Les diapositives sont librement adaptées de diapositives de *Youjip Won (Hanyang University)*.

Pagination (*paging*)

La pagination divise l'**espace d'adressage** en unités de taille fixe appelées **page**.

≠ segmentation : taille variable des segments logiques (code, pile, tas, etc.)

La mémoire physique est également divisée en un certain nombre d'unités appelées **page frames**.

Avantages de la pagination

Flexibilité : prise en charge de l'abstraction de l'espace d'adressage indépendamment de la manière dont un processus utilise l'espace d'adressage.

Simplicité : il est facile de gérer la mémoire (notamment avec une *free list*) car la page dans l'espace d'adressage et la **page frame** sont de la même taille.

→ Pas de problème de **fragmentation** comme avec la segmentation.

Page table



- Structure de données pour traduire une adresse virtuelle en adresse physique.
- Fait correspondre chaque **page** (virtuelle) avec son **page frame** (physique).
- Il est nécessaire d'avoir **une page table par processus**.

Page (virtuelle)	Page frame (physique)
0	3
1	7
2	5

Exemple simplifié de page table

Exemple : pagination

- Mémoire physique de 128 octets avec cadres de page de 16 octets.
- Espace d'adressage de 64 octets avec des pages de 16 octets.




Espace d'adressage de 64 octets dans la mémoire physique


Traduction d'adresse

Deux parties de l'adresse virtuelle :

- numéro de page (virtuelle)
- offset : position au sein de la page




Exemple : adresse virtuelle 21 dans un espace d'adressage de 64 octets



Exemple : traduction d'adresse

L'adresse virtuelle 21 dans un espace d'adressage de 64 octets.



Stockage des page tables

Les page tables peuvent être très **volumineuses**.

- Par exemple:
 - Adresses mémoires sur 32 bits (20 bits pour le numéro de page), pages de 4 KB, entrée de 4B dans la table.
 - $2^{20} * 4B = \mathbf{4MB}$ par page table.

Les page tables des processus sont **stockées en mémoire vive** et non pas dans la memory management unit (MMU).

Que contient la page table ?

- Structure de données utilisée pour faire correspondre l'adresse virtuelle à l'adresse physique.
- Forme la plus simple : une **page table linéaire**, un *array*.


Le système d'exploitation indexe le tableau par numéro de page et recherche l'entrée de la page table correspondante.

Numéro de page	Numéro de page frame	Bits
0	12	
1	13	
2	-	
3	-	
4	-	
5	-	
6	86	
7	15	

Page table linéaire

Entrée dans la page table

- Numéro de la page frame.
- **Bits indicateurs :**
 - ***Valid bit*** : indique si la traduction en question est valide.
 - ***Protection bit*** : indique si la page peut être lue, écrite ou exécutée.
 - D'autres bits : *present bit, dirty bit, reference bit...*



Accéder à une adresse mémoire : performance

Pour chaque référence mémoire, la pagination oblige le système d'exploitation à effectuer une référence mémoire supplémentaire.

Etapes

1. Extraire le numéro de page de l'adresse virtuelle.
2. Récupérer l'entrée correspondante dans la page table.
3. L'entrée permet ensuite d'obtenir le numéro de page frame.
4. A partir du numéro de page frame et de l'offset (présent dans l'adresse virtuelle), on peut récupérer les données présentes à l'adresse physique.

Problèmes liées à la pagination


- Consommation de la mémoire par les page tables.
- Dégradation des performances à cause des références mémoire supplémentaires.

Comment accélérer la traduction d'adresses et, d'une manière générale, éviter les références de mémoire supplémentaires ?

Translation-lookaside buffer (TLB)

Un **cache** matériel contenant les **fréquentes traductions d'adresses virtuelles en adresses physiques**.

Fait partie de la *memory management unit (MMU)*.



Algorithme basique du TLB

- Extraire le numéro de la page de l'adresse virtuelle.
- Si le TLB contient une traduction pour ce numéro de page :
 - Extraire le numéro de la page frame depuis l'entrée du TLB.
 - Former l'adresse physique (`numéro de page frame + offset`) et y accéder.
- Sinon :
 - Le *hardware* consulte la page table pour trouver la traduction.
 - Mettre à jour le TLB pour avec la traduction.

Exemple: accéder aux éléments d'un array

	Offset				
	00	04	08	12	16
Page 0					
Page 1					
Page 3					
Page 4					
Page 5					
Page 6		a[0]	a[1]	a[2]	
Page 7	a[3]	a[4]	a[5]	a[6]	
Page 8	a[7]	a[8]	a[9]		
Page 9					
Page 10					
Page 11					
Page 12					
Page 13					
Page 14					
Page 15					

On suppose que le TLB ne peut contenir qu'une seule entrée.

```
int sum = 0;

for (int i=0; i<10; i++) {
    sum += a[i];
}
```

→ 3 misses et 7 hits

→ **TLB hit rate** = 70%.

Dans ce case, le TLB améliore les performances grâce à la **localité spatiale**.

Localité

Localité spatiale : si un programme accède à la mémoire à l'adresse x , il est probable qu'il accède bientôt à la mémoire **proche de x** .

Localité temporelle : si un programme accède à la mémoire à l'adresse x , il est probable qu'il accède **à nouveau à l'adresse x dans un futur proche**.

Comment gérer les TLB misses ?


- Avec le matériel
 - Le matériel doit savoir exactement où se trouvent les tables de pages dans la mémoire.
 - Le matériel doit "parcourir" la table des pages, trouver l'entrée correcte de la table des pages et extraire l'instruction de traduction, mettre à jour et réessayer l'instruction.
- Avec le logiciel
 - Le matériel lève une exception qui est gérée par du code dédié du système d'exploitation.

Entrée du TLB


- Un TLB typique comporte 32, 64 ou 128 entrées.
- Le matériel recherche l'ensemble du TLB en parallèle pour trouver la traduction souhaitée.
- Bits : *valid bits* , *protection bits*, *address-space identifier*...

Numéro de page (virtuelle)	Numéro de page frame (physique)	Bits
----------------------------	---------------------------------	------


Comment gérer une commutation de contexte avec un TLB ?



Comment gérer une commutation de contexte avec un TLB ?




Comment gérer une commutation de contexte avec un TLB ?



On peut plus distinguer **quelle entrée correspond à quel processus** !

Comment gérer une commutation de contexte avec un TLB ?



Il faut ajouter un champ *address space identifier (ASID)* dans le TLB.

Politiques de remplacement des entrées


Comment retirer des entrées pour faire de la place à de nouvelles entrées lorsque le cache est plein ?

- **Least Recently Used (LRU)** : retirer en priorité l'entrée qui a été utilisée la moins récemment.
- **Aléatoire** : retirer une entrée au hasard.

→ Lorsqu'un programme boucle sur $n + 1$ pages avec une TLB de taille n ; dans ce cas, LRU échoue à chaque accès, alors que l'aléatoire fait beaucoup mieux.

Problème : consommation de mémoire

1. Les page tables sont grandes et consomment donc trop de mémoire.
2. Dans certains cas, la majeure partie de la table des pages est inutilisée et remplie d'entrées non valides.



Page frame	valid	prot	present	dirty
10	1	r-x	1	0
-	0	-	-	-
-	0	-	-	-
-	0	-	-	-
15	1	rw-	1	1
...
-	0	-	-	-
3	1	rw-	1	1
23	1	rw-	1	1

Page table

Solution 1 : utiliser de grandes pages

- Réduit la taille de la table.
- **Fragmentation interne** : les applications se voient allouées de grandes pages, mais en utilisent seulement une petite partie.

Solution 2 : multi-level page tables

Transforme la table de pages linéaire en une sorte d'arbre.


- Découpe la table des pages en unités de la taille d'une page.
- Si une page entière d'entrées de la table des pages n'est pas valide, n'allouez pas du tout cette page de la table des pages.
- Pour savoir si une page de la table des pages est valide, utilisez une nouvelle structure, appelée *page directory*.

Multi-level page tables

Page table linéaire

valid	page frame
1	12
1	13
0	-
1	100
0	-
0	-
0	-
0	-
0	-
0	-
1	86
1	15

Multi-level page table



Multi-level page tables : avantages et inconvénients

Avantages

- L'espace alloué à la table de pages est proportionnel à l'espace d'adressage utilisé.
- Le système d'exploitation peut prendre la prochaine page libre lorsqu'il doit allouer ou agrandir une table de pages.

Inconvénients

- **Compromis temps-mémoire** : on rajoute un niveau d'indirection supplémentaire.
- Complexité.

Solution 3 : page tables inversées

- Il s'agit d'une table de pages unique qui contient une entrée pour chaque page physique (page frame) du système.
- L'entrée nous indique quel processus utilise cette page et quelle page virtuelle de ce processus correspond à cette page physique.
- Pour trouver l'entrée correcte, il suffit maintenant d'effectuer une recherche dans cette structure de données (ce qui peut être coûteux en temps).

Au total, les page tables ne sont que des structures de données. On peut imaginer de nombreuses variations pour les rendre plus lentes ou plus rapides, plus petites ou plus grandes.

Les tables de pages multi-niveaux et inversées ne sont que deux exemples des nombreuses choses que l'on peut faire.