



Chương 1

Introduction to the System-on-Chip (SoC)

System-on-Chip Design

Giới thiệu

1.1.TỔNG QUAN

1.2.FPGA VÀ ASIC

- 1.2.1. FPGA
- 1.2.2. ASIC

1.3.SOC TRÊN FPGA

- 1.3.1.Các thành phần của SoC trên FPGA
- 1.3.2.Altera SoC FPGA
- 1.3.3.Xilinx SoC FPGA
- 1.3.4.So sánh các SoC FPGA của Altera và Xilinx

1.4.QUY TRÌNH THIẾT KẾ SOC

- 1.4.1.Thiết kế SoC trên FPGA

1.5. CÁC YẾU TỐ ẢNH HƯỞNG ĐẾN THIẾT KẾ SOC

1.6.ỨNG DỤNG CỦA SOC TRÊN FPGA

Topics


- Topic 1: A floating point unit for Numerical Calculations
- Topic 2: SHA-256 Algorithm
- Topic 3: AES-128 Algorithm
- Topic 4: Hardware platform for JPEG Compression/Decompression
- Topic 5: Median Filter for Image Denoising (Salt & Pepper Noise)
- Topic 6: Digit Recognition Using LeNet-5 CNN
- Topic 7: FFT Algorithm
- Topic 8: SM4 algorithm
- Topic 9: Signal generators (Sine, rectangle, triangle wave)
- Topic 10: UART implementation with Error Detection and Correction.
- Topic 11: You can suggestion

Scores

■ Score components:



- Quá trình: 20% (điểm danh, làm bài tập tại lớp)
- Thực hành: 30%
- Cuối kỳ 50% (25% điểm bài tập lớn và 25% điểm thi cuối khóa)

Giới thiệu



<https://upload.wikimedia.org/wikipedia/commons/thumb/8/85/ARMSoCBlockDiagram.svg/960px-ARMSoCBlockDiagram.svg.png>

Giới thiệu



<https://milkv.io/chips/sg2002/sg2002-diagram.webp>

Giới thiệu



Intelligent Door Locks




Video Conference



Industrial Internet Of Things



Intelligent Transport





Giới thiệu

- Mạch tích hợp (IC - Integrated Circuit) đóng vai trò nền tảng cơ bản cho hầu hết các thiết bị điện tử hiện đại.
 - ✓ Mạch đơn giản (SSI - Small Scale Integration), chứa hàng trăm hoặc hàng nghìn transistor
 - ✓ Mạch phức tạp (VLSI - Very Large Scale Integration).
- ASIC - Application-Specific Integrated Circuit và mảng cổng có thể lập trình FPGA - Field-Programmable Gate Array là hai loại phổ biến nhất.
 - ✓ FPGA là một loại vi mạch tích hợp có khả năng lập trình lại, cho phép người dùng tùy chỉnh cấu trúc và chức năng của mạch điện ngay cả sau khi sản xuất.
 - ✓ ASIC, hay mạch tích hợp chuyên dụng cho ứng dụng, được thiết kế riêng để phục vụ một chức năng đặc biệt.

Giới thiệu


FPGA bao gồm một mảng hai chiều các khối logic đa năng và các ma trận chuyển mạch (switch matrix)



Cấu trúc mạng tính khái niệm của một FPGA

Sơ đồ kết nối chi tiết của ma trận chuyển mạch

Giới thiệu



Một khối logic thường bao gồm một mạch tổ hợp nhỏ có thể cấu hình, với các thành phần chính là bảng tra cứu (LUT - Look-Up Table) và flip-flop D (DFF)

Giới thiệu

Một số đánh giá khách quan khi sử dụng FPGA trong việc tái cấu hình lại thiết kế:


- ✓ **Về mặt thời gian:** FPGA là một thiết bị được cấu trúc từ các khối logic, hỗ trợ thiết kế xử lý đường ống (pipeline) ở mức độ cao.
- ✓ **Về mặt diện tích:** FPGA với khả năng tái cấu hình và linh hoạt cao thường được ưu tiên sử dụng trong giai đoạn phát triển và thử nghiệm sản phẩm nhờ khả năng thích ứng nhanh với những thay đổi trong thiết kế.
- ✓ **Về mặt độ tin cậy:** Khả năng tái cấu hình của FPGA mang lại lợi thế đáng kể trong việc duy trì hiệu suất mạch và ổn định hoạt động, đặc biệt khi đối mặt với sự biến đổi trong quá trình sản xuất bán dẫn.

Giới thiệu

Đặc Điểm của ASIC

- ✓ **Tối ưu hóa hiệu suất:** Do được thiết kế riêng cho một ứng dụng cụ thể, ASIC có thể được tối ưu hóa để đạt hiệu suất cao nhất cho ứng dụng.
- ✓ **Tiêu thụ năng lượng thấp:** ASIC thường tiêu thụ ít năng lượng hơn so với các giải pháp dựa trên FPGA hoặc vi xử lý, nhờ loại bỏ các chức năng không cần thiết.
- ✓ **Chi phí sản xuất thấp:** Mặc dù chi phí phát triển ban đầu cao do yêu cầu thiết kế và sản xuất khuôn mẫu, nhưng khi sản xuất hàng loạt, chi phí trên mỗi đơn vị sẽ giảm đáng kể.
- ✓ **Bảo mật cao:** ASIC cung cấp mức độ bảo mật vượt trội vì chúng khó bị sao chép hoặc thay đổi sau khi sản xuất, nhờ thiết kế cố định và không thể tái lập trình.

SoC trên FPGA



Hệ thống bao gồm một IP CPU, một IP bộ nhớ, hai IP bus để kết nối, hai IP thiết bị ngoại vi và hai IP ứng dụng. Các IP này có thể được tạo ra theo hai cách: tự thiết kế để đáp ứng mục đích cụ thể hoặc sử dụng các IP có sẵn, được cung cấp bởi các nền tảng phần mềm chuyên dụng từ các nhà sản xuất FPGA.

SoC trên FPGA

Bộ vi xử lý (CPU): Trên các bảng mạch FPGA tích hợp hệ thống SoC, CPU đóng vai trò quan trọng trong việc xử lý các tác vụ nhúng, thực thi chương trình điều khiển, quản lý giao tiếp với các thiết bị ngoại vi, và điều phối hoạt động của các thành phần trong SoC.

- CPU mềm:** Loại CPU này được triển khai bằng cách sử dụng các tài nguyên logic có thể lập trình của FPGA, mang lại tính linh hoạt cao và khả năng tùy chỉnh theo nhu cầu thiết kế. Một số ví dụ tiêu biểu của CPU mềm bao gồm MicroBlaze (Xilinx) và Nios II (Intel/Altera).

- CPU cứng:** Loại CPU này được tích hợp trực tiếp vào chip FPGA dưới dạng phần cứng cố định, mang lại hiệu suất cao và tiết kiệm tài nguyên logic của FPGA. Một số ví dụ phổ biến của CPU cứng bao gồm các dòng ARM Cortex, như Cortex-A9, Cortex-A53 hoặc Cortex-R5.

SoC trên FPGA

Bộ nhớ (memory): là một thành phần không thể thiếu trong hệ thống SoC, đảm nhiệm vai trò lưu trữ dữ liệu và chương trình cần thiết cho hoạt động của hệ thống.

•**Bộ nhớ trên chip (On-chip Memory):** là loại bộ nhớ được tích hợp trực tiếp bên trong FPGA, thường bao gồm các loại như bộ nhớ RAM (Random Access Memory) với các khối bộ nhớ (BRAM - Block RAM) hoặc bộ nhớ chỉ đọc (ROM - Read Only Memory).

•**Bộ nhớ ngoài chip (Off-chip Memory):** Được kết nối với FPGA thông qua các bus giao tiếp, loại bộ nhớ này có dung lượng lớn hơn, điển hình như SDRAM, DDR/DDR2/DDR3.

•**Bộ nhớ cấu hình (Configuration Memory):** Loại bộ nhớ này được sử dụng để lưu trữ cấu hình của FPGA (bitstream), giúp nạp cấu hình vào FPGA trong quá trình khởi động. Các loại bộ nhớ điển hình như Flash hoặc EEPROM.

SoC trên FPGA

Bus kết nối: Bus kết nối trên các bảng mạch FPGA tích hợp SoC đóng vai trò trung tâm trong việc đảm bảo sự phối hợp nhịp nhàng và hiệu quả giữa các thành phần của hệ thống.

Chúng chịu trách nhiệm truyền tải dữ liệu, tín hiệu điều khiển và duy trì sự đồng bộ giữa CPU, bộ nhớ và các thiết bị ngoại vi.

Các chuẩn bus hiện đại như bus vi điều khiển nâng cao (AMBA - Advanced Microcontroller Bus Architecture), bus mở rộng nâng cao (AXI - Advanced eXtensible Interface), hoặc Avalon.


SoC trên FPGA

IP thiết bị ngoại vi và IP tùy chỉnh: Ngoài các thành phần chính bắt buộc trong một hệ thống SoC như CPU, bộ nhớ và bus, các hệ thống SoC trên FPGA còn có thể tích hợp thêm các IP tùy chỉnh (Custom IP), và IP thiết bị ngoại vi (Peripheral IP)..

- IP tùy chỉnh (Custom IP): Đây là các IP do người thiết kế tạo ra và tích hợp vào hệ thống SoC để thực hiện các chức năng đặc thù.

- IP thiết bị ngoại vi (Peripheral IP): Đây là các IP được cung cấp sẵn trong thư viện FPGA: UART, SPI, I2C, Ethernet, DMA, GPIO

SoC trên FPGA




SoC trên FPGA

SoC chuyên dụng của hãng Altera

Tên SoC	Lõi CPU	Bộ nhớ	Bus giao tiếp
Cyclone IV SoC	Lõi mềm 32-bit RISC	DDR3	Avalon
Cyclone V SoC	Hai lõi ARM Cortex-A9	DDR3	Avalon/AXI
Arria V SoC	Hai lõi ARM Cortex-A9	DDR3	Avalon/AXI
Stratix V SoC	Hai lõi ARM Cortex-A9	DDR3	Avalon/AXI
Arria 10 SoC	Hai lõi ARM Cortex-A9	DDR4	Avalon/AXI
Stratix 10 SoC	Bốn lõi ARM Cortex-A53	DDR4	Avalon/AXI

SoC trên FPGA



SoC trên FPGA


Tên SoC	Lõi CPU	Bộ nhớ	Bus giao tiếp
Artix-7	MicroBlaze (bộ xử lý lõi mềm)	Phụ thuộc vào thiết kế trên FPGA	AXI, FSL
Spartan-7	MicroBlaze (bộ xử lý lõi mềm)	Phụ thuộc vào thiết kế trên FPGA	AXI, FSL
Zynq-7000	Hai lõi ARM Cortex-A9	DDR3, DDR3L	AXI, PLB, HP
Zynq UltraScale+ MPSoC	Bốn lõi ARM Cortex-A53	DDR4, LPDDR4	AXI, AHB, APB
	Hai lõi ARM Cortex-R5		
	ARM Mali-400 MP2		
Versal ACAP	Hai lõi ARM Cortex-A72	DDR4, LPDDR4	AXI, NoC
	Hai lõi ARM Cortex-R5F		
	Tích hợp có chế AI, DSP		

Quy Trình Thiết Kế SoC trên FPGA




Quy Trình Thiết Kế SoC trên FPGA

Quy trình thiết kế vật lý cho hệ thống SoC



Quy Trình Thiết Kế SoC trên FPGA



Quy Trình Thiết Kế SoC trên FPGA

Trong quá trình thiết kế phần cứng, người thiết kế có thể tích hợp các IP (bao gồm IP do nhà sản xuất cung cấp hoặc IP được phát triển riêng) bằng các công cụ thiết kế hệ thống SoC, chẳng hạn như Qsys (SoC Builder) hoặc Vivado.

The screenshot shows the Qsys (SoC Builder) interface. The 'System Contents' tab is active, displaying a hierarchical tree of components on the left and a detailed table of components on the right. Red arrows point to specific components with labels:

- CPU**: Points to the `nios2_gen2_0` component.
- Bộ nhớ** (Memory): Points to the `onchip_memory2_0` component.
- Thiết bị ngoại vi** (Peripheral): Points to the `jtag_uart_0` component.
- IP tự thiết kế** (Custom IP): Points to the `CNN_0` component.


The table below shows the details of the components in the system:

Use	Connections	Name	Description	Export	Clock	Base	End	IRQ	Tags	Opcode Name
☒		clk_0	Clock Source	<code>clk</code>	<code>exported</code>					
☒		<code>clk_in_reset</code>	Clock Input	<code>clk_in_reset</code>	<code>clk_0</code>					
☒		<code>clk_reset</code>	Reset Input	<code>clk_reset</code>	<code>clk_0</code>					
☒		<code>clk_reset</code>	Reset Output	<code>clk_reset</code>	<code>clk_0</code>					
☒		nios2_gen2_0	Nios II Processor	<code>clk</code>	<code>clk_0</code>					
☒		<code>reset</code>	Reset Input	<code>reset</code>	<code>clk_0</code>					
☒		<code>data_master</code>	Avalon Memory Mapped Master	<code>data_master</code>	<code>clk_0</code>					
☒		<code>instruction_master</code>	Avalon Memory Mapped Master	<code>instruction_master</code>	<code>clk_0</code>					
☒		<code>irq</code>	Interrupt Receiver	<code>irq</code>	<code>clk_0</code>					
☒		<code>debug_reset_requ...</code>	Reset Output	<code>debug_reset_requ...</code>	<code>clk_0</code>					
☒		<code>debug_mem_slave</code>	Avalon Memory Mapped Slave	<code>debug_mem_slave</code>	<code>clk_0</code>					
☒		<code>custom_instructio...</code>	Custom Instruction Master	<code>custom_instructio...</code>	<code>clk_0</code>					
☒		onchip_memory2_0	On-Chip Memory (RAM or ROM)...	<code>clk1</code>	<code>clk_0</code>	<code># 0x0001_0800</code>	<code>0x0001_0fff</code>			
☒		<code>clk1</code>	Clock Input	<code>clk1</code>	<code>clk_0</code>					
☒		<code>s1</code>	Avalon Memory Mapped Slave	<code>s1</code>	<code>clk1</code>	<code># 0x0000_0000</code>	<code>0x0000_ffff</code>			
☒		<code>reset1</code>	Reset Input	<code>reset1</code>	<code>clk1</code>					
☒		jtag_uart_0	JTAG UART Intel FPGA IP	<code>clk</code>	<code>clk_0</code>					
☒		<code>reset</code>	Reset Input	<code>reset</code>	<code>clk_0</code>					
☒		<code>avalon_jtag_slave</code>	Avalon Memory Mapped Slave	<code>avalon_jtag_slave</code>	<code>clk_0</code>	<code># 0x0001_1000</code>	<code>0x0001_100f</code>			
☒		<code>irq</code>	Interrupt Sender	<code>irq</code>	<code>clk_0</code>					
☒		CNN_0	ECG CNN	<code>avalon_slave_0</code>	<code>clk_0</code>	<code># 0x0001_1014</code>	<code>0x0001_1017</code>			
☒		<code>avalon_slave_0</code>	Avalon Memory Mapped Slave	<code>avalon_slave_0</code>	<code>clk_0</code>					
☒		<code>reset_sink</code>	Reset Input	<code>reset_sink</code>	<code>clk_0</code>					
☒		<code>clock_sink</code>	Clock Input	<code>clock_sink</code>	<code>clk_0</code>					

The bottom panel shows the Messages window with the following message:

Type	Path	Message
1 Info Message	<code>system.jtag_uart_0</code>	JTAG UART IP input clock need to be at least double (2x) the operating frequency of JTAG TCK on board

Quy Trình Thiết Kế SoC trên FPGA



Quy Trình Thiết Kế SoC trên FPGA

Thiết kế phần mềm là dùng các phần mềm như NIOS II Embedded Design Suite khi làm việc với SoC Altera hoặc SDK khi làm việc với SoC Xilinx để viết mã điều khiển phần cứng. Phần mềm thường được viết bằng ngôn ngữ C/C++.

```
#include "stdio.h"
#include "io.h"
#include "system.h"
void imagetest(){
    IOWR(CNN_0_BASE,0,0x000000f8);
}
int main()
{
    print("Hello World\n\r");
    init_platform();
    imagetest();
    parameters1();
    parameters2();
    parameters3();
    IOWR(CNN_0_BASE,1);
    return 0;
}
```

```
#include "xil_io.h"
void imagetest(){
    Xil_Out32(0xA0000000+844,0x000000f8);
}
int main()
{
    print("Hello World\n\r");

    init_platform();
    imagetest();
    parameters1();
    parameters2();
    parameters3();
    Xil_Out32(0xA0000000+0,1);

    cleanup_platform();
    return 0;
}
```

Các yếu tố ảnh hưởng đến thiết kế SoC

Khả năng tích hợp: SoC nổi bật với khả năng tích hợp cao, kết hợp các thành phần chính như CPU, GPU, và bộ nhớ trên cùng một chip.

Tên SoC	CPU	GPU	Bộ nhớ
Qualcomm Snapdragon 888	1x Cortex-X1 @ 2.84GHz + 3x Cortex-A78 @ 2.42GHz + 4x Cortex-A55 @ 1.8GHz	Adreno 660	LPDDR5, tốc độ lên đến 3200MHz
Apple A14 Bionic	2x Firestorm + 4x Icestorm	Apple GPU 4-core	LPDDR4X
Samsung Exynos 2100	1x Cortex-X1 @ 2.9GHz + 3x Cortex-A78 @ 2.8GHz + 4x Cortex-A55 @ 2.2GHz	Mali-G78 MP14	LPDDR5, tốc độ lên đến 2750MHz
MediaTek Dimensity 1000	4x Cortex-A77 @ 2.6GHz + 4x Cortex-A55 @ 2.0GHz	Mali-G77 MC9	LPDDR4X
NVIDIA Tegra X1	4x Cortex-A57 + 4x Cortex-A53	NVIDIA Maxwell architecture 256-core	LPDDR4

Các yếu tố ảnh hưởng đến thiết kế SoC

Công suất tiêu thụ: là lượng năng lượng được tiêu thụ trong quá trình hoạt động. Một đơn vị thường dùng để so sánh là mW/MIPS (Miliwatts/MIPS). Giá trị này càng lớn thì công suất tiêu thụ càng lớn.

SoC	CPU	Bộ nhớ	Công suất (W)
Xilinx Zynq UltraScale+ MPSoC ZU3EG	2x ARM Cortex-A53 @ 1.5GHz + 2x ARM Cortex-R5 @ 600MHz	DDR4, tốc độ lên đến 2400MHz	15W - 60W
Intel Stratix 10 SX SoC	Quad-core ARM Cortex-A53 @ 1.5GHz	DDR4, tốc độ lên đến 2666MHz	Khoảng 30W
Xilinx Zynq-7000	Dual-core ARM Cortex-A9 @ 667MHz	LPDDR2, tốc độ lên đến 533MHz	3W - 15W
Intel Arria 10 SoC	Dual-core ARM Cortex-A9 @ 800MHz	DDR4, tốc độ lên đến 2133MHz	Khoảng 15W

Các yếu tố ảnh hưởng đến thiết kế SoC

- **Khả năng xử lý:** Trong các hệ thống SoC tốc độ xử lý được xem là yếu tố cốt lõi đánh giá sức mạnh của bộ xử lý. Thông số MIPS, viết tắt cho "Millions of instructions per second", là một chỉ số quan trọng giúp đo lường số lệnh mà bộ xử lý có thể xử lý trong một giây.
- **Chi phí phát triển sản phẩm:** Khi chi phí và độ phức tạp trong thiết kế tăng cao, một sự đánh đổi cơ bản xuất hiện giữa việc tối ưu hóa thiết kế và chi phí thực hiện.
- **Mua IP:** Khi mục tiêu là tạo ra một thiết kế tối ưu hóa việc sử dụng công nghệ, chi phí cố định thường rất cao. Do đó, sản phẩm cuối cùng cần phải có tính ứng dụng rộng rãi để bù đắp khoản đầu tư ban đầu. Một phương án thay thế cho việc tối ưu từng phần của thiết kế là tái sử dụng các thiết kế hiện có.

Ứng dụng của SoC trên FPGA

- ✓ Trong lĩnh vực trí tuệ nhân tạo (AI) và học sâu (Deep Learning): SoC trên FPGA được sử dụng để tăng tốc các mô hình xử lý dữ liệu, như mạng nơ-ron sâu (DNN – Deep Neural Network) và mạng tích chập (CNN – Convolutional Neural Network).
- ✓ Trong viễn thông: SoC trên FPGA đóng vai trò cốt lõi trong các hệ thống 5G, với khả năng triển khai các giao thức truyền thông phức tạp như MIMO (Multiple Input Multiple Output) và xử lý tín hiệu số. FPGA cung cấp băng thông cao và khả năng xử lý song song, giúp đáp ứng các yêu cầu nghiêm ngặt về tốc độ truyền dữ liệu và độ trễ thấp trong các hệ thống mạng hiện đại.
- ✓ Trong ứng dụng nhúng: SoC trên FPGA được sử dụng trong các hệ thống điều khiển công nghiệp, thiết bị y tế và IoT thông minh.
- ✓ Ngoài ra, SoC trên FPGA cũng được ứng dụng rộng rãi trong hệ thống an ninh và quốc phòng, nơi cần hiệu năng cao và độ bảo mật cao. FPGA có khả năng thực thi các thuật toán mã hóa và giải mã phức tạp, xử lý dữ liệu thời gian thực và đáp ứng các yêu cầu khắt khe về tính bảo mật trong các hệ thống radar, truyền thông mã hóa và giám sát.

Câu hỏi và bài tập

Nhìn vào hình bên dưới, cho biết các thành phần có trong hệ thống SoC trên. Theo bạn thành phần nào tự thiết kế, thành phần nào là những IP có sẵn