チャンドラ・セカール・バミディ（Chandra Sekhar Bhamidi）

+81 70-9171-6845 | bkbschandu2000@gmail.com
https://www.linkedin.com/in/chandra-sekhar-bhamidi-518926176/

物理設計および STA エンジニアとして約 2 年の実務経験を有し、主に先端プロセスノードにおける ASIC 実装およびタイミングクロージャを担当してきました。特に 7nm FinFET プロセスの CPU 物理設計および RTL から GDSII までの実装に強みを持っています。さらに、フロアプランニング、配置最適化（Placement Optimization）、配線（Routing）、MCMM（Multi-Corner Multi-Mode）タイミング解析、タイミングクロージャ、配線後 ECO（Engineering Change Order）、寄生成分抽出（Parasitic Extraction）、サインオフまで、物理設計の全工程にも精通していますし、Synopsys Fusion Compiler、IC Compiler II、PrimeTime、StarRC、Design Compiler、Formality などの EDA ツールを活用した豊富な経験を持っています。
350 万以上のインスタンス、350 以上のマクロ、13 層のメタルレイヤーで構成される ARM ベース CPU コアの物理設計フロー全体を実行し、目標周波数 2.60GHz に対して 2.54GHz を達成しました。
また、TCL スクリプト開発にも強みがあり、タイミングレポート解析、パスグループ分析、および QoR（Quality of Results）自動化を実現した実績を持っています。

- **物理設計・実装（Physical Design & Implementation）**：RTL-to-GDSII 実装、フロアプランニング、マクロ配置、配置最適化（Placement Optimization）、配線（Routing）、配線最適化（Route Optimization）、QoR（Quality of Results）最適化、物理実装（Physical Implementation）、配線後 ECO（Post-Route ECO）
- **STA／タイミングクロージャ（STA / Timing Closure）**：PrimeTime、MCMM（Multi-Corner Multi-Mode）解析、セットアップタイミング解析、WNS／TNS 解析、パスグループ解析、クロック不確定性（Clock Uncertainty）解析、タイミング制約（Timing Constraints）作成・管理、タイミング ECO、セルアップサイジング（Cell Upsizing）、VT スワップ、バッファ挿入（Buffer Insertion）、タイミングサインオフ
- **Synopsys EDA ツール**： Fusion Compiler、IC Compiler II、Design Compiler、PrimeTime、StarRC、Formality
- **自動化・スクリプティング（Automation & Scripting）**：TCL、タイミングレポート解析、パスグループフィルタリング、QoR 自動化、設計フロー自動化
- **プロセス技術・設計技術（Technology / Design）**：7nm FinFET、28nm、13 層メタル配線、MCMM（Multi-Corner Multi-Mode）、PVT 解析、SPEF、RC 寄生成分抽出（Parasitic Extraction）、DFT タイミング解析
- **物理検証（Physical Verification）**：DRC（Design Rule Check）対応、配線後解析（Post-Route Analysis）、ECO 実装、物理設計サインオフ

職務経歴

日本シノプシス合同会社　2024 年 11 月～現在

アプリケーション・エンジニア（担当プロジェクト：ARM ベース CPU コア）
使用技術・ツール： 7nm FinFET、Fusion Compiler、IC Compiler II、PrimeTime、StarRC

- 350 万以上のインスタンス、350 以上のマクロ、13 層メタル配線で構成される ARM ベース CPU コアの RTL-to-GDSII 物理設計フロー全体を担当。
- 2.60GHz の目標周波数に対し、DFT スキャン未適用時で 2.54GHz、DFT スキャン適用時で 2.50GHz を達成し、4 つ以上の MCMM（Multi-Corner Multi-Mode）PVT コーナーにおけるタイミングクロージャを実現。
- マクロ配置の局所性向上およびクリティカルパスの配線長短縮を目的として、アイランド型、エッジ配置型、ハイブリッド型、フリースタイル型などのアプローチを用い、20 回以上のフロアプラン最適化を実施。
- WNS（Worst Negative Slack）に基づきタイミング違反パスグループを抽出・優先順位付けする TCL 自動化ツールを開発し、タイミング解析およびデバッグの効率を向上。
- 物理設計フロー全体のクロック不確定性（Clock Uncertainty）を一掃することにより WNS/TNS 感度を分析し、4 つ以上の PVT コーナーにおけるクロージャマージンを特定。
- 初期最適化および最終最適化フェーズにおいてインクリメンタル配置最適化を実施し、さらに複数回の配線最適化を行うことでタイミング収束性を改善。
- 最重要セットアップパスを対象に、セルアップサイジング、VT スワップ、バッファ挿入などのポストルート・タイミング ECO を実施。

- パスグループごとの最適化ウェイトを適用し、サインオフ段階における最も重要なタイミング違反グループのクロージャを優先的に実現。
- DFT 導入によるタイミング劣化要因を取り除き、スキャンポートに対する適切な False Path 制約を適用することでタイミング予算を回復。
- Synopsys StarRC を用いて配線後 SPEF を生成し、抽出した RC 寄生成分をマルチコーナー・タイミングサインオフの PrimeTime へ反映。

ZOICX Technologies（インド・ハイデラバード）　2024 年 6 月～2024 年 10 月

デジタル実装トレーニー（担当プロジェクト：ARM コア）
使用技術・ツール： 28nm、Design Compiler、IC Compiler II、Formality

- 29 個のマクロおよび 9 層メタル配線を含む 30 万ゲート規模の ARM コアにおいて、物理設計フロー全体を担当し、目標周波数 500MHz を達成。
- Synopsys Design Compiler を使用した論理合成を実施し、Synopsys Formality を用いて合成後ネットリストの論理等価性を検証。
- 混線解消を目的に、コア形状および利用率を変更しながら 10 回以上のフロアプラン最適化を実施。
- OpenROAD、Yosys、OpenSTA などのオープンソース EDA ツールと、論理合成、物理実装および STA 工程における Synopsys 商用ツールとの比較評価を実施。

RiseTime Semiconductor（インド・ハイデラバード）　2023 年 10 月～2024 年 3 月

Physical Design エンジニア・トレーニー
使用技術・ツール： 28nm、9 層メタル配線、Design Compiler、IC Compiler II

- 454MHz での 6 個のマクロおよび 2 系統のクロックを含む 72K ゲート設計において、目標周波数を達成。論理合成（Synthesis）からフロアプランニング、配置、CTS、配線（Routing）およびタイミング検証に至る、合成からポストルートまでの一連の物理設計フローを遂行。
- Keepout Margin の最適化およびコア形状・利用率を変更した複数回のフロアプラン検討を通じて、Missing Via、ピン密度、混線などの課題を解決。

主要プロジェクト：

ARM ベース CPU コア開発（フル物理設計）：7nm FinFET｜Fusion Compiler｜IC Compiler II｜PrimeTime｜StarRC

- 350 万以上のインスタンスおよび 350 以上のマクロを含む CPU 設計において、RTL から GDSII までの実装を担当。フロアプランニング、配置、配線、MCMM（Multi-Corner Multi-Mode）タイミングクロージャ、RC 抽出および配線後の ECO（Engineering Change Order）実装を実施。
- 4 以上の PVT（Process, Voltage, Temperature）コーナーにおいて、目標周波数 2.60GHz に対し、DFT（Design for Test）未適用時で 2.54GHz、DFT 適用時で 2.50GHz を達成。配線後のクリーン DRC（Design Rule Check）を実現し、手動によるタイミング ECO も完了。

設計指標：

350 万以上のインスタンス｜350 以上のマクロ｜7nm FinFET プロセス｜13 層メタル配線
フラット設計｜2～4 名の設計チーム｜MCMM 対応（4 以上の PVT コーナー）

学歴・資格

CVR College of Engineering（ハイデラバード）電子・通信工学　学士　（2022 年 8 月卒業）
Sumedha Institute of Technology　Physical Design 修了（2022 年 10 月～2023 年 5 月）大学院修了証

NPTEL 認定資格：VLSI Design Flow: RTL to GDS 修了（66%）｜2023 年 11 月
論文発表：IEEE 掲載論文（ADS-B 信号向け J-Pole アンテナの設計）｜2023 年 4 月