
#### **SEMICON Solutions**

# Thiết kế mạch tuần tự

Trình bày: Đặng Tường Dương






## Mạch tổ hợp




A				AB															
В	0	1	CD		00	01	- 11	10											
0		[ ]		00															
1		1		01															
				11															
> y1?				10															
	ABC																		
CD		000	001	011	010	110	111	101	100										
00	00	1	***	• • • •	• 10	110	1	1	1										
	01	<u>'</u>					1	1	1										
	11																		
	10	1																	
	ABCD								_										
EF		0000	0001	0011	0010	0110	0111	0101	0100	1100	1101	1111	1110	1010	1011	1001	1000		
	00		<u> </u>																
	11																		
	10																		
	Hoc (	cach t	ao ra	bang	K?														
	SOP	Sum o	of Prod	luct	Tong	cac tich	1	OR cu	a tat ca	a cong	AND		GOM 1		y 1 = /	ABC + C	DE		
	POS	Produ	ict of S	um	Tich ca	ac tong	5	AND (	cua tat	ca con	g OR		DOM 0		y1 = (/	4 + B +	C)(C+	D + E)	



## Thế nào là máy biến trạng thái

























## Ví dụ về mạch tuần tự






## Ví dụ về mạch tuần tự



Present State		Input	Nex	Output	
A	В	×	A	В	Y
0	0	0	О	0	0
O	0	1	O	1	0
O	1	О	O	0	1
O	1	1	1	1	0
1	O	О	O	0	1
1	O	1	1	0	О
1	1	О	O	0	1
1	1	1	1	0	0



Present State		Input	Nex	Output		
A	В	x	A	В	Y	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	1	
0	1	1	1	1	0	
1	0	0	0	0	1	
1	0	1	1	0	0	
1	1	0	0	0	1	
1	1	1	1	0	0	




Bảng trạng thái	
2 chiều <	

Present			Nex	kt stat	е	Out	Output		
	tate		<b>X</b> =	0 X =	: 1	X = 0	X = 1		
Α	В	A	В	Α	В	Y	Y		
0	0	0	0	0	1	0	0		
0	1	0	0	1	1	1	0		
1	0	0	0	1	0	1	0		
1	1	0	0	1	0	1	0		




## Sơ đồ trạng thái

D.,,				Next	state	9	Out	put
	esent tate	-	Х	<u> </u>	<b>X</b> =	1	X = 0	X = 1
A	В	,	4	В	Α	В	Y	Υ
0	0	(	)	0	0	1	0	0
0	1	(	)	0	1	1	1	0
1	0	(	)	0	1	0	1	0
1	1	(	)	0	1	0	1	0





#### Logic Diagram and State Table for $D_A = A \oplus X \oplus Y$







Present			Next	
state	Inp	outs	state	Output
Α	Х	Υ	Α	Z
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	0
1	0	0	1	1
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(b) State table



## Sử dụng sơ đồ trạng thái






Present			Next	
state	Inp	outs	state	Output
Α	X	Υ	Α	Z
0	0	0	0	0
0	0	1	1	О
0	1	0	1	0
О	1	1	0	О
1	0	0	1	1
1	O	1	0	1
1	1	0	0	1
1	1	1	1	1



## Thiết kế máy trạng thái dùng J-K Flip Flop



Present state		Input	Nex	Fli	Flip-flop inputs				
Α	В	x	Α	В	JA	K <sub>A</sub>	J <sub>B</sub>	K <sub>B</sub>	
0	0	0	0	1	0	0	1	0	
0	0	1	0	0	/0	0	0	1	
0	1	0	1	1	/ 1	1	1	0	
0	1	1	1	0	/ 1	0	0	1	
1	0	0	1	1 /	0	0	1	1	
1	0	1	1	0 /	0	0	0	0	
1	1	0	0	0/	1	1	1	1	
1	1	1	1	/1	1	0	0	0	

Using J-K Flip Flops

$$J_{A} = B$$
 
$$K_{A} = B\overline{X}$$
 
$$K_{B} = A\overline{X} + \overline{A}X$$



## Thiết kế mạch tuần tự




- Thực hiện sơ đồ trạng thái của bảng trạng thái từ yêu cầu của mạch trạng thái.
- Nếu chỉ có 1 biểu đồ trạng thái sẵn sàng, thì thực hiện bảng trạng thái.
- Dùng mã nhị phân cho các trạng thái.
- Phương trình input Flip-Flop bắt nguồn trong mục trạng thái kế tiếp trong bảng mã hóa trạng thái.
- Phương trình output Flip-Flop bắt nguồn từ mục output trong bảng mã hóa trạng thái.
- Đơn giản hóa phương input và output .
- Vẽ sơ đồ logic với DFF và các cổng, cụ thể hóa các input và output trong DFF.



## VD: sắp xếp tuần tự





Chúng ta cần để ý những bit ngõ vào lần lượt "1101".



Nếu đầu vào là A = '1' trạng thái A chuyển sang trạng thái B và output của A là '0' (không phát hiện được bit "1101")









bit đầu tiên Là A là '1'

Nếu chúng ta đang ở trạng thái B (điều này có nghĩa là rằng chúng ta đã đọc a = '1 ' ngay lập tức trước và input kế tiếp là a = '1' Sau đó chúng ta tìm cách làm cho đọc thành công bit "1101" sau đó chuyển sang trạng thái C








Bit tiếp theo, chúng ta đọc chuỗi "1101" tiếp theo là chuỗi "0" nếu chúng ta đọc là "0" thì chuyển sang trạng thái D --nếu báo rằng vẫn bằng "0", chúng ta chưa đọc được chuỗi

Sau trạng thái D, chúng ta thành công nếu A = '1' được đọc và tiến hành. Đầu ra sẽ là mức cao hoặc '1'.






Chúng ta không cần tiến hành sang trạng thái E, cho dù, nết chúng ta nhận ra "1101", chúng ta không những phát hiện 1 chuỗi bit mà còn biết cách phát hiện chuỗi "1101" khác. dạng như "1101101".







#### Coding máy trạng thái


- Hướng dẫn
  - Tách rời diễn tả máy trạng thái thành 2 quy trình
    - Mạch tổ hợp
    - Mạch tuần tự
  - Dùng diễn tả `define để định nghĩa vector trạng thái.
  - Giữ logic FSM và logic non-FSM trong những module tách rời.
  - Gán giá trị mặc định cho máy trạng thái.

```
inputs
                            (Mealy State Machine Only)
             combinational
                                                                       combinational
                                           seguential
                 logic
                                                                          logic
                                                                                     outputs
                              next
                                                           state
                                                                         Output
                Next
                                           Present
                State
                                             State
                                                                          Logic
  state
                                             FF's
                Logic
                       clock
```



```
reg [1:0] state, next_state; // FSM state
 parameter IDLE = 2'h0;
 parameter FOUND = 2'h1;
 parameter MODULUS = 2'h2;
 parameter DONE = 2'h3;
 always @ (state or input)
  case (state)
     IDLE: begin
            next state <= FOUND;
          end end // IDLE
     FOUND: begin
             next state <= DONE;
          end // FOUND
     endcase
  always @ (posedge clk or negedge rst_b)
     if (rst b == 1'b0) state <= IDLE;
     else state <= next state;
endmodule
```





A '0' là bit cuối cùng ( A '0' is the last bit ("1100") và trở lại ban đầu

Chúng ta còn phải đặt trạng thái "thất bại", khi không đọc được bit "1101"



### Bài Tập



- Thiết kế sơ đồ mạch số dùng DFF
- Viết Verilog cho mạch vừa thiết kế





#### Câu Hỏi & Trả Lời

