
Μικροϋπολογιστές

1η Ομάδα Ασκήσεων

Παπαρρηγόπουλος Θοδωρής el18040 <u>paparrigopoulosthodoris@gmail.com</u> Φιλιππόπουλος Ορφέας el18082 <u>orfeasfil2000@gmail.com</u>

1η Άσκηση


Βασισμένοι στον πίνακα 2 στην σελίδα 98-99, η αναπαράσταση της γλώσσας μηχανής 0Ε 08 3A 00 20 17 DA 0D 08 0D C2 05 08 79 2F 32 00 30 CF, αντιστοιχίζεται στο παρακάτω πρόγραμμα assembly.



Με τη βοήθεια του προσομοιωτή συμπεράναμε ότι η λειτουργία του προγράμματος είναι να βρίσκει τη θέση του αριστερότερου 1 σε έναν 8-bit αριθμό που δέχεται ως είσοδο (αν η είσοδος δεν έχει καθόλου 1, τότε τυπώνει 0).

Για να γίνεται επαναληπτικά αυτή η διαδικασία αρκεί να βάλουμε μια ετικέτα στην αρχή START και στο τέλος να προσθέσουμε μια εντολή JMP START (πριν το END). Σε αυτή την περίπτωση η εντολή RST 1 κάνει μια προσωρινή παύση ώστε να προλάβουμε να διαβάσουμε τη νέα είσοδο.

Το πρόγραμμα ροής είναι:



2η Άσκηση

Ουσιαστικά, για αυτήν την άσκηση έχουμε 3 πιθανές καταστάσεις. Ή θα κινηθεί το λαμπάκι προς τα αριστερά ή προς τα δεξιά ή να μείνει στάσιμο. Σώζουμε την εκάστοτε τιμή στον register D και τον επικαλούμαστε κάθε φορά που είναι ανάψουμε το αντίστοιχο λαμπάκι.

Για την επεξηγηματική ανάλυση της άσκησης έχουμε βάλει τα αντίστοιχα σχόλια.

IN 10H

LXI B,01F4H ; 500

MVI A,01H

PRINT:

CMA ; Inverse logic at 3000H STA 3000H ; store A in 3000H CMA ; restore value MOV D,A ; save to A to D

START:

CALL DELB ; pause for 1ms * B = 1ms * 500 = 0.5 s

LDA 2000H ; load 2000H to A

ANI 81H ; A = A AND 10000001 (To keep MSB and LSB) CPI 01H ; if A equals 00000001 then Zero flag = 1 else 0

JZ LEFT ; if zero flag = 1 jump to LEFT

CPI 81H ; check now if A equals to 10000001 then zero flag = 1 else 0

JZ RIGHT ; if zero flag = 1 then jump to RIGHT

JMP START ; else jump to back to START (we are in a waiting position)

LEFT:

MOV A,D ; Save the previous value of the counter (stored in D)

RLC ; Rotate Left without Carry JMP PRINT ; Jump back to PRINT

RIGHT:

MOV A,D ; Save the previous value of the counter (stored in D)

RRC ; Rotate Right without Carry JMP PRINT ; Jump back to PRINT

END

3η Άσκηση

Στο παρακάτω πρόγραμμα ελέγχουμε εάν ο αριθμός που φορτώσαμε από τη θέση 2000H είναι μικρότερος του 200. Εάν Jump αναβοσβήνουν τα LSB(του προηγόυμενου αριθμού στο LED) αλλίως ελέγχουμε εάν είναι μεγαλύτερος του 100. Εάν Jump αναβοσβήμουν τα MSB (του προηγόυμενου αριθμού στο LED) αλλιώς βρίσκω bcd αριθμού (στον ίδιο 8μπιτο).

START:

LXI B,01F4H ; B = 500 (500ms delay) LDA 2000H ; Load 2000H to A

CPI C8H ; if A equals 200 then zero flag sets to 1 else 0

JNZ HUND2 ; if zero flag is 0 jump to HUND2 CPI 64H ; if zero flag is 1 check if A equals 100 JNZ HUND ; if zero flag is 0 jump to HUND

MVI B,FFH ; else set B = 255

DECA:

INR B ; B = B + 1SUI 0AH ; A = A - 10

JNC DECA ; if carvy flag is 1 then jump to DECA

ADI 0AH ; A = A + 10MOV C,A ; C = AMOV A,B ; A = B

RLC ; Rotate accumulator Left without Carry 4 times

RLC ; This way we keep the 4-bits of the bcd

RLC

RLC

ADD C ; A = A + C

STA 3000H ; Store at 3000H address the content of A

RST 1 ; system pause

JMP START ; Jump back to START

HUND2:

MVI A, F0H ; A = 240

STA 3000H ; Store A to 3000H address

CALL DELB ; wait MVI A,00H ; Set A = 0

STA 3000H ; Store at 3000H address 0 JMP START ; Jump back to START

HUND:

MVIA,0FH; A = 15


STA 3000H ; Store at 3000H 15 (A)

CALL DELB ; wait MVI A,00H ; A = 0

STA 3000H ; Store at 3000H address 0 JMP START ; Jump back to START

END

4η Άσκηση



Υπολογίζοντας τα σημεία τομής των τριών καμπυλών, βρίσκουμε ποια τεχνολογία συμφέρει για κάθε διάστημα:

0 – 500 τεμάχια: 2
 500 – 5000 τεμάχια: 1
 5000 – 50000 τεμάχια: 3

• 50000 ή περισσότερα: 4

Για να εξαφανιστεί η επιλογή της 1ης τεχνολογίας θέλουμε στα 5000 τεμάχια (σημείο τομής 1ης και 3ης καμπύλης) η 2 η να είναι πιο φτηνή από την 1η . Για να συμβαίνει αυτό, πρέπει η τιμή των I.C. στην τεχνολογία των FPGAs να είναι το πολύ 21 ευρώ.

Άσκηση 5


```
i) Gate Level:
primitive for_table(x, A, B, C, D);
output x;
input A, B, C, D;
  table
  0 0 0 0: 1;
  0 0 0 1: 0;
  0 0 1 0: 1;
  0 0 1 1: 1;
  0 1 0 0: 0;
  0 1 0 1: 1;
  0 1 1 0: 0;
  0 1 1 1: 1;
  1000:0;
  1001:1;
  1010:1;
  1011:1;
  1 1 0 0: 0;
  1 1 0 1: 1;
  1110:1;
  1 1 1 1:0:
  endtable
endprimitive
module Askisi5 (A, B, C, D, E, F1, F2, F3, F4);
       Input A, B, C, D, E;
       Output F1, F2, F3, F4;
       wire Bnot, Cnot, w1, w2, w3, w4;
       not
              (Bnot, B),
              (Cnot, C);
       and (w1, B, C);
       or (w2, w1, D);
       and (w3, w2, A);
       and (w4, Bnot, Cnot, D);
       or (F1, w3, w4);
       for_table (F2, A, B, C, D);
       wire w5, w6, w7, w8, w9, w10;
       and (w5, A, B, C);
       and (w6, B, C);
       or (w7, w6, A);
       and (w8, w7, D);
       or (w9, B, C);
       and (w10, w9, D, E);
       or (F3, w5, w8, w10);
       wire w11, w12, w13, w14;
```

```
and (w11, C, D);
       or (w12, w11, B, E);
       and (w13, w12, A);
       and (w14, B, C, D, E);
       or (F4, w13, w14);
endmodule
   (ii) Dat Flow Level:
module Askisi5b (A, B, C, D, E, F1, F2, F3, F4);
       output F1, F2, F3, F4;
       input A, B, C, D, E;
       assign
              F1 = (A \& ((B \& C) | D)) | (\sim B \& \sim C \& D);
              F2 = (~A & ~B & ~C & ~D) | (~A & ~B & C & ~D) | (~A & ~B & C & D) | (~A & B
&
                      ~C & D) |
                      (~A & B & C & D) | (A & ~B & ~C & D) | (A & ~B & C & ~D) | (A & ~B & C & ~D) |
C
                             & D) |
                      (A & B & ~C & D) | (A & B & C & ~D);
              F3 = (A \& B \& C) | ((A | (B \& C)) \& D) | ((B | C) \& D \& E);
              F4 = (A \& (B | (C \& D) | E)) | (B \& C \& D \& E);
endmodule
```


Άσκηση 6:

- i)
- a)


Με τη βοήθεια κατάλληλου λογισμικού σχεδιάσαμε:



b)
Με τη βοήθεια κατάλληλου λονισμικού σχεδιάσαμε:



c) Με τη βοήθεια κατάλληλου λογισμικού σχεδιάσαμε:



```
ii)
module half_adder(output S, C, input x, y);
       xor(S, x, y);
       and(C, x, y);
endmodule
module full_adder(output S, C, input x, y, z);
       wire S1, C1, C2;
       half_adder
              HA1(S1, C1, x, y),
              HA2(S, C2, S1, z);
       or G1(C, C2, C1);
endmodule
module 4_bit_adder_subtractor(output [3: 0] Sum, output C4, input [3:
0] A, B, input C0);
       wire C1, C2, C3;
       wire [3: 0] comp;
       xor #(εάν C0 = 1 => αφαίρεση => xor το B για συμπλήρωμα ως προς 1 και του
προσθέτουμε
                         #και το C0 (που είναι 1) προκειμένου να παράξουμε το συμπλήρωμα ως
προς 2 (αφαίρεση),
                         #εάν C0 = 0 τότε 0000 xor B = B και γίνεται κανονικά η πρόσθεση)
              (comp[0], B[0], C0),
              (comp[1], B[1], C0),
              (comp[2], B[2], C0),
              (comp[3], B[3], C0);
       full_adder
              FA0(Sum[0], C1, A[0], comp[0], C0),
              FA1(Sum[1], C2, A[1], comp[1], C1),
              FA2(Sum[2], C3, A[2], comp[2], C2),
              FA3(Sum[3], C4, A[3], comp[3], C3);
endmodule
```

iii)

module 4_bit_adder_subtractor(output [3: 0] Sum, output C4, input [3: 0] A, B, input C0); assign {C4, Sum} = C0 ? (A+(~B)+1) : (A+B); #με βάση το C0 θα γίνει και η αντίστοιχη #πράξη, στην αφαίρεση το B σε συμπλήρωμα #ως προς 2) endmodule

Άσκηση 7

Τα Mealy διάγραμμα εξαρτώνται και από το current state αλλά και απο την είσοδο x και για το λόγο αυτό κάνουμε και το αντίστοιχο assign. Από την άλλη το Moore διάγραμμα εξαρτάται μόνο από το current state και όχι από την είσοδο άμεσα. Η είσοδος απλά μεταφέρει το current state από το ένα state στο άλλο (μπορεί να κάνει και self loop).

```
module Mealy(y, x, clock, reset);
output y;
input x, clock, reset;
reg [1: 0] state;
parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
always @ (posedge clock, negedge reset)
if (reset == 0) state \leq = a;
else case (state)
        a: if (\sim x) state \leq d; else state \leq a;
        b: if (\sim x) state \leq c; else state \leq a;
        c: if (\sim x) state \leq d; else state \leq b;
        d: if (\sim x) state \leq c; else state \leq d;
endcase
assign y = (\simstate[0] & \simstate[1] & \simx) | (state[0] & state[1] & x) | (\simstate[0] & state[1] & \simx) |
(state[0] \& \sim state[1] \& \sim x);
endmodule
//mealy depends on current state and input
i)
module Mealy(y, x, clock, reset);
output y;
input x, clock, reset;
reg [1: 0] state;
parametera = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
always @ (posedge clock, negedge reset)
if(reset == 0) state \le a
else case (state)
        a: if(\simx) state<= d else state <= a;
        b: if(\simx) state<= c else state <= a;
        c: if(\simx) state<= b else state <= d;
        d: if(\simx) state<= c; else state <= d;
assigny = (state[0] \& \sim state[1]) | (\sim state[0] \& state[1]);
Endmodule
//moore depends on current state only
```