
01 / Eingang, Kaskode und langsame Arbeitspunktregelung

KASKODEN-FRONTEND v0.1 | 23.10.2026 | Entwicklungsstand – keine Fertigungsfreigabe

Labor-Eingang: positive Pulse, 5–25 mV am Sense-Knoten; 50/100 mV als Aussteuerungstest.

J101 nimmt ausschliesslich geschuetzte Niederspannung auf. Kein direkter HV-/APD-Anschluss.



AN_OUT -> U201.VN

Positiver Eingangspuls:

AN_OUT faellt, Q steigt.


Keine 50R-Last am Kollektor.

Beide Emitterpins (2,4)

jeweils verbinden.

Niederspannungs-Schutzkandidaten






BAS70: A=1, K=3, NC=2.

Schutzwirkung bei Quench: NOT_RUN.

SENSE-Kapazitaet inkl. D101/D102 messen.

Gleichstromregelung: mittlere Emitterspannung auf ca. 142.9 mV



R106/C102 bilden den langsamen Integrator; R105 entkoppelt den schnellen Basisknoten.

Regelbandbreite nur modellhaft einige Hz. Einschwingen und Phasenreserve sind offen.

Referenz und Versorgung: Blatt 02/03. Hohe Pulsrate verschiebt den geregelten Mittelwert.

02 / Schwellen-DAC, Komparator und CML-Ausgaenge

File: Threshold_CML.kicad_sch

03 / Versorgung, Referenzteiler und Kaskoden-Basisbias

File: Power_Bias.kicad_sch

DRAFT – NOT FOR FABRICATION

X6 / Photonik

Sheet: /
File: Frontend.kicad_sch


Title: Cascode – Analogpfad

Size: A3	Date: 2026-10-23	**Rev: 0.1**
KiCad E.D.A. kicad-cli 7.0.11+dfsg-1build4		Id: 1/3


02 / Schwellen-DAC, Komparator und CML-Ausgaenge

KASKODEN-FRONTEND v0.1 | 23.10.2026 | Entwicklungsstand – keine Fertigungsfreigabe

Schwelle: interne 2.5-V-Referenz, GAIN=0x0101. VP=Schwelle, VN=AN_OUT.



SPI und Enable: 3.3-V-Logik, keine 5-V-Pegel.



Start: CMP_EN=0; Referenz/Servo >=1 s einschwingen; DAC konfigurieren; Schwelle messen.

Nach DAC-Aenderung >=1 ms warten. Empfaenger waehrend Start/Shutdown extern sperren.

Q/QN: je 50 Ohm gegen GND-Ebene.

Empfaenger-Abschluss nach 3V3_CML.

Keine direkte 50R-Scope-Last nach GND.

DRAFT – NOT FOR FABRICATION

X6 / Photonik

Sheet: /02 / Schwellen-DAC, Komparator und CML-Ausgaenge/
File: Threshold_CML.kicad_sch


Title: DAC / Komparator / CML


Size: A3	Date: 2026-10-23	**Rev: 0.1**
KiCad E.D.A.	kicad-cli 7.0.11+dfsg-1build4	Id: 2/3

03 / Versorgung, Referenzteiler und Kaskoden-Basisbias


KASKODEN-FRONTEND v0.1 | 23.10.2026 | Entwicklungsstand – keine Fertigungsfreigabe


Extern geregelte 3.3 V. Alle Masseanschluesse auf eine durchgehende GND-Ebene.
















































Q102-Basis: ca. 1.85 V statt vorlaeufig 1.7 V; mehr Reserve fuer Q101.























U101B als Puffer; R111 isoliert die kapazitive Last.

R109/R110 und R107/R108 belasten REF2V5 mit ca. 328 uA.

Bias und Schwelle werden beim Einschalten gemeinsam stabilisiert.

DRAFT – NOT FOR FABRICATION

X6 / Photonik

Sheet: /03 / Versorgung, Referenzteiler und Kaskoden-Basisbias/
File: Power_Bias.kicad_sch

Title: Versorgung und Basisbias


Size: A3	Date: 2026-10-23	**Rev: 0.1**
KiCad E.D.A.	kicad-cli 7.0.11+dfsg-1build4	Id: 3/3

04 / Separater CML-Abschluss- und Logikadapter (Kandidat)

KASKODEN-FRONTEND v0.1 | 23.10.2026 | Entwicklungsstand – keine Fertigungsfreigabe

Eigenes Board / eigener Schaltplan. Zwei gleiche 50R-Kabel von J201/J202; Versorgung ueber J302.

Keine direkte Verbindung der CML-Pins zu FPGA-GPIO. Dieser Adapter ist noch nicht timingqualifiziert.



1:2-Funktion durch zwei aktive Empfaenger am selben kurzen Endpunkt; keine T-Abzweigung zu zwei Kabeln.

Zwei Eingangspaare ergeben nominal ca. 10 pF je Leitung (ohne Pads): Last und Reflexionen simulieren.

Failsafe kann HIGH liefern, obwohl kein Ereignis vorliegt. Beide Ausgaenge sind RAW und extern zu qualifizieren.

QUENCH_3V3 ist nur eine Logikanforderung. HV-Treiber, Totzeit-FSM und APD fehlen in dieser Version.

Der Adapter prueft Logikfunktion. Eine Zeitaufloesung von 50 ps ist damit nicht nachgewiesen.

DRAFT – NOT FOR FABRICATION
X6 / Photonik
Sheet: /
File: Receiver_Adapter.kicad_sch

Title: CML-Empfaengeradapter

Size: A3	Date: 2026-10-23	**Rev: 0.1**
KiCad E.D.A. kicad-cli 7.0.11+dfsg-1build4		Id: 1/1

Auslegung und Betriebsgrenzen

Die vier vorangehenden Blätter enthalten 60 Frontend- und 12 Adapterpositionen. Das Frontend besitzt einen lokalen Sense-Widerstand, eine NPN-Kaskode mit langsamer Stromregelung, einen Schwellen-DAC und CML-Ausgänge. Der Adapter ist ein separates Board. APD-Hochspannung und aktiver Quench-Leistungspfad sind noch auszuarbeiten.

Arbeitspunkt: nachvollziehbare Vorauslegung

Größe	Nominalrechnung / Bedeutung
Q101-Emitter	VSET = 2,5 × 1 / 17,5 = 142,86 mV; IE = VSET / 47 = 3,040 mA.
Q102-Kollektor	Bei Beta = 100 für beide Transistoren: IC ≈ 2.980 mA.
Kaskoden-Ausgang	Mit Versorgungsfilter: AN_OUT ≈ 2.302 V; Kleinsignalverstärkung ≈ -5.94.
Q102-Basis	Gepufferter Teiler mit 3,48 kΩ / 10 kΩ: etwa 1,85 V. Der frühere 1,7-V-Startwert wird hier angepasst.
Eingangsbereich	Zunächst 5-25 mV am Sense-Knoten. 50/100 mV als Aussteuerungs- und Erholungstest.

Diese Werte verwenden Näherungen, keine garantierten Bauteilparameter. Bei 3,135 V Versorgung reicht die lineare Reserve für 50 mV Eingang im Modell nicht aus. Temperatur, VBE, Stromverstärkung und Einschaltverhalten sind noch unabhängig zu prüfen.

Schnittstellen und Einschalten

J101: geschützter Niederspannungs-Laboreingang. Keine direkte Verbindung zu APD-Hochspannung. Die BAS70-Dioden und C101 belegen keine Hochspannungsfestigkeit.

J301: externe 3,3-V-Versorgung, zunächst 100 mA Stromlimit. J203: GND / SCLK / SDIN / SYNC_N / CMP_EN / 3V3_DAC-Sense auf Pins 1-6. Alle Steuerpegel 3,3 V; Pin 6 nicht fremdspeisen.

Start: CMP_EN LOW und externe Ereignisverarbeitung gesperrt halten. Referenz/Servo mindestens 1 s einschwingen lassen und messen. DAC auf GAIN = 0x0101 konfigurieren. Schwelle passend zum gemessenen Ausgangsruhewert setzen, mindestens 1 ms warten und VTH prüfen. Erst danach Komparator und externe Verarbeitung freigeben.

CML und Quench-Grenze

J201/J202 führen Q/QN über je eine 50-Ω-Leitung. Der Adapter schließt jede Leitung am Empfänger mit 49,9 Ω nach gemeinsamer 3V3_TERM ab. Ein Scope-Abschluss nach GND ist hierfür ungeeignet.

J404 liefert zwei RAW-Logiksignale. Der externe Controller muss Start, Kabelverlust, Hold-off und Wiederfreigabe behandeln. Der Empfänger kann auch ohne Ereignis HIGH liefern. QUENCH_3V3 ist nur eine Anforderung und kein APD-Treiberausgang.

Prüfstand und nächste Freigaben

Kaskoden-Frontend v0.1 | 23.10.2026 | Entwicklungsentwurf

Prüfung	Ergebnis und Reichweite
KiCad-Export	PASS: vier Schaltplanblätter und zwei XML-Netzlisten mit KiCad CLI 7.0.11 exportiert.
Verbindungen	PASS: 183 angeschlossene Pins gegen den Verbindungsvertrag geprüft; kritische Pinbelegungen und unerwartet offene Netze zusätzlich kontrolliert.
Synthetischer SPICE-Test	MODELLTEST BESTANDEN: ngspice 42, 27 °C. AN_OUT im Ruhezustand 2.3027 V; bei 24.61 mV Sense-Spitze minimal 2.1583 V, Pulsverstärkung -5.87.
Reale Bauteilmodelle	NOT_RUN: BFP420-/OPA2333-Herstellermodelle, Toleranzen, Servo-Stabilität, Start und Rauschen.
Komparator / Verbindung	NOT_RUN: ADCMP607-Dynamik, CML-Last, Adapterlaufzeit, Leitungs-/EM-Simulation.
ERC / Hardware	NOT_RUN: vollständiger KiCad-ERC, unabhängige Freigabe, Labormessung, APD und Quench.

Modellgrenze: Das SPICE-Deck nutzt ausdrücklich erfundene, einfache Ersatzparameter für Transistoren/Dioden und ideale Biasverstärker. Es prüft Topologie und Polarität an einem Nominalpunkt. Es belegt weder Bandbreite noch Jitter, Schutzwirkung oder reale Regelstabilität. Die Simulation startet im berechneten Arbeitspunkt; sie ist kein Einschaltversuch.

Offene Punkte vor dem Layout

1. Herstellermodelle integrieren; Aussteuerung, Temperatur, Rate und Regelstabilität prüfen.
2. Den Empfängeradapter samt etwa 10 pF nomineller Eingangslast je Leitung simulieren. Bei Verfehlen des Zeitbudgets den Empfänger ändern.
3. APD-Bias und aktives Quenching als eigene Schaltung auslegen und an Ersatzlasten prüfen.
4. ERC und unabhängige Pin-/Footprint-Prüfung durchführen. ADCMP607 benötigt CP-12-5 mit nominal 1,50 × 1,50 mm Exposed Pad; ein freigegebener Footprint fehlt. Die SMA-Typen sind noch festzulegen.
5. Hersteller-Stackup festschreiben; erst dann vierlagiges Layout und Impedanzcoupon.

Die bisherigen Timingziele bleiben Ziele: 50 ps Paarstreuung und 200 ps kalibrierter Restfehler sind durch diesen Schaltplan oder den Modelltest nicht nachgewiesen.

Primärquellen / Pinbelegungen

ADCMP606/607 Rev. C - Pins, CML, Gehäuse
DACx0501 SBAS794E - Pins, Referenz und SPI
BFP420 Rev. 3.0 - B=1, E=2/4, C=3
OPAx333 SBOS351E - OPA2333-Pinbelegung
BAS70 (01.10.2022) - A=1, NC=2, K=3
SN65LVDS33/34 SLLS490B - Pins und Eingangslast

Ausgangsstand: PCB-Vorschlag v0.1, veröffentlicht über PR #125. Genaue Links, SPI-Beispiel, Stückliste, Rohdaten und Reproduktionsbefehle stehen im beiliegenden Paket. Quellen geprüft am 23.10.2026.