
ENTWICKLUNGSVORSCHLAG · 23. OKTOBER 2026

Kaskoden-Frontend auf vier Lagen

Ein prüfbarer Einzelkanal für die photonische Messkette

Empfehlung: Eine einkanalige Laborplatine mit nominell 80 × 50 mm, lokalem 3,3-V-Kaskodenverstärker und zwei kontrollierten 50-Ω-Zeitmarkenpfaden. Erst elektrische Abnahme, danach Detektor- und Quench-Integration. Die Abmessungen sind ein Platzierungsrahmen; die Isolationsauslegung kann mehr Fläche erfordern.

Der Vorschlag konkretisiert die bisherige Einzelkanal-Strategie. Er enthält eigene Entwurfsziele und nachgerechnete Näherungen. Ein vollständiger Schaltplan, SPICE-/EM-Simulationen, Gerberdaten und Hardwaremessungen liegen für diesen Entwurf noch nicht vor. Die Bauteilwerte auf Seite 2 sind Startwerte für die Schaltungsprüfung.



Lagenaufbau zur Herstellerabstimmung

Lage / Abstand	Vorschlag	Funktion
L1	35 µm fertiges Kupfer	Kaskode, Komparator und schnelle Signale
L1-L2	0,18 mm Dielektrikum	Kleiner Abstand zur Rückstromebene
L2	18 µm Kupfer	Geschlossene GND-Referenz im Signalbereich
L2-L3	ca. 1,134 mm Kern	Hersteller passt Gesamtdicke an
L3	18 µm Kupfer	Getrennt gefilterte Versorgungsbereiche
L3-L4 / L4	0,18 mm / 35 µm	L4: langsame Signale und Hilfsschaltungen

Summe ohne Lötstoppmaske: 1,60 mm. FR-4 mit dokumentiertem Dk/Df im Prüfband; Material und gepresste Dicken vor Routing festschreiben. Alle kritischen Signale bleiben auf L1 über L2. Die Versorgungslage ersetzt keine Massefläche für schnelle L4-Signale. [S2]

02 / Analoger Pfad und Schaltungsstartwerte

Vorgeschlagen wird ein lokaler Stromabgriff mit nachfolgender spannungsverstärkender NPN-Kaskode: Q1 in Emitterschaltung, Q2 in Basisschaltung. Die Kaskode begrenzt den Spannungshub am Kollektor von Q1 und damit dessen Miller-Rückwirkung. Der Anschluss des Detektors und der Quench-Rückweg müssen zu dieser Topologie passen.

Funktion	Konkreter Vorschlag	Begründung / Vorbehalt
Sense	49,9 Ω, 0,1 %, 0402; ein einzelner Bestückungsplatz	Lokaler Strom-Spannungs-Wandler. Vergleichswerte 22 Ω und 100 Ω nur durch Umlöten; keine Stichleitungen oder Jumper.
Q1 / Q2	2 × BFP420 als Simulationskandidat; 3,3 V; ca. 3 mA Ruhestrom	HF-NPN im SOT343. VCEO = 4,5 V, VEBO = 1,5 V bei Datenblattbedingungen. Ausschließlich geschützter Niederspannungspfad. [S4]
Gegenkopplung / Last	RE = 47 Ω unüberbrückt; RC = 330 Ω	Näherungsweise Spannungsverstärkung -5,9 bei 3 mA. Arbeitspunkt temperaturstabilisieren; Basisbias und Schutz noch dimensionieren.
Diskriminator	ADCMP607; VCCI und VCCO je 3,3 V, separat entkoppelt	Vorhandener Referenzkandidat. Direkte kurze Verbindung vom Kaskodenausgang; keine 50-Ω-Parallelbelastung dieses Knotens.
Schwelle	DAC80501; 0-2,5-V-Bereich; während der Messung statisch	Bewusste Änderung zum früheren 1,25-V-Plan: Der vorgeschlagene Kaskoden-Ausgang ruht bei etwa 2,31 V. [S5]

Was die Vorauslegung tatsächlich aussagt

Bei 25 °C und angenommenen 3 mA gilt näherungsweise $g_m = I_C/V_T = 0{,}116$ S und $|A_v| \approx R_C/(R_E + 1/g_m) = 5{,}93$. Der Ausgangsruhewert folgt aus 3,3 V - 3 mA × 330 Ω = 2,31 V. Das Kleinsignalmodell vernachlässigt Lastkapazität, endliche Stromverstärkung und Early-Effekt; es belegt keine Bandbreite.

Q2-Basis zunächst um 1,7 V untersuchen; Q1-Bias auf den Zielstrom einstellen. Eingangs-Kopplung und Biasimpedanz aus Pulsbreite, maximaler Rate und zulässiger Grundlinienverschiebung bestimmen. Bei positiver Sense-Spannung entsteht ein negativer Ausgangspuls; die Vergleichsschwelle liegt unter der gemessenen Ausgangsgrundlinie.

Für den DAC bei 3,3 V: interne 2,5-V-Referenz, REF-DIV = 1 und BUFF-GAIN = 1 als Konfiguration für 2,5 V Vollbereich prüfen. Schwellenfilter als Startwert 100 Ω + 1 µF; nach Änderung mindestens 1 ms Messpause. Den Spannungsfehler durch Komparator-Biasstrom und Offset kalibrieren. [S5]

Schaltplanentscheidung vor dem Routing: 49,9 Ω ist hier ein Sense-Widerstand. Die gesamte Eingangsimpedanz umfasst zusätzlich Kaskode, Bias, Schutz und Kapazitäten. Der Detektorknoten ist dadurch nicht automatisch eine breitbandig angepasste 50-Ω-Schnittstelle.

03 / 50 Ω dort, wo eine Übertragungsleitung entsteht

Netzklasse	Routingregel	Abschluss / Prüfung
ANALOG_LOCAL	APD-Anode bis Komparator über die analogen Teilstücke insgesamt ≤5 mm Leiterbahnlänge als Platzierungsziel; keine Signalvias	Kurze konzentrierte Schaltung. Pads und Bauteile zählen zum parasitären Modell. Eingangsschutz und Quench-Einkopplung eingeschlossen.
CML_Q / CML_QN	L1-Microstrip über L2; je 50 Ω ±5 %; je möglichst ≤20 mm bis SMA; Längendifferenz ≤0,5 mm als Ziel	Zwei weitgehend entkoppelte 50-Ω-Leitungen. Abstand und Kupferfüllung im Feldlöser berücksichtigen. Bei enger Paarführung odd-mode/differenzielle Impedanz neu berechnen.
THRESHOLD / BIAS	Abstand zu Quench-, Takt- und Ausgangsnetzen; Filter am Empfänger	Niederfrequente, ruhige Referenz. Keine langen parallelen Abschnitte mit CML-Ausgängen.
QUENCH / POWER	Kurze geschlossene Hin- und Rückstromschleife; lokaler Energiespeicher	Nach Laststrom, Flanke und Rückkopplung dimensionieren. Keine gemeinsame schmale Massezuleitung mit Sense.

Abschluss des ADCMP607

Der Baustein besitzt bereits interne 50-Ω-Ausgangswiderstände nach VCCO. Für den vorgeschlagenen DC-gekoppelten CML-Link wird am fernen Ende jeder Leitung ein passender 50-Ω-Abschluss nach VCCO verwendet. Eine vorhandene äquivalente Empfängerterminierung ersetzt den externen Widerstand. Zusätzliche Serien-50-Ω-Widerstände am Ausgang sind für diese Topologie nicht vorgesehen. [S1, S6]

Q und QN erhalten je einen eigenen 50-Ω-SMA-Ausgang. Für den Labortest: definierter CML-Abschlussadapter mit DC-tauglicher Pegelmessung. Ein üblicher Oszilloskop-Eingang mit 50 Ω gegen Masse ist nicht direkt dieser Abschluss. AC-Kopplung ist eine gesonderte Messkonfiguration mit neu zu prüfendem Puls- und Grundlinienverhalten.

Ein späterer FPGA-Anschluss benötigt einen konkret ausgewählten CML-Empfänger beziehungsweise Pegelwandler. Für die gleichzeitige Ansteuerung von Zeitstempler und Quench-Logik ist ein aktiver Fan-out vorzusehen; eine T-Abzweigung mit zwei parallelen Abschlüssen verändert die Last.

Herstellerauftrag und Rückstrom

Der Leiterplattenhersteller erhält Z_0 = 50 Ω ±5 %, den festgelegten Stackup, Lötstoppmaske und fertige Kupferdicke. Leiterbahnbreite und seitlicher Masseabstand werden damit berechnet und bestätigt. Ein identischer Testcoupon im Fertigungsnutzen gehört zum Auftrag. Eine universelle Leiterbahnbreite wird nicht vorgegeben.

Unter schnellen Leitungen keine Masseschlitze. SMA-Masseanschlüsse mit kurzen, mehreren Vias an L2 anbinden. Keine Messstummel oder freien Testpads im schnellen Pfad. Entkopplung direkt an den Versorgungspins, Schleifeninduktivität minimieren. [S2]

Rechenkontrolle: $\Gamma = (Z_L - Z_0)/(Z_L + Z_0)$. Bei idealen 50 Ω Last und 47,5-52,5 Ω Leitung ist $|\Gamma|$ höchstens 2,56 % an dieser Grenze. Das begrenzt nicht automatisch das gesamte Ringing aus Steckern, Pads, Kopplung und weiteren Übergängen.

04 / Prüfbudget und Abnahmekriterien

Alle folgenden Grenzwerte sind vorgeschlagene Projektkriterien. Sie werden vor dem Versuch samt Pulsform, Temperatur, Versorgung, Rate und Bezugsebene eingefroren. Aktueller Status sämtlicher Hardwareprüfungen: **NOT_RUN**.

Kapazität ist ein eigener Engpass

Ein reines RC-Modell mit 49,9 Ω liefert $f_c = 1/(2\pi RC)$ und $t_{10\text{-}90} = \ln(9)RC$. C ist die gesamte wirksame Knotenkapazität, einschließlich Gehäuse, Schutz, Platine, Eingang und Tastkopf. Die Rechnung ist eine Sensitivitätsanalyse, kein Transistormodell.

Gesamtkapazität	RC-Grenzfrequenz	RC-Anstiegszeit
2 pF	1.595 MHz	0,219 ns
5 pF	638 MHz	0,548 ns
10 pF	319 MHz	1,096 ns
20 pF	159 MHz	2,193 ns

Der ADCMP607 nennt typisch 160 ps Ausgangsflanken. Die Näherung $0{,}35/t_r$ ergibt rund 2,2 GHz; deshalb zunächst 0,1-3 GHz für die passive Ausgangsverbindung untersuchen. Schnellere gemessene Flanken erfordern eine Erweiterung des Prüfbandes. Dies ist eine eigene Auslegung aus dem Datenblattwert. [S1]

Prüfung	Vorgeschlagenes Kriterium
Impedanz / Verbindung	Coupon und geeignete Referenzstrecke: 47,5-52,5 Ω unter deklarierter TDR-Auswertung. Für die passive Verbindung einschließlich SMA-Übergängen: S11 und S22 ≤ -20 dB von 0,1 bis 3 GHz, auf 50 Ω bezogen; Messadapter de-embedden.
Pulsantwort	Über- und Unterschwingen ≤10 % des jeweiligen Signalhubs; Rückkehr in ±5 % des Endwerts innerhalb 2 ns. Kein zusätzlicher Schwellwertübertritt im ausgewerteten Fenster. Ziel mit allen Signalpegeln prüfen.
Zufälliger Zeitfehler	Bestehendes Ziel: elektrische Paarstreuung ≤50 ps RMS bei festgehaltenen Pulsbedingungen. Referenz- und Messgeräteanteile separat ausweisen. Keine Umrechnung auf Einzelkanäle ohne Unabhängigkeitsnachweis.
Amplitudenabhängiger Fehler	Delay gegen Amplitude, Anstieg und Pulsbreite messen. Bestehendes Kalibrierziel: |Restabweichung| + U ≤200 ps an unabhängigen Prüfpunkten; U und Abdeckungsniveau angeben.
Fehl-/Doppeltrigger	Elektrische, unabhängige Einspeisungen: pro festem Prüfpunkt 2.995.731 Pulse ohne Fehler für eine einseitige 95-%-Obergrenze ≤10^{-6}. Mehrere gemeinsame Aussagen brauchen eine Alpha-Aufteilung.

Kleine zufällige Streuung belegt keine kleine Zeitwanderung: Für 10-125 mV Overdrive nennt die ADCMP607-Tabelle typisch 2,3 ns Dispersion. Ein pauschales 50-ps-Gesamttiming folgt daraus nicht. [S1]

05 / Quench-Integration, Reihenfolge und Quellen

Eine Platine, drei getrennte Nachweise

1. Elektrischer Messpfad. Ersatzlasten von 2/5/10/20 pF, definierte Strom- beziehungsweise Spannungspulse und unabhängige Referenz. Ein DC-Arbeitspunktnachweis und SPICE-Transienten über Temperatur, Versorgung und Bauteilstreuung gehen der Fertigung voraus. Danach Impedanz, Pulsform, Rauschen und Zeitfehler messen.

Startmatrix bei ausgeschaltetem Quench: 5/10/25/50/100 mV tatsächlich am Sense-Knoten, 0,5/1/2/5 ns Anstiegszeit und 5/20/100 ns Pulsbreite; zunächst 1 und 10 kHz. Versorgung ±5 %, Temperatur 15/25/40 °C. Diese eigene Testmatrix wird nach Ermittlung realer Detektorpulse ergänzt, nicht als deren Modell ausgegeben.

2. Quench bei Ersatzlast. Die geplanten 8 V Hub und 1 µs Hold-off bleiben zunächst Versuchsparameter. Quench-Einkopplung, Sense-Rückweg, Eingangsschutz und Zustandsautomat gemeinsam festlegen. UCC27511 bleibt nur ein Treiberkandidat; seine Eignung als direkt angeschlossene SPAD-Stufe ist nicht nachgewiesen. Resettransienten dürfen keinen erneuten Klick auslösen.

3. Detektor und Optik. C30902SH erst mit geprüftem Bias-/Quench-Pfad anschließen. Der Hersteller nennt 185-260 V Durchbruchsspannung; 3 V Überspannung im Pilotversuch bedeuten keine 3-V-Detektorversorgung. Hochspannungsabstände, Bauteilspannungen und Entladung werden eigenständig ausgelegt. Die 50-Ω-Regeln ersetzen diese Auslegung nicht. [S3]

Den früheren Pilotpunkt von 3 V über individuell gemessenem Durchbruch beibehalten, aber Effizienz, Nachpulse und Erholung dort messen. Datenblattwerte bei 20 V Überspannung sind nicht übertragbar. Ziel für Quench: mindestens 2 V Reserve unter Durchbruch einschließlich Unsicherheit; tatsächliche Erholung durch optische Puls-Paare prüfen. [S3; Projektziele]

Konkrete nächste Lieferung: vollständiger Einkanal-Schaltplan mit Bias, Schutz, Empfänger und Quench-Kopplung; darauf SPICE-Nachweis und Hersteller-Stackup; anschließend KiCad-Layout mit DRC/ERC, Impedanzcoupon und Abnahmeblatt. Die Signalplatine wird erst nach diesem Nachweis auf vier Detektorkanäle vervielfacht.

Entscheidungsregel: Verfehlt der ADCMP607 das unabhängige Restfehlerziel, Komparator oder Diskriminationsverfahren überarbeiten. Bei Schwingung, Sättigung oder Quench-Rücktriggern zuerst den Einzelkanal korrigieren; die Vierkanal-Skalierung bleibt bis zur bestandenen Abnahme ausgesetzt.

Primärquellen und Grundlage

[S1] Analog Devices: ADCMP606/ADCMP607, Rev. C, S. 3-4 und 10-12. CML-Abschluss, Flanken, Eingangskapazität und Dispersion. Quelle öffnen

[S2] Texas Instruments: High-Speed Layout Guidelines, SCAA082A. Leitungen, Rückstrom, Lagen und Entkopplung. Quelle öffnen

[S3] Excelitas: C30902SH Series, Rev. 2022.02. Betriebsbedingungen für Linear- und Geigerbetrieb getrennt lesen. Quelle öffnen

[S4] Infineon: BFP420, Rev. 3.0, 01.07.2024. Grenzwerte und HF-Kennlinien; kein Nachweis der vorgeschlagenen Gesamtschaltung. Quelle öffnen

[S5] Texas Instruments: DACx0501, SBAS794E. Referenzteiler, Verstärkung und Ausgangsbereich. Quelle öffnen

[S6] Analog Devices EngineerZone: ADCMP607 - why example circuits have external 50R pull ups? Herstellerantwort zur Empfängerterminierung. Quelle öffnen

Interne Grundlage: Photonische_Messkette_v0_2_Pruefbericht.pdf und Photonische_Bellstufe_v0_3_Arbeitsbericht.pdf, beide 11.10.2026. Die dortigen Hardwareziele bleiben Ziele. Neu sind hier PCB-Aufbau, Kaskoden-Startwerte, 2,5-V-Schwellenbereich und Prüfband. Alle Quellen zuletzt geprüft am 23.10.2026.

Nachgerechnet: RC-Tabelle, Kleinsignalverstärkung, Reflexionskoeffizient, Flanken-Bandbreiten-Näherung und Nullfehler-Stichprobe. Nicht ausgeführt: SPICE, Feldlöser, TDR, VNA, Labor- oder optische Messung.