

Tecnologia de Comunicação

Módulo 3 – Ethernet: meio físico, endereçamento,
controle de acesso ao meio (MAC) e camadas físicas (PHYs)

Da Ethernet clássica às PHYs modernas

Prof. Paulo Matias

Objetivos deste módulo

Ao fim desta aula, o aluno deve saber responder:

- Por que Ethernet nasceu com CSMA/CD (*Carrier Sense Multiple Access with Collision Detection*) e por que isso quase desapareceu?
- Como MAC, preâmbulo, SFD (*Start Frame Delimiter*), FCS (*Frame Check Sequence*) e tamanho mínimo se encaixam?
- Como implementar uma PHY 10BASE-T simples em FPGA (*Field-Programmable Gate Array*)?
- Por que 100BASE-TX, 1000BASE-T e 10GBASE-T exigem blocos cada vez mais sofisticados?
- Como PHYs ópticas modernas escalam até 100G e além?

Ethernet não é só formato de quadro: envolve física, temporização, acesso ao meio e compatibilidade.


Do E1 ao Ethernet: mudança de paradigma

Aspecto	E1 / PDH (<i>Plesiochronous Digital Hierarchy</i>)	Ethernet
Origem	telefonía digital, voz PCM	redes locais de computadores
Multiplexação	TDM (<i>Time-Division Multiplexing</i>) rígido: timeslots fixos	pacotes: ocupação sob demanda
Unidade básica	canal de 64 kbit/s	quadro Ethernet variável
Sincronismo	fluxo contínuo; alinhamento mantido pela rede	10BASE-T: clock recovery por quadro via preâmbulo; PHYs modernas: CDR (<i>Clock and Data Recovery</i>) pode travar no idle contínuo
Acesso ao meio	circuito ou timeslot previamente alocado	meio compartilhado com CSMA/CD; depois switches
Endereçamento	posição no quadro/circuito	endereço MAC no próprio quadro
Erro	códigos de linha, alarmes, CRC (<i>Cyclic Redundancy Check</i>) opcional	FCS CRC-32 por quadro

No E1: timeslot e quadro contínuo. No Ethernet clássico: começo do quadro, preâmbulo, acesso ao meio e MAC de destino.

Pipeline da Prática 3: visão de sistema

RJ45 é o conector modular do enlace; AFE (*Analog Front-End*) é a frente analógica; ARP (*Address Resolution Protocol*) é a aplicação mínima; NLP (*Normal Link Pulse*) mantém indicação de enlace; TX é transmissão.




- O recorte é 10BASE-T half duplex: antigo o suficiente para abrir a caixa-preta.
- O restante do módulo mostra como a mesma arquitetura cresceu até PHYs modernas.

Linha do tempo: uma mesma MAC, muitas PHYs

Ano	Tecnologia	Ideia dominante
1973	Ethernet experimental	meio compartilhado inspirado em ALOHA
1985	10BASE5 / 10BASE2	coaxial em barramento, CSMA/CD
1990	10BASE-T	par trançado, estrela física, hub lógico
1995	100BASE-TX / FX	4B/5B, MLT-3 (<i>Multi-Level Transmit</i> , 3 níveis), fibra
1998–1999	1000BASE-X / T	8B/10B; DSP (<i>Digital Signal Processing</i>) e PAM5 (5 níveis)
2002	10GbE (<i>10 Gigabit Ethernet</i>)	full duplex, 64B/66B, WDM (<i>divisão por λ</i>)
2006+	10GBASE-T	PAM16, FEC (<i>Forward Error Correction</i>), canceladores
2010+	40G/100G/400G+	lanes paralelas, PAM4 (4 níveis) e FEC

Ideia central: separar MAC e PHY

- A **MAC** define quadro, endereços, FCS, regras de transmissão e recepção.
- A **PHY** transforma bits em sinais no meio físico e sinais em bits.
- Interfaces como AUI, MII, GMII, XGMII, XAUI e SerDes preservam essa separação.
- Por isso Ethernet pôde trocar coaxial por UTP, fibra, backplane e DAC sem trocar o modelo de quadro.



Spurgeon, *Ethernet: The Definitive Guide*, em UNH IOL, *Ethernet Evolution From 10 Meg to 10 Gig*, obtido de iol.unh.edu.

A compatibilidade de longo prazo vem de manter estável o contrato entre as camadas.


Dentro da PHY: PCS, PMA, PMD e MDI

Bloco	Papel de implementação
PCS	Physical Coding Sublayer: codifica bits da MAC em símbolos, insere controle, faz scrambling/FEC quando aplicável.
PMA	Physical Medium Attachment: SerDes, CDR, alinhamento de bits/lanes e interface entre símbolos digitais e o PMD.
PMD	Physical Medium Dependent: parte específica do meio; driver, receptor, laser, fotodiodo, equalização analógica, detecção de sinal.
MDI	Medium Dependent Interface: o conector físico e sinais no cabo/fibra, como RJ45, par diferencial ou porta óptica.

Interfaces como AUI, MII, GMII e XGMII definem onde a MAC conversa com a PHY. PCS/PMA/PMD: codificar, serializar/recuperar clock e adaptar ao meio físico.

De ALOHA para Ethernet

- No Xerox PARC, a primeira rede experimental ligava estações Alto a servidores e impressoras.
- O nome original era **Alto Aloha Network**.
- A inovação foi evoluir de “transmitir quando quiser” para escutar o meio e detectar colisões.
- O “ether” era o cabo compartilhado: todos ouviam o mesmo sinal.






Metcalfe, desenho original do Ethernet, em UNH IOL, *Ethernet Evolution From 10 Meg to 10 Gig*, obtido de iol.unh.edu.

Pure ALOHA e Slotted ALOHA

- **Pure ALOHA:** transmite quando há quadro; colisões ocorrem com sobreposições.
- Período vulnerável: aproximadamente duas vezes o tempo de quadro.
- **Slotted ALOHA:** transmite só no começo de slots sincronizados.
- Período vulnerável cai para um tempo de quadro.

$$S_{\text{pure}} = Ge^{-2G} \quad S_{\text{slotted}} = Ge^{-G}$$



CSMA/CD: o salto conceitual

- **Carrier Sense:** escute antes de falar.
- **Multiple Access:** todos compartilham o mesmo domínio de colisão.
- **Collision Detect:** se outra estação falar junto, detecte, force jam e recue.


Algoritmo básico:

1. Se o meio está ocioso, transmita.
2. Se está ocupado, espere ficar livre.
3. Se houver colisão, envie jam, escolha backoff e tente novamente.

Por que existe tamanho mínimo de quadro?

- A colisão precisa voltar ao transmissor antes que ele termine de transmitir.
- O pior caso envolve ida até a estação mais distante e volta do distúrbio.
- Em 10/100 Mb/s, o slot time clássico é **512 bit times**.
- Quadro Ethernet mínimo: **64 bytes** de MAC frame, do destino ao FCS.

$$64 \text{ bytes} \times 8 = 512 \text{ bit times}$$



Backoff exponencial binário

Após a n -ésima colisão, a estação escolhe:


$$k \in \{0, 1, \dots, 2^m - 1\}, \quad m = \min(n, 10)$$

e espera k slots antes de tentar novamente.

- A janela cresce quando há disputa.
- A rede não precisa de coordenador central.
- O custo é latência variável e eficiência pior sob carga alta.
- Na Prática 3, um LFSR (*Linear Feedback Shift Register*) gera o k de espera.

10BASE5 e 10BASE2: o barramento físico


- Um único cabo coaxial transporta os sinais de todas as estações.
- O meio é verdadeiramente compartilhado.
- Terminadores nas extremidades evitam reflexões.
- Falha de cabo, mau contato ou terminador esquecido derruba o segmento.



Matt Millman, 10BASE5 Ethernet, obtido de mattmillman.com.

AUI e MAU: modularidade antes do RJ45



- **MAU** (*Medium Attachment Unit*): transceptor ligado ao meio.
- **AUI** (*Attachment Unit Interface*): cabo/interface entre MAC e MAU.
- O mesmo controlador podia usar 10BASE5, 10BASE2, 10BASE-T ou 10BASE-F.
- A ideia reaparece em módulos ópticos modernos: GBIC (*Gigabit Interface Converter*), SFP (*Small Form-factor Pluggable*) e QSFP (*Quad SFP*).



Matt Millman, 10BASE5 Ethernet, obtido de mattmillman.com.

10BASE-T: estrela física, barramento lógico

- Cada estação tem um enlace ponto-a-ponto até um hub.
- O hub é um repetidor: restaura e replica sinais para as outras portas.
- Fisicamente, a falha de um cabo afeta uma estação.
- Logicamente, com hub half duplex, ainda há um domínio de colisão.
- A Prática 3 usa exatamente esse modelo para tornar CSMA/CD observável.




Full-duplex: quando colisão deixa de existir

- Em UTP, TX e RX (recepção) usam pares separados nas PHYs antigas.
- Com switch, TX e RX simultâneos são esperados.
- CSMA/CD só faz sentido em meio compartilhado half duplex.
- IPG (*Inter-Packet Gap*), quadro, endereço e FCS permanecem.

A Ethernet cotidiana é comutada/full duplex; a clássica explica parâmetros herdados.

Quadro Ethernet

Campo	Tamanho	Função
Preâmbulo	7 B	0x55 repetido; ajuda clock recovery
SFD	1 B	0xD5; marca fronteira de byte
Destino	6 B	endereço MAC de destino
Origem	6 B	endereço MAC de origem
Tipo/tamanho	2 B	EtherType ou comprimento
Payload + pad	46–1500 B	dados e preenchimento mínimo
FCS	4 B	CRC-32 do MAC frame



UNH IOL, *Ethernet Evolution From 10 Meg to 10 Gig*, obtido de iolunh.edu.

Ordem de bits: detalhe que quebra implementações

- No meio, cada octeto Ethernet sai **LSB-first** (*Least Significant Bit first*).
- Escrevemos 0xD5, mas o fio vê os bits do bit 0 ao bit 7.
- Na Prática 3, a desserialização desloca o novo bit até formar o byte.
- Se inverter a ordem, a UART mostra bytes com bits invertidos.

0x55 = 01010101 continua alternado em qualquer direção.

0xD5 = 11010101, mas no fio sai 10101011: o SFD é onde a diferença aparece.

Endereçamento Ethernet

- Endereço MAC tem **48 bits**.
- Os primeiros 24 bits normalmente identificam o fabricante: **OUI** (*Organizationally Unique Identifier*).
- Bit menos significativo do primeiro octeto no fio indica individual/grupo.
- Unicast: uma estação.
- Multicast: grupo.
- Broadcast: ff:ff:ff:ff:ff:ff.

Na prática, a FPGA usa MAC local de:ad:be:ef:ca:fe e IP 10.1.2.3.

Ethernet ainda precisaria de MAC address?

Provocação: em enlaces ponto a ponto full duplex, o endereço MAC parece menos fundamental do que era no barramento compartilhado.

- No Ethernet clássico, MAC identifica o destinatário no meio compartilhado.
- Em Ethernet comutada, o switch ainda aprende portas por MAC, mas isso é bridging e compatibilidade, não exigência física do enlace.
- Projetando do zero, poderíamos imaginar L2 (*Layer 2*) simples e roteamento em L3 (*Layer 3*).
- Remover MAC quebraria ARP/ND (*descoberta de vizinhança*), bridges, VLANs (*LANs virtuais*), NICs (*placas de rede*) e décadas de protocolos.

Ethernet moderna carrega parte do passado no cabeçalho: nem tudo que permanece é estritamente necessário para o enlace físico atual.

ARP: aplicação mínima para testar o enlace

ARP responde: qual MAC possui este IPv4?

Na Prática 3:

- PC (*personal computer*) envia ARP request para 10.1.2.3.
- FPGA reconhece EtherType 0x0806, opcode request e endereço alvo.
- FPGA copia MAC/IP do emissor.
- FPGA monta ARP reply com MAC de:ad:be:ef:ca:fe.

Não é preciso implementar pilha IP completa para testar RX, TX e CRC.


FCS Ethernet: CRC-32 em hardware

- O FCS cobre do MAC de destino até payload/pad.
- Não inclui preâmbulo nem SFD.
- **Bits refletidos:** cada byte entra no cálculo LSB-first, na ordem serial da Ethernet.
- O FCS também é enviado LSB-first.
- Polinômio IEEE normal: 0x04c11db7, usado na descrição MSB-first.
- **Polinômio refletido:** mesma CRC, mas com taps espelhados para LFSR LSB-first: 0xedb88320.
- Implementação natural: LFSR + XORs (*exclusive OR*) em GF(2).

Na prática: inicial 0xffffffff, atualizar com bits refletidos, complemento final.

10BASE-T: forma de onda Manchester

- Taxa de dados: **10 Mbit/s**.
- Tempo de bit: **100 ns**.
- Há uma transição obrigatória no meio de cada bit.
- Convenção da prática: 0 -> 1 no meio representa 1; 1 -> 0 representa 0.
- Pode haver transição extra na fronteira entre bits iguais.



Bit-Time Boundaries occur every 100ns

Receptor Manchester: o que implementar


Blocos mínimos:

- *Slicer* diferencial: converte tensão diferencial em bit amostrado.
- Detector de atividade: distingue quadro de silêncio/pulsos de link.
- Recuperação de fase: usa transições para manter contador alinhado.
- Decodificador: transição central vira bit; transição de fronteira não vira bit.
- Detector de fim: ausência prolongada de atividade encerra o quadro.

Manchester troca banda por simplicidade de clock recovery.


AFE discreto da Prática 3

- RJ45 com magnetics: isolação galvânica e acoplamento capacitivo.
- TX: pinos LVCMOS (*Low-Voltage Complementary MOS*) complementares, resistores série e transformador.
- RX: transformador, bias, resistores e LVDS (*Low-Voltage Differential Signaling*).
- O FPGA enxerga um bit lógico; a física real está no AFE.



Normal Link Pulses


- Entre quadros, 10BASE-T não envia idle contínuo.
- A presença de enlace é indicada por pulsos isolados.
- Pulso típico: ordem de **100 ns**.
- Período típico: ordem de **16 ms**.
- A prática gera NLPs quando não há quadro a transmitir.



UNH IOL, Ethernet Evolution From 10 Meg to 10 Gig, obtido de iol.unh.edu.

Fast Link Pulses (FLP) e autonegociação

- FLP reaproveita a compatibilidade dos pulsos 10BASE-T.
- Um dispositivo antigo enxerga pulsos de link normais.
- Um dispositivo novo interpreta rajadas como palavras de capacidade.
- Campos anunciam 10/100 half/full, pause e *next page*.
- Gigabit cobre usa autonegociação também para master/slave.



CSMA/CD na Prática 3

- **Carrier sense:** RxActivityDetector pontua transições compatíveis com Manchester.
- **Collision detect:** se RX fica ativo enquanto TX está ativo, considera colisão.
- **Jam:** transmite atividade por 32 tempos de bit.
- **Slot time:** 512 bit times, implementado por deslocamento de contador.
- **Backoff:** LFSR escolhe número de slots dentro da janela.

Isso só é correto com hub half duplex; em full duplex, RX durante TX é esperado.

100BASE-TX: Fast Ethernet sobre cobre

- 100 Mbit/s sobre Cat 5 ou melhor, até 100 m.
- Mesmo par de dados do 10BASE-T: pinos 1–2 e 3–6.
- Usa MII para separar MAC e PHY.
- O fio não recebe Manchester: recebe MLT-3 após codificação e scrambling.

MAC -> MII -> PCS 4B/5B -> PMA/PMD -> MLT-3 no cabo

4B/5B: transições e controle

- Cada nibble de 4 bits vira um grupo de 5 bits.
- Taxa no código: $100 \text{ Mbit/s} \times \frac{5}{4} = 125 \text{ Mbaud}$.
- Sobra espaço para símbolos de controle.
- /I/ = 11111 mantém idle com transições após NRZI (*NRZ invertido*).
- /J/K/ marca início; /T/R/ marca fim.

PCS [4:0]	Nome	MII [3:0]	Uso
11110	0	0000	Data 0
01001	1	0001	Data 1
10100	2	0010	Data 2
10101	3	0011	Data 3
01010	4	0100	Data 4
01011	5	0101	Data 5
01110	6	0110	Data 6
01111	7	0111	Data 7
10010	8	1000	Data 8
10011	9	1001	Data 9
10110	A	1010	Data A
10111	B	1011	Data B
11010	C	1100	Data C
11011	D	1101	Data D
11100	E	1110	Data E
11101	F	1111	Data F
11111	I	indef.	IDLE; preenchimento entre streams
Controle			
11000	J	0101	início de stream, parte 1 de 2; pareado com K
10001	K	0101	início de stream, parte 2 de 2; pareado com J
01101	T	indef.	fim de stream, parte 1 de 2; pareado com R
00111	R	indef.	fim de stream, parte 2 de 2; pareado com T
Erro e inválidos			
00100	H	indef.	erro transmitido; força falha de sinalização
00000	V	indef.	código inválido
00001	V	indef.	código inválido
00010	V	indef.	código inválido
00011	V	indef.	código inválido
00101	V	indef.	código inválido
00110	V	indef.	código inválido
01000	V	indef.	código inválido
01100	V	indef.	código inválido
10000	V	indef.	código inválido
11001	V	indef.	código inválido

NRZI e MLT-3

- NRZI: bit 1 causa transição; bit 0 mantém nível.
- MLT-3 percorre quatro estados: $0 \rightarrow +1 \rightarrow 0 \rightarrow -1 \rightarrow 0$.
- Transições diretas entre $+1$ e -1 não ocorrem.
- Um trem de 1s a 125 Mbit/s vira componente principal em 31,25 MHz.
- Isso cabe melhor no Cat 5 do que um tom de 125 MHz.



bit	0	1	1	0	1	0	0	1	1	1	0	0
NRZ												
NRZI												
MLT-3												

UNH IOL, 100BASE-TX PMD, obtido de iolunh.edu.

Scrambler: não é criptografia, é espectro

- O idle 4B/5B seria altamente periódico.
- Periodicidade concentra energia e aumenta EMI.
- Scrambler pseudoaleatoriza o fluxo antes do MLT-3.
- 100BASE-TX usa LFSR de 11 bits.
- O receptor precisa descramblar e sincronizar usando o idle.

$$k[n] = k[n - 9] \oplus k[n - 11], \quad c[n] = p[n] \oplus k[n]$$




100BASE-TX: blocos de uma PHY implementável

TX:

- Conversão NRZI/NRZ (*Non-Return-to-Zero*) conforme fronteira PMA/PMD.
- Scrambler.
- Codificador MLT-3.
- Driver diferencial com controle de amplitude e máscara.



RX:

- AFE, *slicer*, *signal detect*.
- Equalização adaptativa e compensação de baseline wander.
- Decodificador MLT-3.
- Descrambler e CDR.



O cabo agora manda no projeto

- Atenuação cresce com frequência por efeito pelicular e perdas dielétricas.
- O cabo arredonda bordas e espalha símbolos no tempo.
- Magnetics removem DC (*corrente contínua*) e deslocam o baseline.
- Equalização insuficiente deixa ISI (*Inter-Symbol Interference*); equalização excessiva cria overshoot e ringing.
- Uma PHY comercial estima comprimento/perda e ajusta filtros.



UNH IOL, 100BASE-TX PMD, obtido de iol.unh.edu.

Quando o AFE deixa de bastar?

O AFE nunca desaparece; o que muda é **onde a decisão acontece**.

10BASE-T	comparador diferencial decide cedo; o digital recebe níveis binários e temporização por Manchester.
100BASE-TX	AFE mais cuidadoso; MLT-3 pode ser fatiado por limiares após equalização e compensação de baseline.
1000BASE-T	marco claro para ADC (<i>analog-to-digital converter</i>) / DAC (<i>digital-to-analog converter</i>) + DSP: PAM5, eco, NEXT (<i>diafonia local</i>) e full duplex nos quatro pares.
10GBASE-T+	DSP, FEC, canceladores adaptativos e conversores rápidos dominam a PHY.

Fibra NRZ (*Non-Return-to-Zero*) 1G/10G muitas vezes fica em AFE + CDR + slicer.

Fibra PAM4 moderna exige DSP e FEC.

100BASE-FX: mesma taxa, outro meio

- 100 Mbit/s em fibra multimodo.
- Reaproveita 4B/5B.
- Não precisa de MLT-3: fibra tem banda maior.
- Não precisa de scrambling para EMI: fibra não irradia como cabo metálico.
- Implementação vira O/E (*optical-to-electrical*) e E/O (*electrical-to-optical*), limiar óptico, CDR e orçamento de potência.

Trocar o meio muda o PMD, mas não precisa mudar a MAC.

1000BASE-X: Gigabit em fibra

- 1000BASE-SX (*Short Wavelength*): 850 nm, multimodo, curto alcance.
- 1000BASE-LX (*Long Wavelength*): 1310 nm, multimodo ou monomodo.
- Codificação **8B/10B**: 20% de overhead, controle e balanço DC.
- SerDes serial em 1,25 Gbaud.
- Running disparity ajuda detecção de erro e mantém espectro adequado ao acoplamento.

Table 38-2—Operating range for 1000BASE-SX over each optical fiber type

Fiber type	Modal bandwidth @ 850 nm (min. overfilled launch) (MHz · km)	Minimum range (meters)
62.5 μm MMF	160	2 to 220
62.5 μm MMF	200	2 to 275
50 μm MMF	400	2 to 500
50 μm MMF	500	2 to 550
10 μm SMF	N/A	Not supported

Table 38-6—Operating range for 1000BASE-LX over each optical fiber type

Fiber type	Modal bandwidth @ 1300 nm (min. overfilled launch) (MHz · km)	Minimum range (meters)
62.5 μm MMF	500	2 to 550
50 μm MMF	400	2 to 550
50 μm MMF	500	2 to 550
10 μm SMF	N/A	2 to 5000


Conceitos de fibra que entram na PHY

- **Multimodo:** vários caminhos; dispersão modal limita alcance e baud rate.
- **Monomodo:** menor dispersão modal; alcances maiores.
- **Dispersão cromática:** comprimentos de onda diferentes viajam com velocidades diferentes.
- **Orçamento óptico:** potência do laser, perda de conectores/fibra e sensibilidade do receptor.
- **CDR:** recupera clock do fluxo recebido, como nos meios elétricos.


Multimode Step Index




Multimode Graded Index



Singlemode




Mode Fill Variations by LED and VCSEL Sources



1000BASE-T: Gigabit em quatro pares

- Cat 5 ou melhor, 100 m, todos os quatro pares.
- Taxa simbólica: 125 MBd por par.
- Sinalização PAM5 em quatro dimensões.
- Transmite e recebe simultaneamente em cada par.
- Requer cancelamento de eco, NEXT e equalização adaptativa.
- Usa codificação Trellis e decisão por Viterbi.



UNH IOL, Ethernet Evolution From 10 Meg to 10 Gig, obtido de iol.unh.edu.

Conta de engenharia do 1000BASE-T

Partindo de 125 MBd:

$$125 \text{ Msym/s} \times 4 \text{ pares} \times 2 \text{ bits/símbolo} = 1000 \text{ Mbit/s}$$

- Os cinco níveis dão folga de símbolos além dos 2 bits por par.
- A dimensão conjunta dos quatro pares permite codificação mais robusta.
- O preço é DSP pesado e treinamento de canal.

Full-duplex no mesmo par: eco controlado

Cada receptor observa:

$$r_i(t) = h_i(t) * x_{\text{remoto}}(t) + e_i(t) * x_{\text{local}}(t) + \sum_j c_{ij}(t) * x_j(t) + n_i(t)$$

- Eco: meu próprio transmissor volta ao meu receptor.
- NEXT: meus outros transmissores acoplam no par recebido.
- FEXT (*Far-End Crosstalk*) / ELFEXT (*Equal-Level FEXT*): transmissões remotas acoplam entre pares.
- Implementação: filtros FIR (*Finite Impulse Response*) adaptativos, slicer, DFE (*Decision Feedback Equalizer*) / FFE (*Feed-Forward Equalizer*) e laços de treinamento.


Master/slave e treinamento

- 1000BASE-T precisa de referência comum para filtros adaptativos e temporização.
- Autonegociação decide master e slave.
- Master transmite com clock local.
- Slave recupera esse clock e usa a referência para transmitir.
- Antes de dados, a PHY estima canal, eco, diafonia e ganho.

A PHY passa a parecer um modem multicanal adaptativo.


10GBASE-T: o limite do cobre fica caro

- 10 Gbit/s em quatro pares até 100 m em Cat 6A.
- Taxa simbólica de 800 MBd por par.
- PAM16 com codificação DSQ128 (*double-square 128*) e LDPC (*Low-Density Parity-Check*).
- Cancelamento de eco e diafonia muito mais exigente.
- ADC/DAC de alta velocidade, filtros adaptativos longos e FEC dominam área e potência.
- Alien crosstalk de cabos vizinhos vira parte do orçamento.



10 Gigabit Ethernet em fibra

- 10GbE abandona half duplex: operação full duplex apenas.
- 10GBASE-R usa 64B/66B e serialização 10,3125 Gbaud.
- SR (*Short Reach*): 850 nm multimodo, curto alcance.
- LR (*Long Reach*): 1310 nm monomodo, 10 km.
- ER (*Extended Reach*): 1550 nm monomodo, 40 km.
- LX4 usava WDM em quatro comprimentos de onda para reutilizar fibras instaladas.



UNH IOL, *Ethernet Evolution From 10 Meg to 10 Gig*, obtido de iol.unh.edu.


64B/66B: overhead pequeno, CDR ainda possível

- 8B/10B tem 25% de baud overhead sobre os dados úteis.
- 64B/66B adiciona 2 bits a cada 64 bits úteis: overhead de cerca de 3,125%.
- Cabeçalho de 2 bits distingue dados e controle.
- Scrambler evita sequências longas e espalha espectro.
- O receptor precisa de *block lock* antes de entregar bytes à MAC.

01 = bloco de dados; 10 = bloco de controle, em forma simplificada.

Interfaces internas: MII até SerDes


Interface	Uso típico	Motivo
MI	100 Mb/s	barramento paralelo simples entre MAC e PHY
GMII/RGMII (<i>Reduced GMII</i>)	1 Gb/s	8 bits por ciclo ou versão reduzida por DDR (<i>Double Data Rate</i>)
XGMII	10 Gb/s	32 bits + controle; muitos pinos
XAUI	10 Gb/s	4 lanes SerDes de 3,125 Gb/s; menos pinos
Serial SerDes	25G+	PHY/MAC integradas por lanes diferenciais de alta velocidade



UNH IOL, Ethernet Evolution From 10 Meg to 10 Gig, obtido de iol.unh.edu.

Módulos ópticos: onde termina o chip?


- GBIC/SFP/QSFP separaram equipamento e PMD substituível.
- O host fornece SerDes, alimentação, controle e gerência.
- O módulo contém laser, fotodiodo, TIA (*Transimpedance Amplifier*), driver, CDR e às vezes DSP/FEC.
- A fronteira de implementação muda com a velocidade e com o custo térmico.



UNH IOL, *Ethernet Evolution From 10 Meg to 10 Gig*, obtido de iol.unh.edu.


40G e 100G: paralelismo primeiro

- Primeiras gerações escalaram agregando lanes.
- 40G: 4 lanes de 10G ou comprimentos de onda paralelos.
- 100G: 10 lanes de 10G, depois 4 lanes de 25G.
- PCS distribui blocos por lanes e usa marcadores para realinhar no receptor.
- Óptica pode ser paralela por várias fibras ou WDM em uma fibra.



PAM4: quando NRZ deixa de escalar bem

- NRZ transmite 1 bit por símbolo: dois níveis.
- PAM4 transmite 2 bits por símbolo: quatro níveis.
- Para a mesma taxa de bits por lane, o baud rate cai pela metade.
- A penalidade é menor distância vertical entre níveis: exige SNR, linearidade e FEC.
- Hoje aparece em 50G, 100G, 200G, 400G e 800G por lane/lane groups.



Para a mesma taxa de bits por lane: PAM4 transporta 2 bits/símbolo, reduz o baud rate pela metade, mas exige SNR, linearidade e FEC.

100G moderno: exemplo de PHY PAM4

- 100GBASE-DR/FR/LR usam uma lane óptica PAM4 de 53 GBd.
- DR: curto alcance em monomodo.
- FR: 2 km.
- LR: 10 km.
- O chip precisa de DSP: equalização, CDR, controle de laser/modulador, TIA, ADC ou comparadores multinível.
- FEC Reed-Solomon passa a ser parte essencial do enlace.

Em 10BASE-T, FEC não era necessário; em 100G PAM4, sem FEC o orçamento fecha mal.

FEC em Ethernet moderna

- CRC detecta erro; FEC corrige erro antes da MAC.
- Reed-Solomon é comum em 25G/50G/100G+.
- A PHY opera com BER (*Bit Error Rate*) bruta pior e entrega BER pós-FEC aceitável.
- Custo: latência, área, potência e complexidade de verificação.
- Projeto de PHY moderna é co-projeto de modulação, canal, equalização e FEC.

Cobre moderno: backplane e DAC

- Nem todo cobre Ethernet moderno é par trançado de 100 m.
- Backplane: trilhas de placa e conectores dentro de chassi.
- DAC: cabo twinax curto entre equipamentos.
- 25G/50G/100G por lane usam SerDes com CTLE (*Continuous-Time Linear Equalizer*), FFE, DFE e CDR.
- PAM4 reduz baud, mas exige calibração e linearidade.

O problema parece mais com projeto de SerDes de alta velocidade do que com 10BASE-T.

Se fôssemos implementar em silício: caminho essencial

Tecnologia	Blocos essenciais além da MAC
10BASE-T	Manchester, comparador diferencial, link pulses, CSMA/CD
100BASE-TX	4B/5B, scrambler, MLT-3, equalização, baseline wander
1000BASE-T	4D-PAM5, ADC/DAC, canceladores, Trellis/Viterbi, treinamento
10GBASE-T	PAM16, LDPC, DSP intenso, alien crosstalk, AFE rápido
10G óptico	64B/66B, SerDes, CDR, laser/fotodiodo, orçamento óptico
100G+	lanes, PAM4, FEC Reed-Solomon (RS), DSP óptico/elétrico, deskew

Conceitos teóricos que viram transistores

- Linhas de transmissão: Z_0 , reflexões, atenuação, dispersão.
- Modulação PAM e diagramas de olho.
- Clock recovery, PLL (*Phase-Locked Loop*) / CDR e jitter.
- Códigos de linha, balanceamento DC e densidade de transições.
- Scrambling e espectro.
- Equalização adaptativa e estimação de canal.
- FEC, CRC e aritmética em GF(2).
- Projeto analógico: drivers, comparadores, ADC/DAC, TIA e CML (*Current-Mode Logic*).

O que a Prática 3 simplifica de propósito

- Não há autonegociação FLP.
- Não há 100BASE-TX nem 1000BASE-T.
- Não há validação completa de FCS no RX.
- Não há MAC genérica com filas arbitrárias.
- Detecção de atividade/fim é heurística.
- AFE é para cabo curto de bancada, não para 100 m certificados.

A simplificação revela os mecanismos fundamentais sem esconder tudo.

Comparação de formas de onda

PHY	Forma no meio	Motivo da escolha
10BASE-T	Manchester	transição por bit; CDR simples; banda maior
100BASE-TX	MLT-3	reduz frequência efetiva após 4B/5B/NRZI
100BASE-FX	NRZI óptico	fibra aceita banda maior; sem EMI metálica
1000BASE-X	NRZ serial 8B/10B	SerDes simples com DC balance
1000BASE-T	4D-PAM5	4 pares, 2 bits/símbolo/par e DSP
10GBASE-T	PAM16	mais bits por símbolo com FEC/DSP
100G+	NRZ ou PAM4 por lane	paralelismo, alcance, custo e potência

A Prática 3 como microcosmo da Ethernet

Ela contém, em escala didática:

- forma de onda no meio físico;
- recuperação de temporização;
- delimitação por preâmbulo e SFD;
- desserialização LSB-first;
- endereçamento MAC e ARP;
- CRC-32/FCS no TX;
- carrier sense, collision detect, jam e backoff;
- cruzamento de domínios de clock e observabilidade por UART.

Síntese

- Ethernet começou como meio compartilhado com CSMA/CD.
- Hubs preservaram colisões; switches as eliminaram.
- Quadro e endereçamento ficaram estáveis enquanto as PHYs mudaram.
- 10BASE-T é implementável com lógica simples e AFE discreto.
- 100M, 1G, 10G e 100G exigem progressivamente codificação, DSP, SerDes, FEC e projeto analógico avançado.

Como ler a prática

A prática não precisa pedir que vocês implementem todos estes blocos.

O objetivo é reconhecer, no sistema pronto ou parcialmente pronto:

- Qual parte transforma tensão diferencial em bits?
- Onde o receptor se sincroniza com o preâmbulo?
- Onde o SFD separa sincronização de conteúdo?
- Onde aparece a ordem LSB-first dos bits?
- Onde o quadro ganha tamanho mínimo, IPG e FCS?
- Onde carrier sense, colisão, jam e backoff entram se o cenário usar hub?