



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет
имени Н.Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)

НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 ПРОГРАММНАЯ ИНЖЕНЕРИЯ

О Т Ч Е Т

по лабораторной работе № 3

Название: Исследование синхронных счетчиков

Дисциплина: Архитектура Электронно-вычислительных машин

Студент

ИУ7 - 42Б

(Группа)

(Подпись, дата)

А.П. Лемешев

(И.О. Фамилия)

Преподаватель

(Подпись, дата)

(И.О. Фамилия)

Москва, 2022

Цель работы.

Изучение принципов построения счетчиков, овладение методом синтеза синхронных счетчиков, экспериментальная оценка динамических параметров счетчиков, изучение способов наращивания разрядности синхронных счетчиков.

Ход выполнения работы.

Задание №1.

Исследование четырехразрядного синхронного суммирующего счётчика с параллельным переносом на Т-триггерах. Проверить работу счётчика:

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы;
- от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.




Рисунок 1. Четырехразрядный синхронный суммирующий счетчик с параллельным переносом на Т-триггерах в программе Multisim

На лампочках видно двоичное представление числа счётчика. При каждом замыкании-размыкании счётчик увеличивается на один.




Рисунок 2. Четырехразрядный синхронный суммирующий счетчик с параллельным переносом на T-триггерах в программе Multisim




Рисунок 3. Временная диаграмма работы четырехразрядного синхронного суммирующего счетчика с параллельным переносом на T-триггерах в программе Multisim




Рисунок 4. Время задержки распространения счетчика

Полученная задержка равна 90,576 ns. Время, через которое закончатся все переходные процессы в триггере, и он будет готов к очередному импульсу, составляет удвоенное время задержки, т.е. ≈ 181 ns. Максимальная частота счета, таким образом, составляет $1/181\text{ns} = 5,5$ МГц.

Задание №2.

Синтезировать двоично-десятичный счётчик с заданной последовательностью состояний. Последовательность состояний счётчика для варианта №13: 0, 1, 2, 4, 5, 6, 8, 9, 10, 12; десятичными числами обозначены номера двоичных наборов, изображающие десятичные цифры и определяющие состояние счётчика. Начертить схему счётчика на элементах интегрального базиса (И-НЕ, И, ИЛИ, НЕ), синхронных JK-триггерах.

q3	q2	q1	q0	q3'	q2'	q1'	q0'
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	1	0	0
1	1	0	0	0	0	0	0

Таблица 1: Обобщённая таблица функционирования двоично-десятичного счётчика

J3	J2	J1	J0	K3	K2	K1	K0
0	0	0	1	a	a	a	a
0	0	1	a	a	a	a	1
0	1	a	0	a	a	1	a
0	a	0	1	a	0	a	a
0	a	1	a	a	0	a	1
1	a	a	0	a	1	1	a
a	0	0	1	0	a	a	a
a	0	1	a	0	a	a	1
a	1	a	0	0	a	1	a
a	a	0	0	1	1	a	a

Таблица 2: Обобщённая таблица функционирования двоично-десятичного счётчика

J1:	q3\q2				J0:	q3\q2			
q1\q0	00	01	11	10	q1\q0	00	01	11	10
00	0,00	0,00	0,00	0,00	00	1,00	1,00	0,00	1,00
01	1,00	1,00	-	1,00	01	a	a	-	a
11	-	-	-	-	11	-	-	-	-
10	a	a	-	a	10	0,00	0,00	-	0,00
F: q0					F: !q1!q3 + !q1!q2				
J3:	q3\q2				J2:	q3\q2			
q1\q0	00	01	11	10	q1\q0	00	01	11	10
00	0,00	0,00	a	a	00	0,00	a	a	0,00
01	0,00	0,00	-	a	01	0,00	a	-	0,00
11	-	-	-	-	11	-	-	-	-
10	0,00	1,00	-	a	10	1,00	a	-	1,00
F: q1q2					F: q1				

Таблицы 3-6: J0 - J2

J0	F: !q1!q3 + !q1!q2	K0	F: 1
J1	F: q0	K1	F: 1
J2	F: q1	K2	F: q1 + q3
J3	F: q1q2	K3	F: q2




Рисунок 5: Схема двоично-десятичного счётчика

Из временных диаграмм видно, что схема построена корректно:




Рисунок 6: Временные диаграммы двоично-десятичного счётчика

Задание №3.

Собрать десятичный счётчик, используя элементную базу приложения Multisim или учебного макета. Установить счётчик в начальное состояние, подав на установочные входы R соответствующий сигнал.

q3	q2	q1	q0	q3'	q2'	q1'	q0'
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0

Таблица 7: Обобщённая таблица функционирования счётчика

J3	J2	J1	J0	K3	K2	K1	K0
0	0	0	1	a	a	a	a
0	0	1	a	a	a	a	1
0	0	a	1	a	a	0	a
0	1	a	a	a	a	1	1
0	a	0	1	a	0	a	a
0	a	1	a	a	0	a	1
0	a	a	1	a	0	0	a
1	a	a	a	a	1	1	1
a	0	0	1	0	a	a	a
a	0	0	a	1	a	a	1

Таблица 8: Обобщённая таблица функционирования счётчика

K1:	q1\q0			
q3\q2	00	01	11	10
00	a	a	1	0
01	a	a	1	0
11	-	-	-	-
10	a	a	-	-
F: q0				
K3:	q1\q0			
q3\q2	00	01	11	10
00	a	a	a	a
01	a	a	a	a
11	-	-	-	-
10	0	1	-	-
F: q0				

K0:	q1\q0			
q3\q2	00	01	11	10
00	a	1	1	a
01	a	1	1	a
11	-	-	-	-
10	a	1	-	-
F: 1				
K2:	q1\q0			
q3\q2	00	01	11	10
00	a	a	a	a
01	0	0	1	0
11	-	-	-	-
10	a	a	-	-
F: q0*q1				

J1:	q1\q0			
q3\q2	00	01	11	10
00	0	1	a	a
01	0	1	a	a
11	-	-	-	-
10	0	0	-	-
F: q0*!q3				
J3:	q1\q0			
q3\q2	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	-	-	-	-
10	a	a	-	-
F: q0*q1*q2				

J0:	q1\q0			
q3\q2	00	01	11	10
00	1	a	a	1
01	1	a	a	1
11	-	-	-	-
10	1	a	-	-
F:1				
J2:	q1\q0			
q3\q2	00	01	11	10
00	0	0	1	0
01	a	a	a	a
11	-	-	-	-
10	0	0	-	-
F: q0*q1				

J0	F:1	K0	F: 1
J1	F: q0*!q3	K1	F: q0
J2	F: q0*q1	K2	F: q0*q1
J3	F: q0*q1*q2	K3	F: q0




Рисунок 7. Десятичный счетчик в программе Multisim

Из временных диаграмм видно, что схема построена корректно:




Рисунок 8. Временные диаграммы десятичного счётчика

Задание №4.

Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом.

Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы;

- от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.




Рисунок 9: Схема четырёхразрядного счётчика на D-триггерах от одиночных импульсов

На лампочках видно двоичное представление числа счётчика. При каждом замыкании-размыкании счётчик увеличивается на один.




Рисунок 10. Четырёхразрядный синхронный суммирующий счетчик с параллельным переносом в программе Multisim




Рисунок 11. Временная диаграмма работы четырехразрядного синхронного суммирующего счетчика с параллельным переносом в программе Multisim




Рисунок 12: Время задержки четырехразрядного счётчика на D-триггерах

Полученная задержка равна 9,7 ns. Время, через которое закончатся все переходные процессы в триггере, и он будет готов к очередному импульсу, составляет удвоенное время задержки, т.е. ≈ 20 ns. Максимальная частота счета, таким образом, составляет $1/20\text{ ns} = 50$ МГц.

Задание №5.

Исследование четырехразрядного синхронного суммирующего счётчика с параллельным переносом ИС К555ИЕ9, аналог ИС 74LS160. Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы;
- от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.




Рисунок 13. Суммирующий счётчик ИС 74LS160 от одиночных импульсов

На лампочках видно двоичное представление числа счётчика. При каждом замыкании и размыкании счётчик увеличивается на один.




Рисунок 14: Схема счётчика ИС 74LS160 от одиночных импульсов от импульсов генератора




Рисунок 15: Временные диаграммы счётчика ИС 74LS160




Рисунок 16: Отсутствие времени задержки счётчика ИС 74LS160

Задание №6.

Исследование схем наращивания разрядности счетчиков ИЕ9 до четырех секций с последовательным переносом между секциями и по структуре “быстрого” счета.




Рисунок 17. Схема наращивания разрядности счетчиков ИЕ9 до четырех секций с последовательным переносом между секциями




Рисунок 18: Схема наращивания разрядности счетчиков ИЕ9 до четырех секций по структуре «быстрого» счета

Получается многоразрядный десятичный счётчик. Итоговое число читается справа налево.

Вывод.

В ходе выполнения данной лабораторной работы были изучены принципы построения счетчиков и методы синтеза синхронных счетчиков; была проведена экспериментальная оценка динамических параметров счетчиков; были изучены способы наращивания разрядности синхронных счетчиков.

Ответы на контрольные вопросы.

1. Что называется счетчиком?

Счетчик – это операционный узел ЭВМ, предназначенный для выполнения счета, кодирования в определенной системе счисления и хранения числа сигналов импульсного типа, поступающих на его счетный вход.

2. Что называется коэффициентом пересчета?

Коэффициент пересчета (модуль счета) пересчетной схемы – это число входных сигналов, которое возвращает пересчетную схему в начальное состояние, в качестве которого может быть принято любое ее состояние.

3. Перечислить основные классификационные признаки счётчиков.

По значению модуля счета:

- двоичные ($M = 2^n$, n - количество двоичных разрядов);
- двоично-кодированные (например, двоично-десятичные) счетчики;

- с одинарным кодированием, когда состояние представлено местом расположения единственной единицы;
- другие.

По направлению счета:

- суммирующие;
- вычитающие;
- реверсивные.

По способу организации межразрядных связей (по способу организации переноса):

- с последовательным переносом;
- со сквозным переносом;
- с параллельным переносом;
- с групповым переносом.

По порядку изменения состояний:

- с естественным порядком счета;
- с произвольным порядком счета (пересчетные схемы).

По способу управления переключением триггеров во время счета сигналов:

- синхронные;
- асинхронные.

4. Указать основные параметры счётчиков.

- Модуль счета M ;
- емкость счетчика N ;
- статические и динамические параметры счётчиков (максимальная частота счета, минимальная длительность различных импульсов).

5. Что такое время установки кода счётчика?

Время установки кода счётчика – один из параметров, влияющих на его быстродействие. Время установки кода t_{set} равно времени между моментом поступления входного сигнала и моментом установки счетчика в новое устойчивое состояние.

6. Объяснить работу синхронного счётчика с параллельным переносом, оценить его быстродействие.

Синхронные счетчики строятся на синхронных триггерах, все тактовые (синхронизирующие) входы которых объединены. Счетные сигналы (импульсы) подают на объединенные синхронизирующие входы всех триггеров счетчика. Поэтому триггеры, которые должны изменять свои состояния при поступлении очередного счетного импульса, переключаются одновременно. Следовательно, время задержки распространения сигнала от

счетного входа счетчика до выходов его триггеров, на которых формируется новое состояние счетчика, равно времени задержки распространения сигнала любого триггера счетчика от С-входа до его выхода. Максимальная частота счета достигается при параллельном, т. е. одновременном, образовании сигналов переноса во всех разрядах счетчика. Сигналы переноса формируются в каждом разряде логическими схемами независимо друг от друга. В качестве триггеров используются синхронные триггеры с динамическим управлением записью JK-, D- и реже T-типа.

7. Объяснить методику синтеза синхронных счётчиков на двухступенчатых JK- и D-триггерах.

Синтез синхронного счетчика как цифрового автомата содержит следующие этапы:

- 1) определение числа триггеров счетчика, исходя из модуля счета M и максимального состояния L счётчика:

$$n_1 = \lceil \log_2 M \rceil, n_2 = \lceil \log_2 L \rceil,$$

где $\lceil \dots \rceil$ – округление до ближайшего большего целого числа;

- 2) составление обобщенной таблицы переходов счётчика и функций возбуждения триггеров;
- 3) минимизация функции возбуждения триггеров счётчика;
- 4) перевод минимизированных функций возбуждения в заданный базис логических функций;
- 5) построение функциональной схемы счётчика;
- 6) проверка полученной схемы счётчика на самовосстановление после сбоя.