

### Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

# «Московский государственный технический университет имени Н.Э. Баумана (национальный исследовательский университет)»

ональный исследовательский университет); (МГТУ им. Н.Э. Баумана)

#### ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)

НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 ПРОГРАММНАЯ ИНЖЕНЕРИЯ

### ОТЧЕТ

по лабораторной работе № 2\_

Название: Исследование дешифраторов

Дисциплина: Архитектура Электронно-вычислительных машин

Студент	ИУ7 - 42Б		А.П. Лемешев		
	(Группа)	(Подпись, дата)	(И.О. Фамилия)		
Преподаватель					
		(Подпись, дата)	(И.О. Фамилия)		

## 1 Цель работы

Изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

### 2 Ход выполнения работы

# 2.1 Исследование линейного двухвходового дешифратора с инверсными выходами

1. Собрать линейный стробируемый дешифратор на элементах 3И-НЕ; наборы входных адресных сигналов  $A_0$   $A_1$ , задать с выходов  $Q_0$   $Q_1$ , четырехразрядного счетчика; подключить световые индикаторы к выходам счетчика и дешифратора;




Рис. 1: Установка

2. Подать на вход счетчика сигнал с выхода ключа (Switch) лог. 0 и 1 как генератора одиночных импульсов; изменяя состояние счетчика с помощью ключа, составить таблицу истинности нестробируемого дешифратора (т.е. при EN=1);

Таблица 1: Таблица истинности нестробируемого дешифратора

$A_1$	$A_0$	$F_0$	$F_1$	$F_2$	$F_3$
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

3. Подать на вход счетчика сигнал генератора и снять временные диаграммы сигналов дешифратора; временные диаграммы здесь и в дальнейшем наблюдать на логическом анализаторе;




Рис. 2: Установка




Рис. 3: Анализ

4. Снять временные диаграммы сигналов стробируемого дешифратора; в качестве стробирующего сигнала использовать инверсный сигнал генератора, задержанный линией задержки логических элементов (повторителей и инверторов);




Рис. 4: Установка



Рис. 5: Анализ

опередить время задержки, необходимое для исключения помех на выходах дешифратора, вызванных гонками.




Рис. 6: Задержка

По рисунку видно, что требуется 5 инверторов с задержкой 15 наносекунд каждый, соответственно, требуемое время задержки около 75 наносекунд.

### 2.2 Исследование дешифраторов ИС К155ИД4

1. Снять временные диаграммы сигналов двухвходового дешифратора, подавая на его адресные входы 1 и 2 сигналы  $Q_1$  и  $Q_2$  выходов счетчика, а на стробирующие входы 3 и 4 — импульсы генератора, задержанные линией задержки;




Рис. 7: Установка




Рис. 8: Анализ

- 2. Определить время задержки стробирующего сигнала, необходимое для исключения помех на выходах дешифратора;
  - Из схемы видно, что одного инвертора в 15 наносекунд достаточно.
- 3. Собрать схему трехвходового дешифратора на основе дешифратора К155ИД4, задавая входные сигналы  $A_0$ ,  $A_1$ ,  $A_2$  с выходов  $Q_0$   $Q_1$   $Q_2$  счетчика; снять временные диаграммы сигналов дешифратора и составить по ней таблицу истинности.




Рис. 9: Схема



Рис. 10: Анализ

Таблица 2: Таблица истинности стробируемого дешифратора

$A_2$	$A_1$	$A_0$	$F_0$	$F_1$	$F_2$	$F_3$	$F_4$	$F_5$	$F_6$	$F_7$
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

# 2.3 Исследование дешифраторов ИС КР531ИД14




Рис. 11: Установка




Рис. 12: Анализ

### 2.4 Исследовать работоспособность дешифраторов ИС 533ИД7

1. Снять временные диаграммы сигналов нестробируемого дешифратора DC 3-8 ИС 533ИД7, подавая на его адресные входы 1, 2, 4 сигналы  $Q_0$ ,  $Q_1$ ,  $Q_2$  с выходов счетчика, а на входы разрешения  $E_1$ ,  $E_2$ ,  $E_3$  — сигналы лог. 1, 0, 0 соответственно;




Рис. 13: Установка




Рис. 14: Анализ

2. Собрать схему дешифратора DC 5-32 согласно методике наращивания числа входов и снять временные диаграммы сигналов, подавая на его адресные входы сигналы  $Q_0$ ,  $Q_1$ ,  $Q_2$ ,  $Q_3$ ,  $Q_4$  с выходов 5-разрядного счетчика, а на входы разрешения — импульсы генератора, задержанные линией задержки макета.





Рис. 15: Установка






Рис. 16: Анализ

# 3 Вывод

В ходе выполнения работы были изучены принципы построения и методы синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

### Контрольные вопросы

1. Что называется дешифратором?

Дешифратором называется комбинационное устройство, преобразующее празрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду.

2. Какой дешифратор называется полным (неполным)?

Количество выходов дешифратора равно числу разрешенных наборов входных сигналов. В дешифраторе с п входами и N выходами  $N \le 2^n$ . Дешифратор, имеющий  $2^n$  выходов, называется полным, при меньшем числе выходов - неполным.

3. Определите закон функционирования дешифратора аналитически и таблично. Функционирование дешифратора DC n-N определяется таблицей истинности:

Входы						Выходы						
EN	A—1	A-2	A-3		$A_1$	$A_0$	$F_0$	$F_1$	$F_2$		FN-2	FN-1
0	X	X	X		X	X	0	0	0	•••	0	0
1	0	0	0		0	0	1	0	0	•••	0	0
1	0	0	0		0	1	0	1	0	•••	0	0
1	0	0	0		1	0	0	0	1	•••	0	0
•	•	•	•	•••	•	•	•	•	•	••	•	•
•	•	•	•	•••		•	•			•••	•	•
•	•	•	•	•••	•	•	•	•		•••	•	•
1	1	1	1	•••	1	0	0	0	0	•••	1	0
1	1	1	1	•••	0	1	0	0	0	•••	0	1

Аналитическое описание дешифратора можно представить совокупностью логических функций в СДНФ:

$$F0 = EN \times \overline{A_{n-1}} \times \overline{A_{n-2}} \times \dots \times \overline{A_{l}} \times \overline{A_{1}} \times \overline{A_{0}},$$

$$F1 = EN \times \overline{A_{n-1}} \times \overline{A_{n-2}} \times \dots \times \overline{A_{l}} \times \overline{A_{1}} \times \overline{A_{1}} \times \overline{A_{0}},$$

$$F2 = EN \times \overline{A_{n-1}} \times \overline{A_{n-2}} \times \dots \times \overline{A_{l}} \times \overline{A_{1}} \times \overline{A_{0}},$$

$$FN-2 = EN \times \overline{A_{n-1}} \times \overline{A_{n-2}} \times ... \times \overline{A_{l}} \times \overline{A_{1}} \times \overline{A_{0}},$$

$$FN-1 = EN \times \overline{A_{n-1}} \times \overline{A_{n-2}} \times ... \times \overline{A_{l}} \times \overline{A_{1}} \times \overline{A_{0}}.$$

4. Поясните основные способы построения дешифраторов.

Линейный дешифратор строится в соответствии с системой, представленной в

предыдущем вопросе, и представляет собой  $2^n$  конъюнкторов или логических элементов ИЛИ-НЕ с -входами каждый при отсутствии стробирования и с n+1 входами - при его наличии.

Пирамидальный дешифратор строится на основе последовательной (каскадной) реализации выходных функций. На первом этапе реализуются конъюнкции двух переменных. На втором — все конъюнкции трех переменных путем логического умножения каждой ранее полученной конъюнкции двух переменных на переменную. Таким образом, на каждом следующем этапе получают вдвое больше конъюнкции, чем на предыдущем. Пирамидальные дешифраторы независимо от числа их входов строятся на основе только двухвходовых конъюнкторов.

5. Что называется гонками и как устраняются ложные сигналы, вызванные гонками?

Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки (состязания), приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование (выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками). Стробирующий сигнал на этом входе не должен быть активным во время переходных процессов в дешифраторе.

6. Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически?

Пусть для построения сложного дешифратора DC n-N используются простые дешифраторы DC  $n_1$ - $N_1$ , причем  $n_1$  << n, следовательно и  $N_1$  << N.

- 1. Число каскадов равно  $K = n/n_1$ . Если K целое число, то во всех каскадах используются полные дешифраторы  $DC n_1$ - $N_1$ . Если K правильная или смешанная дробь, то во входном каскаде используется неполный дешифратор  $DC n_1$ - $N_1$ .
- 2. Количество простых дешифраторов DC n1-N1 в выходном каскаде равно N/N1, в предвыходном  $N / N_1^2$ , в предпредвыходном  $N / N_1^3$  и т.д.; во входном каскаде  $N / N_1^k$ . Если  $N / N_1^k$  правильная дробь, то это означает, что во входном каскаде используется неполный простой дешифратор.
- 3. В выходном каскаде дешифрируются n1 младших разрядов адреса сложного дешифратора, в предвыходном следующие n1 младших разрядов адреса сложного дешифратора и т.д. Во входном каскаде дешифрируется полная или неполная группа старших разрядов адреса. Поэтому n1 младших разрядов адреса сложного дешифратора подаются параллельно на адресные входы всех дешифраторов выходного каскада, следующие n1 младших разрядов адреса на адресные входы всех дешифраторов предвыходного каскада и т.д.; группа старших разрядов

- адреса подается на адресные входы дешифратора.
- 4. Выходы дешифраторов предвыходного каскада соединяются с входами разрешения простых дешифраторов выходного каскада, выходы дешифраторов предпредвыходного каскада с входами разрешения простых