

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN - ĐIỆN TỬ



BÁO CÁO THÍ NGHIỆM MÔN: THIẾT KẾ VI MẠCH

LAB 5: Circuit Design for Basic Standard Cells

Lớp: L03 - NHÓM: 5
GVHD: ThS. Nguyễn Trung Hiếu

MSSV	Họ và tên	Tỉ lệ phân công
2311267	Vũ Nhật Huy	100%
2313355	Nguyễn Minh Thuận	100%
2313222	Thái Đức Thiên	100%

Thành phố Hồ Chí Minh, tháng 5 năm 2026

Mục lục

1. Experiment 1: Circuit Design for a CMOS NOT Logic Gate	2
1.1 Mục tiêu	2
1.2 Bảng trạng thái và Nguyên lý hoạt động	2
1.3 Thiết kế Schematic và Symbol	2
1.4 Mô phỏng DC Analysis	2
1.5 Mô phỏng Transient Analysis	3
1.6 Hiệu chỉnh kích thước (Adjust $V_M = V_{DD}/2$)	6
2. Experiment 2: Circuit Design for CMOS NOR and NAND Gates	8
2.1 Cổng NAND	8
2.2 Cổng NOR	19
3. Experiment 3: Circuit Design for a CMOS XOR Logic Gate	29
3.1 Cổng logic CMOS XOR	29
4. Experiment 4: Circuit Design for a CMOS MUX Circuit	37
4.1 MUX Topology 1 (MUX Đảo)	37
4.2 MUX Topology 2 (MUX Đảo)	43
4.3 So sánh và đánh giá hai kiến trúc mạch MUX	48
4.3.1 Phân tích chuyên sâu về sự khác biệt giữa hai kiến trúc	48

1. Experiment 1: Circuit Design for a CMOS NOT Logic Gate

1.1 Mục tiêu

Thực hiện thiết kế nguyên lý (Schematic), tạo biểu tượng (Symbol) và mô phỏng (DC, Transient) cho cổng NOT sử dụng công nghệ GPDK045.

1.2 Bảng trạng thái và Nguyên lý hoạt động


- Bảng chân trị (Truth Table):

Input (IN)	Output (OUT)
0	1
1	0

- Nguyên lý hoạt động: Mô tả vùng hoạt động của NMOS và PMOS khi ngõ vào ở mức Logic 0 (PMOS dẫn - vùng tuyến tính, NMOS ngắt) và Logic 1 (NMOS dẫn, PMOS ngắt).

1.3 Thiết kế Schematic và Symbol


Sizing: NMOS ($W/L = 120n/45n$, Finger=2), PMOS ($W/L = 120n/45n$, Finger=2).



Hình 1: Thiết kế nguyên lý cổng Inverter


1.4 Mô phỏng DC Analysis

Thiết lập Testbench: Sử dụng nguồn ramp từ 0V đến 1V.



Hình 2: Testbench mô phỏng DC cổng Inverter

Kết quả mô phỏng VTC (Voltage Transfer Characteristics):



Hình 3: Đặc tuyến chuyển tiếp điện áp VTC của cổng Inverter

Bảng giá trị ngõ ra theo ngõ vào (Step 0.1V):


V_{in} (V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1.0
V_{out} (V)	0.99	0.99	0.99	0.98	0.26	0.007	0.78	0.0007	0.00006	0.000003

Các thông số Noise Margin: Từ đồ thị xác định:

- $V_{IL}, V_{IH}, V_{OL}, V_{OH}$
- Điểm trung điểm V_M


1.5 Mô phỏng Transient Analysis

Thiết lập thông số vpulse: Period = 2ns, Pulse Width = 1ns, $t_r = t_f = 1ps$.




Hình 4: Testbench mô phỏng Transient cổng Inverter

Kết quả dạng sóng ngõ vào/ngõ ra:




Hình 5: Dạng sóng ngõ vào và ngõ ra của cổng Inverter


Kết quả đo đặc thời gian và công suất:




(a) Đo t_{rise}




(b) Đo t_{fall}



(c) Đo t_{pdr}



(d) Đo t_{pdf}



(e) Đo t_{pd}

Đo công suất (Static and Dynamic Power):

Signals	Search
$i(A) = -1.449176e-10$ $pwr(W) = -1.449176e-10$ $v(V) = 1$	

(f) Static Power ($V_{in} = 0$)

Signals	Search
$i(A) = -6.5944608e-11$ $pwr(W) = -6.5944608e-11$ $v(V) = 1$	


(g) Static Power ($V_{in} = 1$)

Expression	Value
average(V17...	488.764


(h) Dynamic Power

1.6 Hiệu chỉnh kích thước (Adjust $V_M = V_{DD}/2$)

Giải thích việc tăng Width của PMOS để bù độ linh động hạt tải thấp.



Hình 6: Hiệu chỉnh kích thước Finger Width của PMOS




Hình 7: Kết quả quét giá trị V_M sau khi hiệu chỉnh (ví dụ tại $W = 190ns$)

2. Experiment 2: Circuit Design for CMOS NOR and NAND Gates


2.1 Cổng NAND

- Bảng chân trị và Hoạt động: (Trình bày bảng chân trị 2 ngõ vào).
- Schematic và Symbol:




Hình 8: Sơ đồ nguyên lý và Symbol cổng NAND

- Khảo sát DC (2 trường hợp):
 1. TH1: Thay đổi A, giữ B = 1.
 2. TH2: Thay đổi B, giữ A = 1.



Hình 9: Testbench DC cho cổng NAND



Hình 10: Đặc tuyến VTC của cổng NAND trong 2 trường hợp

Bảng giá trị ngõ ra theo ngõ vào cho TH1 (Step 0.1V):

V_{in} (V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1.0
V_{out} (V)	0.99	0.99	0.99	0.98	0.28	0.01	0.001	0.0001	0.00006	0.0000006

Bảng giá trị ngõ ra theo ngõ vào cho TH2 (Step 0.1V):

V_{in} (V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1.0
V_{out} (V)	0.99	0.99	0.99	0.98	0.33	0.01	0.001	0.0001	0.00006	0.0000006

Bảng 1: Các thông số đặc tính tĩnh DC của cổng NAND 2 ngõ vào


Case	State	V_{IL} (V)	V_{IH} (V)	V_M (V)	V_{OL} (V)	V_{OH} (V)
Case 1	A sweep, B = 1	0.3847	0.5369	0.4578	0.0039	0.9998
Case 2	B sweep, A = 1	0.4285	0.5843	0.4996	0.0039	0.9998

Ghi chú và giải thích các trường hợp khảo sát:

- **Case 1 (A sweep, B = 1):** Ngõ vào B được giữ cố định ở mức logic cao ($V_{DD} = 1V$), ngõ vào A quét tuyến tính từ 0V đến 1V. Trong trường hợp này, PMOS nối với ngõ vào B ngắt hoàn toàn và NMOS tương ứng dẫn mạnh. Cổng NAND hoạt động tương tự như một mạch nghịch lưu (Inverter) đối với ngõ vào A. Do hiện tượng xếp chồng (stacking effect) của các transistor NMOS nối tiếp, điện áp ngưỡng chuyển mạch V_M dịch chuyển nhẹ.

- **Case 2 (B sweep, A = 1):** Ngõ vào A được giữ cố định ở mức logic cao (1V), ngõ vào B quét tuyến tính từ 0V đến 1V. Do vị trí hình học của transistor NMOS nhận tín hiệu B nằm ở phía dưới (gần cực Ground hơn) so với NMOS nhận tín hiệu A, điện trở kênh dẫn hiệu dụng và hiệu ứng thân (body effect) có sự khác biệt. Điều này dẫn đến điện áp ngưỡng V_M tăng lên đáng kể (0.4996V so với 0.4578V) và làm thay đổi lề nhiễu tĩnh (NM_L, NM_H).




- **Mô phỏng Transient và Đo đặc thông số của trường hợp 1:**




Hình 11: Kết quả mô phỏng Transient cổng NAND (Trường hợp 1)


Bảng 2: Kết quả đo đặc thông số thời gian và công suất bằng Calculator (TH1)

t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (μ W)
17,71	21,75	10,65	12,58	11.195	14,5	13,2	0,746


(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall} **Hình 12:** Thời gian cạnh lên và cạnh xuống cổng NAND kèm Calculator




(a) Do t_{pdr}




(b) Calc t_{pdr}




(c) Do t_{pdf}




(d) Calc t_{pdf}






(a) Static Pwr (0)




(b) Static Pwr (1)



(c) Dynamic Pwr

Hình 14: Công suất tĩnh và động cổng NAND





- Mô phỏng Transient và Đo đặc thông số của trường hợp 2:




Hình 15: Kết quả mô phỏng Transient cổng NAND

Bảng 3: Kết quả đo đặc thông số thời gian và công suất bằng Calculator (TH2)


t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (nW)
20,38	21,8	12,68	14,21	13,05	13,7	13,2	19,14

(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall}


Hình 16: Thời gian cạnh lên và cạnh xuống cổng NAND kèm Calculator




(a) Do t_{pdr}




(b) Calc t_{pdr}




(c) Do t_{pdf}




(d) Calc t_{pdr}




(e) Do t_{pd}



(a) Static Pwr (0)



(b) Static Pwr (1)




(c) Dynamic Pwr


Hình 18: Công suất tĩnh và động cổng NAND

- **Hiệu chỉnh kích thước (Adjust $V_M = V_{DD}/2$):**


Để đạt được điện áp chuyển mạch $V_M \approx V_{DD}/2$, kích thước của transistor PMOS được tăng lên so với NMOS nhằm bù lại độ linh động hạt tải của PMOS thấp hơn so với NMOS. Bằng cách ta sẽ thay đổi giá trị Finger Width của cả 2 Pmos. Đầu tiên ta sẽ đặt biến width M vào chỗ Finger Width để quét giá trị.



(a) Thiết lập Sweep



(b) Kết quả Sweep VTC TH1 tại width=165ns




(c) Kết quả Sweep VTC TH2 tại width=170ns


Hình 19: Hiệu chỉnh kích thước để tối ưu điểm chuyển mạch cho cổng NAND

2.2 Cổng NOR

- Bảng chân trị và Hoạt động: (Trình bày bảng chân trị).
- Schematic và Symbol:



(a) Schematic NOR




(b) Symbol NOR


Hình 20: Sơ đồ nguyên lý và Symbol cổng NOR

- Khảo sát DC (2 trường hợp):

1. TH1: Thay đổi A, giữ B = 0.
2. TH2: Thay đổi B, giữ A = 0.



(a) DC Sweep A (B=0)



(b) DC Sweep B (A=0)

Hình 21: Đặc tuyến VTC của cổng NOR


Bảng 4: Các thông số đặc tính tĩnh DC của cổng NOR 2 ngõ vào

Case	State	V_{IL} (V)	V_{IH} (V)	V_M (V)	V_{OL} (V)	V_{OH} (V)
Case 1	A sweep, B = 0	0.3644	0.5186	0.4374	0.0001	0.9959
Case 2	B sweep, A = 0	0.4048	0.5658	0.4789	0.0001	0.9959


Ghi chú và giải thích các trường hợp khảo sát:

- **Case 1 (A sweep, B = 0):** Ngõ vào B được giữ cố định ở mức logic thấp (0V), ngõ vào A quét tuyến tính từ 0V đến 1V. Lúc này, NMOS nối với B bị khóa hoàn toàn, PMOS tương ứng ở trạng thái dẫn. Cấu trúc mạch tương đương với một cổng Inverter tác động bởi ngõ vào A. Do đặc thù các transistor PMOS nối tiếp xếp chồng lên nhau làm tăng điện trở kéo lên (pull-up resistance), điểm chuyển mạch V_M bị kéo dịch về phía điện áp thấp hơn.
- **Case 2 (B sweep, A = 0):** Ngõ vào A được giữ cố định ở mức logic thấp (0V), ngõ vào B quét tuyến tính từ 0V đến 1V. Sự bất đối xứng về vị trí sơ đồ giữa hai mạng PMOS mắc nối tiếp kéo nguồn khiến cho điện dung ký sinh và nội trở sụt áp tại điểm nút giữa hai transistor thay đổi. Kết quả mô phỏng cho thấy điểm ngưỡng chuyển mạch V_M đạt 0.4789V, kéo theo sự thay đổi tương ứng của các khoảng lề nhiễu logic thấp và lề nhiễu logic cao.


- **Mô phỏng Transient và Đo đặc thông số của trường hợp 1:**

**Hình 22:** Kết quả mô phỏng Transient cổng NOR**Bảng 5:** Kết quả đo đặc thông số thời gian và công suất bằng Calculator (TH1)


t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (nW)
34,42	12,68	21,63	7,8	14,3	0.289	0,0634	882,3




Hình 23: Thời gian cạnh lên và cạnh xuống cổng NOR




(a) Đo t_{pdr}




(b) Calc t_{pdr}



(c) Đo t_{pdf}




(d) Calc t_{pdf}




(e) Đo t_{pd}


Hình 24: Các thông số độ trễ cổng NOR



(a) Static Pwr (0)




(b) Static Pwr (1)



(c) Dynamic Pwr

Hình 25: Công suất tĩnh và động cổng NOR





- Mô phỏng Transient và Đo đặc thông số của trường hợp 2:




Hình 26: Kết quả mô phỏng Transient cổng NOR

Bảng 6: Kết quả đo đặc thông số thời gian và công suất bằng Calculator (TH2)


t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (nW)
34,27	10,98	19,38	6,7	12,64	0,3	0,083	737,7

(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall}


Hình 27: Thời gian cạnh lên và cạnh xuống cổng NOR




(a) Đo t_{pdr}




(b) Calc t_{pdr}



(c) Đo t_{pdf}




(d) Calc t_{pdf}




(e) Đo t_{pda}


Hình 28: Các thông số độ trễ cổng NOR



(a) Static Pwr (0)



(b) Static Pwr (1)




(c) Dynamic Pwr


Hình 29: Công suất tĩnh và động cổng NOR

- Hiệu chỉnh kích thước (Adjust $V_M = V_{DD}/2$):


Để đạt được điện áp chuyển mạch $V_M \approx V_{DD}/2$, kích thước của transistor PMOS được tăng lên so với NMOS nhằm bù lại độ linh động hạt tải của PMOS thấp hơn so với NMOS. Bằng cách ta sẽ thay đổi giá trị Finger Width của cả 2 PMOS. Đầu tiên ta sẽ đặt biến width M vào chỗ Finger Width để quét giá trị.



(a) Thiết lập Sweep



(b) Kết quả Sweep VTC TH1 tại width=204ns




(c) Kết quả Sweep VTC TH2 tại width=232ns

Hình 30: Hiệu chỉnh kích thước để tối ưu điểm chuyển mạch cho cổng NOR


3. Experiment 3: Circuit Design for a CMOS XOR Logic Gate

3.1 Cổng logic CMOS XOR

- Bảng chân trị và Hoạt động: (Trình bày bảng chân trị và nguyên lý cổng XOR).
- Schematic và Symbol:




(a) Schematic XOR




(b) Symbol XOR

Hình 31: Sơ đồ nguyên lý và Symbol cổng XOR

- Khảo sát DC (2 trường hợp):
 1. TH1: Thay đổi A, giữ B cố định.
 2. TH2: Thay đổi B, giữ A cố định.



(a) DC Sweep A



(b) DC Sweep B

Hình 32: Đặc tuyến VTC của cổng XOR trong các trường hợp khảo sát


Bảng 7: Các thông số đặc tính tĩnh DC của cổng XOR

Case	State	V_{IL} (V)	V_{IH} (V)	V_M (V)	V_{OL} (V)	V_{OH} (V)
Case 1	A sweep, B cố định	0,429	0,538	0,488	0	1
Case 2	B sweep, A cố định	0,436	0,535	0,486	0	1

Ghi chú và giải thích các trường hợp khảo sát:

- **Case 1:** Khảo sát đặc tính truyền đạt tĩnh khi tín hiệu ngõ vào A thay đổi tuyến tính. Cấu trúc đối xứng hoặc bất đối xứng của các đường nạp/xả nội tại quyết định độ dốc đặc tuyến và các khoảng trễ nhiễu logic.
- **Case 2:** Khảo sát khi ngõ vào B thay đổi. Do sự phân bố vị trí các transistor trong mạng kéo lên và kéo xuống ảnh hưởng tới điện trở kênh và hiệu ứng thân, điểm ngưỡng dịch chuyển nhẹ so với Case 1.




• **Mô phỏng Transient và Đo đặc thông số:**








Hình 33: Kết quả mô phỏng Transient cổng XOR


Bảng 8: Kết quả đo đặc thông số định thời và công suất bằng Calculator cho XOR

t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (μ W)
38,58	28,3	19,97	15,46	17,315	0,47	0,5	1,22

(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall} **Hình 34:** Thời gian cạnh lên và cạnh xuống cổng XOR kèm Calculator

(a) Đo t_{pdr} (b) Calc t_{pdr} (c) Đo t_{pdf} (d) Calc t_{pdf} (e) Đo t_{pd}


Hình 35: Các thông số độ trễ cổng XOR kèm Calculator



(a) Static Pwr (0)



(b) Static Pwr (1)




(c) Dynamic Pwr


Hình 36: Công suất tĩnh và động cổng XOR

Thiết kế cổng logic CMOS XNOR từ cổng XOR ở trên.

- Schematic và Symbol:




Hình 37: Symbol của XNOR




Hình 38: Schematic của XNOR

- Mô phỏng Transient và khảo sát các thông số đặc tính năng lượng, định thời:



Hình 39: Kết quả mô phỏng Transient của cổng XNOR (Transient analysis of XNOR gate)



Hình 40: Kết quả mô phỏng Transient của cổng XNOR (Transient analysis of XNOR gate)

- **Nhận xét và phân tích chuyên sâu về sự khác biệt giữa cổng NOR và cổng XNOR:**

Dựa trên các kết quả mô phỏng đặc tính tĩnh (DC) và đặc tính động (Transient), ta có các đánh giá định tính và định lượng về sự khác biệt bản chất giữa cấu trúc tế bào logic tiêu chuẩn NOR và XNOR:


- **Cấu trúc liên kết mạch và Số lượng Transistor:** Cổng NOR 2 ngõ vào sử dụng cấu trúc CMOS tĩnh bổ sung cơ bản chỉ bao gồm 4 transistor (2 PMOS mắc nối tiếp ở mạng kéo lên PUN và 2 NMOS mắc song song ở mạng kéo xuống PDN). Ngược lại, cổng XNOR là một cấu trúc phức hợp, đòi hỏi số lượng bóng bán dẫn lớn hơn rất nhiều (thường từ 8 đến 12 transistor tùy thuộc vào việc sử dụng cấu trúc logic tĩnh hoàn toàn hay cấu trúc cổng truyền). Việc có mật độ transistor cao dẫn đến số lượng nút mạch nội tại tăng lên, làm tăng đáng kể dung kháng ký sinh tổng thể của cổng XNOR so với NOR.
- **Đặc tính tĩnh và Ngưỡng chuyển mạch V_M :** Đối với cổng NOR, đặc tuyến chuyển vị điện áp VTC tuân theo dạng dốc đơn điệu cơ bản, trong đó điểm chuyển mạch V_M bị ảnh hưởng nặng bởi hiệu ứng xếp chồng của mạng PMOS nối tiếp. Đối với XNOR, đặc tính tĩnh phức tạp hơn rất nhiều do ngõ ra không đơn điệu phụ thuộc vào một ngõ vào đơn lẻ mà phụ thuộc vào hàm tương quan giữa hai tín hiệu ngõ vào (đồng pha hoặc ngược pha). Do đó, đồ thị VTC của XNOR thay đổi hoàn toàn cấu trúc tùy thuộc vào kịch bản phối hợp mức logic nền của ngõ vào còn lại, khiến việc thiết lập Sizing hình học để đạt điểm đối xứng lý tưởng $V_M = V_{DD}/2$ phức tạp hơn cổng NOR.
- **Đặc tính động và Thời gian trễ truyền dẫn (t_{pd}):** Mạch kéo lên của cổng NOR bị giới hạn tốc độ ở cạnh lên (t_{rise}) do độ linh động hạt tải của PMOS thấp kết hợp với cấu trúc mắc nối tiếp. Tuy nhiên, đường trễ tới hạn của cổng XNOR lại kéo dài hơn do tín hiệu ngõ vào phải đi qua các tầng nghịch lưu nội bộ để tạo ra các tín hiệu đảo ($\overline{A}, \overline{B}$) trước khi kích thích tầng logic quyết định phía sau. Sự trễ pha giữa tín hiệu gốc và tín hiệu đảo nội tại khiến tổng thời gian trễ truyền dẫn trung bình t_{pd} của cổng XNOR lớn hơn hẳn so với cổng NOR đơn tầng.
- **Công suất tiêu thụ:** Do hệ số hoạt động chuyển mạch của các nút nội tại trong XNOR cao hơn, mức tiêu thụ năng lượng của nó vượt trội so với NOR. Cổng XNOR tiêu thụ cả công suất tĩnh (do dòng rò qua nhiều transistor hơn) lẫn công suất động (do quá trình nạp/xả liên tục của các tụ ký sinh nội tại tại các nút nghịch lưu đảo pha) lớn hơn cổng NOR. Ngoài ra, do tồn tại độ lệch thời gian giữa tín hiệu thẳng và tín hiệu đảo trong mạch, cổng XNOR xuất hiện các dòng ngắn

mạch dạng xung nhọn trong giai đoạn quá độ nhiều hơn, làm tăng tổng công suất tiêu thụ của linh kiện.


4. Experiment 4: Circuit Design for a CMOS MUX Circuit

4.1 MUX Topology 1 (MUX Đảo)

- Schematic và Symbol:



(a) Schematic MUX1




(b) Schematic MUX1


Hình 41: Sơ đồ nguyên lý và Symbol của MUX1

- Khảo sát DC (4 trường hợp đầy đủ):


1. TH1: Thay đổi D0 ($S = 0, D1 = 1$).
2. TH2: Thay đổi D0 ($S = 1, D1 = 1$).
3. TH3: Thay đổi D1 ($S = 0, D0 = 1$).
4. TH4: Thay đổi D1 ($S = 1, D0 = 1$).




(a) DC Sweep TH1



(b) DC Sweep TH2



(c) DC Sweep TH3



(d) DC Sweep TH4


Hình 42: Đặc tuyến VTC của MUX Topology 1 trong các trường hợp khảo sát

Bảng 9: Các thông số đặc tính tĩnh DC của mạch MUX Topology 1

Case	State	V_{IL} (V)	V_{IH} (V)	V_M (V)	V_{OL} (V)	V_{OH} (V)
TH1	Sweep D0 ($S = 0, D1 = 1$)	0,435	0,535	0,485	0	1
TH2	Sweep D0 ($S = 1, D1 = 1$)	0	1	0,5	0	1
TH3	Sweep D1 ($S = 0, D0 = 1$)	0	1	0,5	0	1
TH4	Sweep D1 ($S = 1, D0 = 1$)	0,432	0,538	0,481	0	1





Ghi chú và giải thích các trường hợp khảo sát:






- **TH1 & TH2:** Khi tín hiệu chọn kênh S thay đổi trạng thái logic, đường truyền dẫn từ ngõ vào D_0 đến ngõ ra được kích hoạt hoặc khóa, quyết định tính chất nghịch lưu đặc tuyến.
- **TH3 & TH4:** Đánh giá tương tự khi quét tuyến tính điện áp trên ngõ vào D_1 . Sự sụt áp qua các cổng truyền (transmission gates) hoặc cấu trúc tĩnh ảnh hưởng đến lề nhiễu logic.

• **Mô phỏng Transient và Đo đặc thông số:****Hình 43:** Kết quả mô phỏng Transient MUX Topology 1


Bảng 10: Kết quả đo đặc thông số thời gian và công suất bằng Calculator cho MUX 1

t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (μ W)
42,82	28,93	28,85	19,27	23,66	0,35	...	1,21


(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall} **Hình 44:** Thời gian cạnh lên và cạnh xuống MUX Topology 1 kèm Calculator

(a) Đo t_{pdr} (b) Calc t_{pdr} (c) Đo t_{pdf} (d) Calc t_{pdf} (e) Đo t_{pd}

Hình 45: Các thông số độ trễ MUX Topology 1 kèm Calculator



(a) Static Pwr (0)




(b) Dynamic Pwr


Hình 46: Công suất tĩnh và động MUX Topology 1

4.2 MUX Topology 2 (MUX Đảo)

- Schematic và Symbol:



(a) Schematic MUX1




(b) Schematic MUX1


Hình 47: Sơ đồ nguyên lý và Symbol của MUX1

- Khảo sát DC (4 trường hợp đầy đủ):

1. TH1: Thay đổi D0 ($S = 0, D1 = 1$).
2. TH2: Thay đổi D0 ($S = 1, D1 = 1$).
3. TH3: Thay đổi D1 ($S = 0, D0 = 1$).
4. TH4: Thay đổi D1 ($S = 1, D0 = 1$).




(a) DC Sweep TH1



(b) DC Sweep TH2



(c) DC Sweep TH3



(d) DC Sweep TH4


Hình 48: Đặc tuyến VTC của MUX Topology 1 trong các trường hợp khảo sát

Bảng 11: Các thông số đặc tính tĩnh DC của mạch MUX Topology 2

Case	State	V_{IL} (V)	V_{IH} (V)	V_M (V)	V_{OL} (V)	V_{OH} (V)	
TH1	Sweep D0 ($S = 0, D1 = 1$)	0,4	0,5	0,6	0	1	
TH2	Sweep D0 ($S = 1, D1 = 1$)	0	1	0,5	0	1	
TH3	Sweep D1 ($S = 0, D0 = 1$)	0	1	0,5	0	1	
TH4	Sweep D1 ($S = 1, D0 = 1$)	0,4	0,5	0,6	0	1	





Ghi chú và giải thích các trường hợp khảo sát:





- **TH1 & TH2:** Khảo sát đặc tính chuyển mạch tĩnh theo ngõ vào D_0 đối với cấu trúc cầu thành thứ hai, theo dõi sụt áp nút nội tại.
- **TH3 & TH4:** Đánh giá hoạt động tĩnh dựa trên sự biến thiên mức điện áp ngõ vào D_1 , phân tích độ đối xứng về nhiều logic cao và logic thấp.


• Mô phỏng Transient và Đo đặc thông số:**Hình 49:** Kết quả mô phỏng Transient MUX Topology 2

Bảng 12: Kết quả đo đặc thông số thời gian và công suất bằng Calculator cho MUX 2


t_{rise} (ps)	t_{fall} (ps)	t_{pdr} (ps)	t_{pdf} (ps)	t_{pd} (ps)	Static Pwr 0 (nW)	Static Pwr 1 (nW)	Dynamic Pwr (μ W)
42,82	28,93	28,85	19,27	23,66	0,35	...	1,21

(a) Đo t_{rise} (b) Calc t_{rise} (c) Đo t_{fall} (d) Calc t_{fall} **Hình 50:** Thời gian cạnh lên và cạnh xuống MUX Topology 2 kèm Calculator

(a) Đo t_{pdr} (b) Calc t_{pdr} (c) Đo t_{pdf} (d) Calc t_{pdf} (e) Đo t_{pd} **Hình 51:** Các thông số độ trễ MUX Topology 2 kèm Calculator



(a) Static Pwr (0)



(b) Dynamic Pwr

Hình 52: Công suất tĩnh và động MUX Topology 2

4.3 So sánh và đánh giá hai kiến trúc mạch MUX

Dựa trên các kết quả mô phỏng đặc tính tĩnh và đặc tính động đã đo đạc ở hai phần trước, cùng với nguyên lý hoạt động nội tại của từng cấu trúc tế bào tiêu chuẩn, ta có thể lập bảng tổng hợp định lượng và đưa ra các đánh giá định tính cho hai kiến trúc MUX Đảo như sau:

4.3.1 Phân tích chuyên sâu về sự khác biệt giữa hai kiến trúc

Thông thường trong thiết kế Standard Cell, hai kiến trúc phổ biến nhất để hiện thực MUX là cấu trúc cổng logic CMOS tĩnh và cấu trúc dùng cổng truyền dẫn. Sự khác biệt về số đo giữa hai Topology bắt nguồn từ chính bản chất vật lý của chúng:

- **Về cấu trúc và Diện tích:** Topology sử dụng logic CMOS tĩnh truyền thống đòi hỏi việc xây dựng mạng kéo lên (PUN) bằng PMOS và mạng kéo xuống (PDN) bằng NMOS bù trừ hoàn toàn. Điều này khiến cấu trúc trở nên cồng kềnh, tiêu tốn nhiều transistor (thường từ 10-12 transistor), làm tăng diện tích vật lý chiếm dụng trên tấm Silicon. Ngược lại, Topology áp dụng kỹ thuật cổng truyền (TG) tận dụng đặc tính truyền dẫn tín hiệu trực tiếp của cặp NMOS-PMOS mắc song song. Nó đóng vai trò như các công tắc điện tử lý tưởng, giúp giảm đáng kể số lượng bóng bán dẫn xuống chỉ còn 6-8 transistor, tối ưu hóa đáng kể mật độ tích hợp mạch.
- **Về đặc tính thời gian định thời:** Nhờ đường truyền dẫn trực tiếp, tín hiệu dữ liệu (D_0, D_1) trong kiến trúc TG có thể đi thẳng qua cổng truyền đến ngõ vào của tầng nghịch lưu cuối cùng

mà không phải tuần tự đi qua nhiều tầng cổng logic cơ bản. Do đó, nếu tính riêng đường trễ từ ngõ vào dữ liệu tới ngõ ra, cấu trúc TG thường cho tốc độ đáp ứng nhanh hơn, cạnh xung dốc hơn và độ trễ t_{pd} thấp hơn. Tuy nhiên, kiến trúc CMOS tĩnh tuy có đường trễ tới hạn dài hơn do cấu trúc mạng nối tiếp/song song, nhưng lại đem lại độ ổn định thời gian rất tốt, ít nhạy cảm với sự biến đổi của điện trở đầu vào.

- **Về điện năng tiêu thụ:** Công suất động của mạch số tỉ lệ thuận với tổng điện dung tải chuyển mạch ($P_{dyn} \propto C_{load} \cdot V_{DD}^2 \cdot f$). Cấu trúc CMOS tĩnh chứa nhiều transistor và nhiều nút nối nội bộ (internal nodes) hơn, sinh ra dung kháng ký sinh lớn. Hệ quả tất yếu là nó sẽ tiêu tốn nhiều năng lượng dạng động hơn trong mỗi chu kỳ đóng cắt. Cấu trúc TG giúp triệt tiêu bớt các nút nội bộ nên tiết kiệm điện năng hơn, nhưng đổi lại, tín hiệu điều khiển kênh (S và $\bar{S}$) yêu cầu phải được cung cấp đồng thời và hoàn toàn đối xứng. Sự lệch pha (skew) giữa hai tín hiệu điều khiển này có thể gây ra hiện tượng chập mạch chớp nhoáng, sinh ra các gai công suất ngoài ý muốn.
- **Về khả năng lái tải và Phục hồi logic:** Các cổng CMOS tĩnh luôn luôn có cấu trúc kết nối ngõ ra trực tiếp đến dải nguồn V_{DD} hoặc GND , do đó chúng cung cấp dòng xả/nạp rất mạnh và biên độ điện áp luôn đạt mức đầy đủ. Ngược lại, tín hiệu đi qua hệ thống Transmission Gate có hiện tượng tích lũy nội trở kênh dẫn, dẫn đến tốc độ Slew-rate có xu hướng bị suy giảm khi tải lớn. Việc thiết kế tầng đệm tại ngõ ra của cả hai Topology là bắt buộc để khôi phục mức logic sắc nét và đảm bảo năng lực đẩy dòng cho các tầng mạch số phía sau.

Kết luận phần MUX: Việc lựa chọn Topology nào phụ thuộc hoàn toàn vào bài toán thiết kế cụ thể. Nếu ưu tiên tối đa hóa diện tích và tiết kiệm năng lượng, Topology dùng cổng truyền dẫn (Transmission Gate) là giải pháp hoàn hảo; ngược lại, nếu cần độ ổn định logic tuyệt đối và khả năng lái tải ưu việt trong môi trường nhiễu cao, Topology CMOS tĩnh sẽ được ưu tiên sử dụng.