

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN - ĐIỆN TỬ



BÁO CÁO THÍ NGHIỆM
MÔN: THIẾT KẾ VI MẠCH

LAB 4: MOS TRANSISTOR CHARACTERIZATION

Lớp: L03 - NHÓM: 5
GVHD: ThS. Nguyễn Trung Hiếu

MSSV	Họ và tên	Tỉ lệ phân công
2311267	Vũ Nhật Huy	100%
2313355	Nguyễn Minh Thuận	100%
2313222	Thái Đức Thiên	100%

Thành phố Hồ Chí Minh, tháng 5 năm 2026

Mục lục

1. Mục tiêu thí nghiệm (Objectives)	2
2. Chuẩn bị thí nghiệm (Preparation for Lab 4)	2
2.1 NMOS Transistor	2
2.2 PMOS Transistor	2
3. Experiment 1: Đặc tuyến MOSFET khi không có hiệu ứng Body	3
3.1 Mục tiêu	3
3.2 Khảo sát linh kiện NMOS	3
3.2.1 Trường hợp quét V_{DS}	3
3.2.2 Trường hợp quét W	5
3.3 Khảo sát linh kiện PMOS	7
3.3.1 Trường hợp quét V_{SD}	7
3.3.2 Trường hợp quét W	9
4. Experiment 2: Body Effect (Hiệu ứng thân)	11
4.1 Mục tiêu	11
4.2 Khảo sát NMOS	11
4.2.1 Trường hợp quét V_{SB}	11
4.2.2 Trường hợp quét V_{DS} kết hợp V_{SB} và W	12
4.3 Khảo sát PMOS	14
4.3.1 Trường hợp quét V_{BS}	14
4.3.2 Trường hợp quét V_{SD} kết hợp V_{BS} và W	16
4.4 Thảo luận về việc triệt tiêu Body Effect	17
5. Experiment 3: Channel Length Modulation - CLM (Hiệu ứng điều chế chiều dài kênh)	18
5.1 Khảo sát đặc tuyến $I_D - V_{DS}$ qua các kích bản	18
5.1.1 Kích bản A: Quét tham số V_{GS} (V_{SG})	18
5.1.2 Kích bản B: Quét tham số chiều rộng kênh W	19
5.1.3 Kích bản C: Quét tham số chiều dài kênh L	20
5.2 Đánh giá định lượng và Thảo luận kết quả	21
5.3 Stacked Transistors (Khảo sát cấu trúc transistor xếp chồng)	23
5.4 Parallel Transistors (Khảo sát cấu trúc transistor song song)	25
6. Kết luận chung	27

1. Mục tiêu thí nghiệm (Objectives)

- Hiểu rõ tất cả các vùng hoạt động của MOSFET thông qua việc phân tích các đặc tuyến $I_D - V_{GS}$ và $I_D - V_{DS}$ của các transistor `nmos1v_lvt` và `pmos1v_lvt` trong công nghệ `gpdk045`.
- Làm rõ các hiệu ứng bậc hai (Second-order effects): Hiệu ứng thân (Body effect) và Hiệu ứng điều chế chiều dài kênh (Channel length modulation).
- Khảo sát đặc tuyến truyền đạt điện áp (VTC) của cổng đảo CMOS.

2. Chuẩn bị thí nghiệm (Preparation for Lab 4)

Trong phần này, nhóm ôn tập về các vùng hoạt động của MOSFET (Cut-off, Triode, Saturation) với các điều kiện điện áp dòng tương ứng.

2.1 NMOS Transistor

Parameter	Cut-off	Triode	Saturation
V_{GS}	$V_{GS} < V_{THN}$	$V_{GS} > V_{THN}$	$V_{GS} > V_{THN}$
V_{DS}	-	$V_{DS} < V_{GS} - V_{THN}$	$V_{DS} \geq V_{GS} - V_{THN}$
I_D	≈ 0	$\mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{THN}) V_{DS} - \frac{V_{DS}^2}{2} \right]$	$\frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{THN})^2 (1 + \lambda V_{DS})$

Bảng 1: Các điều kiện hoạt động của transistor NMOS

2.2 PMOS Transistor

Parameter	Cut-off	Triode	Saturation
V_{SG}	$V_{SG} < V_{THP} $	$V_{SG} > V_{THP} $	$V_{SG} > V_{THP} $
V_{SD}	-	$V_{SD} < V_{SG} - V_{THP} $	$V_{SD} \geq V_{SG} - V_{THP} $
I_D	≈ 0	$\mu_p C_{ox} \frac{W}{L} \left[(V_{SG} - V_{THP}) V_{SD} - \frac{V_{SD}^2}{2} \right]$	$\frac{1}{2} \mu_p C_{ox} \frac{W}{L} (V_{SG} - V_{THP})^2 (1 + \lambda V_{SD})$


Bảng 2: Các điều kiện hoạt động của transistor PMOS

3. Experiment 1: Đặc tuyến MOSFET khi không có hiệu ứng Body

3.1 Mục tiêu

Xây dựng test bench để phân tích đặc tuyến của NMOS và PMOS, tìm hiểu hành vi của transistor khi thay đổi điện áp V_{GS} trong điều kiện $V_{SB} = 0$.


3.2 Khảo sát linh kiện NMOS




Hình 1: Sơ đồ Testbench khảo sát transistor NMOS

3.2.1 Trường hợp quét V_{DS}

Thiết lập: Quét $V_{GS} \in [0, 1]$ V (step 1 mV). Quét tham số $V_{DS} \in [0, 1]$ V (step 100 mV).



Hình 2: Đặc tuyến $I_D - V_{GS}$ của NMOS khi quét V_{DS}



Hình 3: Đặc tuyến $I_D - V_{GS}$ (phóng to) tại điểm V_{TH} ứng với các mức V_{DS}

Trích xuất số liệu từ mô phỏng (Tables):

OP("/NM0" "??"	
id	
-0	
14.6919p	
19.4945p	
24.1454p	
28.5191p	
32.523p	
36.1559p	
39.4692p	
42.5339p	
45.4217p	
48.1987p	
vgt	
488.258m	
495.01m	
500.211m	
504.061m	
506.826m	
508.772m	
510.134m	
511.095m	
511.788m	
512.304m	
512.705m	

Hình 4: Bảng thông số dòng I_D và điện áp V_{GT}

OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")
gds	gm	vdsat	vth	vgs	vdb	vgd	vbs	vds	vgs	ids
402.584p	0	48.6446m	511.742m	0	0	0	0	0	0	0
50.1042p	434.855p	48.6479m	504.886m	84.6102f	100m	-100m	0	100m	84.6102f	14.6863p
47.0955p	576.269p	48.6508m	499.63m	346.802f	200m	-200m	0	200m	346.802f	19.4715p
44.9583p	712.691p	48.6531m	495.755m	833.407f	300m	-300m	0	300m	833.407f	24.0902p
41.3359p	840.334p	48.6549m	492.982m	1.45053p	400m	-400m	0	400m	1.45053p	28.413p
37.2471p	956.348p	48.6561m	491.029m	2.06766p	500m	-500m	0	500m	2.06766p	32.3423p
33.4092p	1.06053n	48.6571m	489.659m	4.29815p	600m	-600m	0	600m	4.29815p	35.8712p
30.1415p	1.1542n	48.6577m	488.688m	6.12762p	700m	-700m	0	700m	6.12762p	39.0435p
27.5027p	1.23915n	48.6582m	487.985m	7.95709p	800m	-800m	0	800m	7.95709p	41.9206p
25.427p	1.31717n	48.6586m	487.457m	12.9646p	900m	-900m	0	900m	12.9646p	44.5628p
23.8085p	1.38977n	48.6589m	487.043m	17.1775p	1	-1	0	1	17.1775p	47.0212p


Hình 5: Bảng thông số chi tiết (gds , gm , $vdsat$, vth ...) của NMOS quét V_{DS}

Nhận xét NMOS (Quét V_{DS}):

- **Ước lượng V_{TH} :** Từ bảng thông số và đồ thị phóng to, ta thấy $V_{THN} \approx 487 \text{ mV} - 511 \text{ mV}$ tùy thuộc vào mức V_{DS} (có sự sụt giảm nhẹ V_{TH} khi V_{DS} tăng do Drain Induced Barrier Lowering - DIBL).
- **Vùng hoạt động:** Chỉ có 2 vùng hoạt động rõ rệt trên đồ thị này. Khi $V_{GS} < V_{TH}$, linh kiện ở vùng **Cut-off** ($I_D \approx 0$). Khi $V_{GS} > V_{TH}$, kênh dẫn hình thành, linh kiện đi vào vùng **Saturation** (dòng I_D tăng mạnh theo hàm mũ/bậc hai).

3.2.2 Trường hợp quét W

Thiết lập: Quét $V_{GS} \in [0, 1] \text{ V}$ (step 1 mV). Quét tham số $W \in [250 \text{ nm}, 1$



Hình 7: Đặc tuyến phóng to tại V_{TH} ứng với các mức W khác nhau

Trích xuất số liệu từ mô phỏng (Tables):

OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")	OP("/NMO" "??")
gds	gm	vdsat	vth	vgs	vdb	vgd	vbs	vds	vgs	ids
43.8978p	2.33187n	48.3596m	497.749m	71.5069p	1	-1	0	1	71.5069p	78.7387p
81.4104p	3.97177n	48.2522m	507.083m	280.192p	1	-1	0	1	280.192p	133.878p
144.501p	6.09016n	48.3251m	508.788m	625.99p	1	-1	0	1	625.99p	205.425p
203.341p	8.061n	48.3774m	509.711m	1.1089n	1	-1	0	1	1.1089n	271.995p

Hình 8: Bảng thông số chi tiết (gds , gm , $vdsat$, vth ...) của NMOS quét W


OP("NM0" "??")	OP("NM0" "??")	OP("NM0" "??")
vgt	id	ron
502.045m	81.2353p	
492.727m	138.911p	
491.03m	212.995p	
490.141m	282.103p	

Hình 9: Bảng thông số dòng I_D , R_{on} và điện áp V_{GT} khi quét W

Nhận xét NMOS (Quét W):


- Điện áp ngưỡng $V_{THN} \approx 490 \text{ mV} - 509 \text{ mV}$. Việc tăng chiều rộng kênh W hầu như không làm thay đổi bản chất của V_{TH} mà chủ yếu làm tăng khả năng dẫn dòng ($I_D \propto W$).
- Đường có $W = 1\mu\text{m}$ có độ dốc lớn nhất (g_m lớn nhất) và cho dòng ra cao nhất.

3.3 Khảo sát linh kiện PMOS




Hình 10: Sơ đồ Testbench khảo sát transistor PMOS

3.3.1 Trường hợp quét V_{SD}



Hình 11: Đặc tuyến $I_D - V_{SG}$ của PMOS khi quét V_{SD}



Hình 12: Đặc tuyến $I_D - V_{SG}$ phóng to tại điểm $|V_{THP}|$

Trích xuất số liệu (Tables):



id	id
-62.6126z	-62.6126z
-14.2306p	-14.2306p
-17.8185p	-17.8185p
-20.6958p	-20.6958p
-23.3001p	-23.3001p
-25.7377p	-25.7377p
-28.0648p	-28.0648p
-30.3194p	-30.3194p
-32.5292p	-32.5292p
-34.716p	-34.716p
-36.8975p	-36.8975p

Hình 13: Bảng dòng I_D và điện áp liên quan của PMOS


OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")
gds	gm	vdsat	vth	vgb	vdb	vgd	vbs	vds	vgs	ids
387.018p	0	-47.4143m	-484.432m	0	0	0	0	0	0	0
45.619p	451.938p	-47.4131m	-484.058m	-240.918f	-100m	100m	0	-100m	-240.918f	-14.2146p
30.159p	564.345p	-47.4119m	-483.687m	-1.00897p	-200m	200m	0	-200m	-1.00897p	-17.7517p
26.0783p	652.961p	-47.4107m	-483.319m	-2.3388p	-300m	300m	0	-300m	-2.3388p	-20.5409p
23.6086p	731.627p	-47.4095m	-482.953m	-4.26681p	-400m	400m	0	-400m	-4.26681p	-23.0175p
21.8297p	803.636p	-47.4083m	-482.591m	-6.83253p	-500m	500m	0	-500m	-6.83253p	-25.2851p
20.47p	870.692p	-47.4071m	-482.232m	-10.0788p	-600m	600m	0	-600m	-10.0788p	-27.3973p
19.3976p	933.899p	-47.406m	-481.876m	-14.0523p	-700m	700m	0	-700m	-14.0523p	-29.3887p
18.5339p	994.035p	-47.4048m	-481.524m	-18.8038p	-800m	800m	0	-800m	-18.8038p	-31.2837p
17.8274p	1.05168n	-47.4037m	-481.174m	-24.3882p	-900m	900m	0	-900m	-24.3882p	-33.1007p
17.2426p	1.10727n	-47.4026m	-480.827m	-30.865p	-1	1	0	-1	-30.865p	-34.8533p

Hình 14: Bảng thông số chi tiết của PMOS quét V_{SD}

3.3.2 Trường hợp quét W

Hình 15: Đặc tuyến $I_D - V_{SG}$ của PMOS khi quét W Hình 16: Đặc tuyến phóng to tại $|V_{THP}|$ ứng với các mức W

Trích xuất số liệu (Tables):



Hình 17: Bảng thông số dòng I_D của PMOS quét V_{GS}

OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"	OP("/PMO" "??"
gds	gm	vdsat	vth	vgs	vds	vgs	vds	vgs	vds	ids
19.5533p	1.10453n	-48.4093m	-476.021m	-140.782p	-1	1	0	-140.782p	-1	-35.8314p
29.4182p	1.52125n	-48.4939m	-487.45m	-573.308p	-1	1	0	-573.308p	-1	-50.3115p
48.2468p	2.29459n	-48.1924m	-491.868m	-1.29682n	-1	1	0	-1.29682n	-1	-76.4469p
66.4644p	3.04948n	-48.0356m	-494.14m	-2.31131n	-1	1	0	-2.31131n	-1	-101.96p

Hình 18: Bảng thông số chi tiết (g_{ds} , g_m ...) của PMOS quét V_{GS}

Nhận xét PMOS:

- Giá trị $|V_{THP}|$ ước lượng nằm trong khoảng 476 mV – 494 mV.
- Tương tự NMOS, khi $V_{SG} > |V_{THP}|$, PMOS bắt đầu dẫn dòng. Mức độ dẫn dòng phụ thuộc tỉ lệ thuận vào độ rộng kênh W .

4. Experiment 2: Body Effect (Hiệu ứng thân)


4.1 Mục tiêu

Phân tích sự thay đổi của điện áp ngưỡng V_{TH} khi có chênh lệch điện áp V_{SB} giữa cực thân và cực nguồn.


4.2 Khảo sát NMOS

4.2.1 Trường hợp quét V_{SB}

Thiết lập: Quét $V_{GS} \in [0, 1]$ V. Quét $V_{SB} \in [-1, 1]$ V (step 200 mV).



Hình 19: Đặc tuyến $I_D - V_{GS}$ NMOS quét V_{SB}



Hình 20: Đặc tuyến phóng to khu vực V_{TH} khi V_{SB} thay đổi

Số liệu trích xuất:

OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"	OP("/NM0" "??"
gds	gm	vdsat	vth	vgs	vdb	vgd	vbs	vds	vgs	ids
3.12382n	42.9115n	48.7448m	351.648m	-1	0	-1	1	1	17.7655p	2.37603n
10.1314n	146.736n	48.91m	344.306m	-800m	200m	-1	800m	1	17.7653p	7.80337n
3.49808n	63.3402n	48.7646m	366.1m	-600m	400m	-1	600m	1	17.7653p	2.60581n
699.44p	16.6162n	48.6854m	409.85m	-400m	600m	-1	400m	1	17.7653p	614.94p
136.826p	4.63344n	48.6619m	450.138m	-200m	800m	-1	200m	1	17.1775p	162.231p
23.8085p	1.38977n	48.6589m	487.043m	17.1774p	1	-1	55.5112a	1	17.1775p	47.0212p
8.94321p	601.311p	48.6721m	511.201m	200m	1.2	-1	-200m	1	17.1775p	19.891p
4.31841p	294.712p	48.6898m	531.381m	400m	1.4	-1	-400m	1	17.1775p	9.5881p
2.20817p	152.43p	48.7096m	549.971m	600m	1.6	-1	-600m	1	17.1775p	4.89521p
1.18296p	82.4057p	48.7309m	567.266m	800m	1.8	-1	-800m	1	17.1775p	2.61885p
658.813f	46.2348p	48.7532m	583.485m	1	2	-1	-1	1	17.1775p	1.45665p

Hình 21: Bảng thông số chi tiết NMOS quét V_{SB}

OP("/NM0" "??"
id
2.37723n
7.80468n
2.60703n
616.127p
163.411p
48.1987p
21.068p
10.7649p
6.07196p
3.79556p
2.63334p

Hình 22: Bảng thông số dòng I_D

4.2.2 Trường hợp quét V_{DS} kết hợp V_{SB} và W

Thiết lập: Quét $V_{DS} \in [0, 1]$ V. Quét $V_{SB} \in \{-500, 0, 500\}$ mV, quét $W \in [250 \text{ nm}, 1\mu\text{m}]$.

W	OP("/NM0" "??")		
sweep = gds			
VSB	-500m	0	500m
250n	43.9569u	34.35u	28.6014u
500n	79.6121u	66.3333u	56.1716u
750n	123.512u	101.252u	96.306u
1u	166.711u	135.954u	136.269u
W	OP("/NM0" "??") (S)		
sweep = gm			
VSB	-500m	0	500m
250n	318.718u	308.762u	300.337u
500n	605.88u	592.23u	580.008u
750n	897.405u	871.025u	853.59u
1u	1.18426m	1.14523m	1.12254m
W	OP("/NM0" "??") (V)		
sweep = vdsat			
VSB	-500m	0	500m
250n	373.231m	336.882m	308.012m
500n	367.488m	332.436m	302.497m
750n	371.708m	332.913m	303.83m
1u	374.244m	333.573m	304.836m
W	OP("/NM0" "??") (V)		
sweep = vth			
VSB	-500m	0	500m
250n	412.126m	497.955m	561.518m
500n	421.928m	507.273m	574.915m
750n	424.42m	508.97m	566.839m
1u	425.892m	509.859m	562.796m

W	OP("/NM0" "??")		
sweep = vgb			
VSB	-500m	0	500m
250n	500m	1	1.5
500n	500m	1	1.5
750n	500m	1	1.5
1u	500m	1	1.5
W	OP("/NM0" "??") (V)		
sweep = vdb			
VSB	-500m	0	500m
250n	500m	1	1.5
500n	500m	1	1.5
750n	500m	1	1.5
1u	500m	1	1.5
W	OP("/NM0" "??") (V)		
sweep = vgd			
VSB	-500m	0	500m
250n	-105.577p	-107.497p	-109.252p
500n	-413.366p	-420.777p	-426.527p
750n	-922.533p	-940.849p	-960.324p
1u	-1.63278n	-1.66696n	-1.70753n
W	OP("/NM0" "??") (V)		
sweep = vbs			
VSB	-500m	0	500m
250n	500m	-0	-500m
500n	500m	-0	-500m
750n	500m	-0	-500m
1u	500m	-0	-500m

Hình 25: Bảng dòng I_D và các thông số điện áp tương ứng theo V_{SB}, W

Nhận xét NMOS:

- Theo công thức hiệu ứng Body: $V_{TH} = V_{TH0} + \gamma(\sqrt{|2\Phi_F + V_{SB}|} - \sqrt{|2\Phi_F|})$. Khi V_{SB} tăng dần về giá trị dương ($V_{SB} > 0$), V_{TH} tăng lên làm đường cong $I_D - V_{GS}$ bị đẩy dịch sang phải.
- Khi V_{SB} thay đổi, vùng hoạt động vẫn tuân thủ theo nguyên lý cũ (Triode ở V_{DS} nhỏ và Saturation ở V_{DS} lớn), nhưng biên độ dòng bão hòa bị sụt giảm mạnh nếu V_{SB} dương do V_{OV} bị thu hẹp.

4.3 Khảo sát PMOS

Cơ sở lý thuyết (Trích xuất từ Note):

voltage will widen the depletion region (refer to Fig. 3.2). This in turn reduces the channel depth. To return the channel to its former state, v_{GS} has to be increased.

The effect of V_{SB} on the channel can be most conveniently represented as a change in the threshold voltage V_t . Specifically, it has been shown that increasing the reverse substrate bias voltage V_{SB} results in an increase in V_t according to the relationship

$$\text{➤} \quad V_t = V_{t0} + \gamma \left[\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f} \right] \quad (5.30)$$

where V_{t0} is the threshold voltage for $V_{SB} = 0$; ϕ_f is a physical parameter with $(2\phi_f)$ typically 0.6 V; γ is a fabrication-process parameter given by


$$\text{➤} \quad \gamma = \frac{\sqrt{2qN_A\epsilon_s}}{C_{ox}} \quad (5.31)$$

where q is the magnitude of the electron charge (1.6×10^{-19} C), N_A is the doping concentration of the p -type substrate (288 317 of 1797 1.7 $\epsilon_0 = 11.7 \times 8.854 \times 10^{-14} = 1.04 \times 10^{-12}$ F/cm). The parameter γ has the dimension of $\sqrt{V}$ and is typically 0.4 $V^{1/2}$.


Hình 26: Lý thuyết về sự mở rộng vùng nghèo và hiệu ứng Body từ tài liệu

4.3.1 Trường hợp quét V_{BS}

Thiết lập: Quét $V_{SG} \in [0, 1]$ V. Quét $V_{BS} \in [-1, 1]$ V.



Hình 27: Đặc tuyến $I_D - V_{SG}$ PMOS quét V_{BS}



Hình 28: Trường hợp cá biệt $V_{BS} = -1V$ (Diode ký sinh phân cực thuận)

Biện luận trường hợp $V_{BS} = -1V$: Như hình trên, đường đặc tuyến vọt thẳng lên mức dòng cực lớn (gần 6mA). Lúc này, tiếp giáp P-N giữa cực Source và Body (N-well) bị phân cực thuận mạnh, khiến dòng chảy trực tiếp qua diode ký sinh chứ không qua kênh dẫn. Thiết kế vi mạch thực tế nghiêm cấm việc để xảy ra trạng thái này để tránh hư hỏng linh kiện.

Số liệu trích xuất:


OP("/PMO" "??")	(
id	I
-47.9664u	
-53.939u	
-50.5152u	
-47.0868u	
-44.2269u	
-41.7834u	
-39.6475u	
-37.749u	
-36.0407u	
-34.4893u	
-33.0704u	

Hình 29: Bảng thông số dòng I_D quét V_{BS}

OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")	OP("/PMO" "??")
gm	vdsat	vth	vgb	vdb	vgd	vbs	vds	vgs	ids
82.2654u	-355.992m	-332.275m	69.0846p	0	69.0846p	-1	-1	-1	-47.9664u
83.0655u	-384.378m	-335.27m	-200m	-200m	78.586p	-800m	-1	-1	-53.939u
85.0454u	-368.142m	-379.486m	-400m	-400m	79.1157p	-600m	-1	-1	-50.5152u
86.5713u	-354.077m	-419.84m	-600m	-600m	79.3005p	-400m	-1	-1	-47.0868u
87.883u	-343.136m	-452.908m	-800m	-800m	79.5018p	-200m	-1	-1	-44.2269u
89.0592u	-334.253m	-480.877m	-1	-1	79.7422p	0	-1	-1	-41.7834u
90.1324u	-326.801m	-505.135m	-1.2	-1.2	80.0203p	200m	-1	-1	-39.6475u
91.1193u	-320.402m	-526.554m	-1.4	-1.4	80.332p	400m	-1	-1	-37.749u
92.0305u	-314.812m	-545.717m	-1.6	-1.6	80.6736p	600m	-1	-1	-36.0407u
92.8731u	-309.866m	-563.034m	-1.8	-1.8	81.042p	800m	-1	-1	-34.4893u
93.6526u	-305.446m	-578.802m	-2	-2	81.4349p	1	-1	-1	-33.0704u

Hình 30: Bảng thông số chi tiết PMOS quét V_{BS}

4.3.2 Trường hợp quét V_{SD} kết hợp V_{BS} và W

Hình 31: Đặc tuyến $I_D - V_{SD}$ PMOS quét V_{BS} và W

4.4 Thảo luận về việc triệt tiêu Body Effect

Câu hỏi định hướng: *"We can always connect the body terminal to the source terminal of MOSFET to ignore the body effect."*

- **Khẳng định:** Đây là nhận định **SAI** đối với các quy trình chế tạo CMOS chuẩn.
- **Giải thích:** PMOS nằm trong các giếng N-Well độc lập, do đó ta có thể dễ dàng nối chặt cực Body và Source của từng PMOS để ép $V_{BS} = 0$. Tuy nhiên, với NMOS, tất cả các linh kiện đều dùng chung đế P-Substrate (nối đất 0V). Khi có các NMOS mắc nối tiếp (ví dụ NAND gate), NMOS ở trên sẽ có Source $> 0V$ trong khi Body = 0V, dẫn đến $V_{SB} > 0$. Body effect ở NMOS trong mạch Stacked là không thể triệt tiêu.


5. Experiment 3: Channel Length Modulation - CLM (Hiệu ứng điều chế chiều dài kênh)

5.1 Khảo sát đặc tuyến $I_D - V_{DS}$ qua các kích bản

Mục tiêu: Phân tích hành vi của dòng cực máng I_D khi điện áp V_{DS} thay đổi lớn nhằm nhận diện tính không lý tưởng của vùng bão hòa, xác định điện áp ngưỡng V_{TH} và điện áp quá vận $V_{OV} = V_{GS} - V_{THN}$.

5.1.1 Kích bản A: Quét tham số V_{GS} (V_{SG})

Linh kiện NMOS: Quét $V_{DS} \in [0, 1]V$ với bước 1 mV, tham số quét $V_{GS} \in [0, 1]V$ (bước nhảy 200mV).




Hình 32: Đặc tuyến $I_D - V_{DS}$ của NMOS khi quét tham số V_{GS}

OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"	OP(" / NMOS" "??"
gm	vdsat	vth	vgb	vdb	vgd	vbs	vds	vgs	ids
1.38977n	48.6589m	487.043m	17.1775p	1	-1	0	1	17.1775p	47.0212p
341.852n	48.9906m	487.043m	200m	1	-800m	0	1	200m	13.4241n
11.8918u	63.3465m	487.043m	400m	1	-600m	-0	1	400m	748.99n
92.0062u	141.518m	487.081m	600m	1	-400m	-0	1	600m	9.87908u
150.252u	250.909m	487.177m	800m	1	-200m	-0	1	800m	35.4074u
157.888u	349.091m	487.295m	1	1	-25.7352p	-0	1	1	66.6434u

Hình 33: Bảng thông số uốn đặc tuyến dòng I_D của NMOS khi quét V_{GS}

Linh kiện PMOS: Quét $V_{SD} \in [0, 1]V$ với bước 1 mV, tham số quét $V_{SG} \in [0, 1]V$ (bước nhảy 200mV).



Hình 34: Đặc tuyến $I_D - V_{SD}$ của PMOS khi quét tham số V_{SG}


Results Display Window (on black.doelab.site)

Window	Expressions	Info	Help
Q1	Q1	Q1	Q1
Q2	Q2	Q2	Q2
Q3	Q3	Q3	Q3
Q4	Q4	Q4	Q4
Q5	Q5	Q5	Q5
Q6	Q6	Q6	Q6
Q7	Q7	Q7	Q7
Q8	Q8	Q8	Q8
Q9	Q9	Q9	Q9
Q10	Q10	Q10	Q10
Q11	Q11	Q11	Q11
Q12	Q12	Q12	Q12
Q13	Q13	Q13	Q13
Q14	Q14	Q14	Q14
Q15	Q15	Q15	Q15
Q16	Q16	Q16	Q16
Q17	Q17	Q17	Q17
Q18	Q18	Q18	Q18
Q19	Q19	Q19	Q19
Q20	Q20	Q20	Q20
Q21	Q21	Q21	Q21
Q22	Q22	Q22	Q22
Q23	Q23	Q23	Q23
Q24	Q24	Q24	Q24
Q25	Q25	Q25	Q25
Q26	Q26	Q26	Q26
Q27	Q27	Q27	Q27
Q28	Q28	Q28	Q28
Q29	Q29	Q29	Q29
Q30	Q30	Q30	Q30
Q31	Q31	Q31	Q31
Q32	Q32	Q32	Q32
Q33	Q33	Q33	Q33
Q34	Q34	Q34	Q34
Q35	Q35	Q35	Q35
Q36	Q36	Q36	Q36
Q37	Q37	Q37	Q37
Q38	Q38	Q38	Q38
Q39	Q39	Q39	Q39
Q40	Q40	Q40	Q40
Q41	Q41	Q41	Q41
Q42	Q42	Q42	Q42
Q43	Q43	Q43	Q43
Q44	Q44	Q44	Q44
Q45	Q45	Q45	Q45
Q46	Q46	Q46	Q46
Q47	Q47	Q47	Q47
Q48	Q48	Q48	Q48
Q49	Q49	Q49	Q49
Q50	Q50	Q50	Q50
Q51	Q51	Q51	Q51
Q52	Q52	Q52	Q52
Q53	Q53	Q53	Q53
Q54	Q54	Q54	Q54
Q55	Q55	Q55	Q55
Q56	Q56	Q56	Q56
Q57	Q57	Q57	Q57
Q58	Q58	Q58	Q58
Q59	Q59	Q59	Q59
Q60	Q60	Q60	Q60
Q61	Q61	Q61	Q61
Q62	Q62	Q62	Q62
Q63	Q63	Q63	Q63
Q64	Q64	Q64	Q64
Q65	Q65	Q65	Q65
Q66	Q66	Q66	Q66
Q67	Q67	Q67	Q67
Q68	Q68	Q68	Q68
Q69	Q69	Q69	Q69
Q70	Q70	Q70	Q70
Q71	Q71	Q71	Q71
Q72	Q72	Q72	Q72
Q73	Q73	Q73	Q73
Q74	Q74	Q74	Q74
Q75	Q75	Q75	Q75
Q76	Q76	Q76	Q76
Q77	Q77	Q77	Q77
Q78	Q78	Q78	Q78
Q79	Q79	Q79	Q79
Q80	Q80	Q80	Q80
Q81	Q81	Q81	Q81
Q82	Q82	Q82	Q82
Q83	Q83	Q83	Q83
Q84	Q84	Q84	Q84
Q85	Q85	Q85	Q85
Q86	Q86	Q86	Q86
Q87	Q87	Q87	Q87
Q88	Q88	Q88	Q88
Q89	Q89	Q89	Q89
Q90	Q90	Q90	Q90
Q91	Q91	Q91	Q91
Q92	Q92	Q92	Q92
Q93	Q93	Q93	Q93
Q94	Q94	Q94	Q94
Q95	Q95	Q95	Q95
Q96	Q96	Q96	Q96
Q97	Q97	Q97	Q97
Q98	Q98	Q98	Q98
Q99	Q99	Q99	Q99
Q100	Q100	Q100	Q100


Hình 35: Bảng thông số uốn đặc tuyến dòng I_D của PMOS khi quét V_{SG}

5.1.2 Kịch bản B: Quét tham số chiều rộng kênh W

Thiết lập: Quét V_{DS} (V_{SD}) $\in [0, 1]V$, tham số quét $W \in [250nm, 1\mu m]$ với bước nhảy 250nm.



Hình 36: Đặc tuyến $I_D - V_{DS}$ của NMOS khi quét tham số W



Hình 37: Đặc tuyến $I_D - V_{SD}$ của PMOS khi quét tham số W

Trích xuất kết quả cửa sổ hiển thị (Results Display Windows) bổ sung:

Missing figure: figures/exp3/image_5338c1.jpg


Hình 38: Cửa sổ hiển thị dữ liệu hoạt động chi tiết của NMOS ứng với kịch bản quét kích thước hình học

Missing figure: figures/exp3/image_5338a3.jpg


Hình 39: Cửa sổ hiển thị dữ liệu hoạt động chi tiết của PMOS ứng với kịch bản quét kích thước hình học

5.1.3 Kịch bản C: Quét tham số chiều dài kênh L


Thiết lập: Quét V_{DS} (V_{SD}) $\in [0, 1]V$, tham số quét $L \in [45nm, 450nm]$ với bước nhảy 45nm.




Hình 40: Đặc tuyến $I_D - V_{DS}$ của NMOS khi quét tham số chiều dài L



Hình 41: Bảng tra cứu giá trị uốn bão hòa lý tưởng cho NMOS theo độ dài kênh



Hình 42: Đặc tuyến $I_D - V_{SD}$ của PMOS khi quét tham số chiều dài L



Hình 43: Bảng tra cứu giá trị uốn bão hòa lý tưởng cho PMOS theo độ dài kênh

5.2 Đánh giá dinh lượng và Thảo luận kết quả


Dựa trên 3 tập đồ thị và 2 bảng thông số trích xuất ở trên, nhóm tiến hành phân tích các đặc tính hình học và vật lý của linh kiện:

- **Xác định Overdrive Voltage (V_{OV} - điện áp quá vận):** Điểm uốn uốn phân tách giữa vùng Triode (tuyến tính) và vùng Saturation (bão hòa) trên các đường cong đặc tuyến chính là điện áp


bão hòa $V_{DS,sat} = V_{GS} - V_{THN}$. Đối với đường quét tại $V_{GS} = 600$ mV, điểm Pinch-off xuất hiện trong khoảng $V_{DS} \approx 110$ mV – 140 mV, hoàn toàn khớp với giá trị điện áp ngưỡng V_{TH} được ghi nhận trên hệ thống hiển thị dữ liệu chi tiết.

- **Channel Length Modulation - CLM (Hiệu ứng điều chế chiều dài kênh):** Trong vùng bão hòa ($V_{DS} > V_{OV}$), đặc tuyến dòng điện của các thiết bị có chiều dài ngắn ($L = 45$ nm) không duy trì trạng thái hằng số nằm ngang lý tưởng mà dốc lên khá rõ do sự mở rộng của vùng nghèo phía cực máng làm rút ngắn chiều dài kênh hiệu dụng.
- **Giải pháp thiết kế giảm độ dốc dòng bão hòa:** Do hệ số điều chế chiều dài kênh λ tỉ lệ nghịch với chiều dài hình học kênh dẫn ($\lambda \propto 1/L$), nội trở ngõ ra bão hòa r_o tăng tỉ lệ thuận với độ dài linh kiện ($r_o = \frac{1}{\lambda I_D} \propto L$). Trực quan hóa từ *Graph 3*, đặc tuyến dòng điện của transistor dịch chuyển phẳng dần khi tăng L từ 45 nm lên 450 nm. Vì vậy, phương án tối ưu để giảm độ dốc dòng bão hòa trong thiết kế cấu trúc Current Mirror (nguồn dòng gương) là **tăng chiều dài kênh L của linh kiện**.

5.3 Stacked Transistors (Khảo sát cấu trúc transistor xếp chồng)



Hình 44: Sơ đồ mạch Testbench: Stacked M_1, M_2 so sánh với M_3



Hình 45: So sánh đặc tuyến dòng I_D cấu trúc Stacked


Kết quả mô phỏng (Tables):

vbs	-179.758m	ron	19.8636K
vdb	1	rout	93.6088K
vds	820.242m	rseff	20.4167
vdsat	249.16m	self_gain	10.3542
vdsat_marg	NaN	tau1	NaN
vdss	249.16m	trise	0
vearly	2.8057	ueff	18.9754m
vgb	1	vbs	-0
vgd	-13.5079p	vdb	1
vgs	820.242m	vds	1
vgt	310.651m	vdsat	450.548m
vsat_marg	571.083m	vdsat_marg	NaN
vsb	179.758m	vdss	450.548m
vth	509.592m	vearly	4.71259
vth0	NaN	vgb	1
vth_drive	NaN	vgd	-18.9174p
		vgs	1
		vgt	606.454m
		vsat_marg	549.452m
		vsb	0
		vth	393.546m
		vth0	NaN
		vth_drive	NaN


Hình 46: Thông số mô phỏng của nhánh Stacked (trái) và NMOS đơn tương đương (phải)

Biện luận: Hai cấu hình này **KHÔNG** hoàn toàn giống nhau trên thực tế. Mặc dù M_1 và M_2 nối tiếp có tổng $L = 90\text{nm}$ (bằng với M_3), nhưng transistor M_2 (bên trên) bị sụt áp cực Source và chịu hiệu ứng Body ($V_{SB} > 0$), làm V_{TH2} tăng. Do đó, dòng điện tổng qua nhánh Stacked (màu cam) thấp hơn dòng qua nhánh M_3 liên khối (màu vàng).

5.4 Parallel Transistors (Khảo sát cấu trúc transistor song song)



Hình 47: Sơ đồ mạch Testbench: Parallel M_1/M_2 so sánh với M_3



Hình 48: So sánh đặc tuyến dòng I_D cấu trúc Parallel

Kết quả mô phỏng (Tables):

ueff	18.1724m	vbs	-0
vbs	-0	vdb	1
vdb	1	vds	1
vds	1	vdsat	337.425m
vdsat	349.091m	vdsat_marg	NaN
vdsat_marg	NaN	vdss	337.425m
vdss	349.091m	vearly	3.84993
vearly	3.8388	vgb	1
vgb	1	vgd	-99.2429p
vgd	-25.7352p	vgs	1
vgs	1	vgt	502.734m
vgt	512.705m	vsat_marg	662.575m
vsat_marg	650.909m	vsb	0
vsb	0	vth	497.266m
vth	487.295m	vth0	NaN
vth0	NaN		

Hình 49: Thông số mô phỏng của nhánh Parallel (trái) và NMOS đơn (phải)

Biện luận: Hai cấu hình này **hoàn toàn trùng khớp nhau**. Hai transistor M_1, M_2 mắc song song ($W = 120\text{nm}$) có chung mọi mức điện áp V_G, V_D, V_S, V_B . Tổng dòng điện của nhánh bằng tổng dòng của hai NMOS cộng lại. Về mặt toán học: $I_{D(\text{total})} \propto \frac{W_1}{L} + \frac{W_2}{L} = \frac{2W}{L}$, tương đương chính xác với một linh kiện M_3 có độ rộng kênh bằng 240nm .

6. Kết luận chung

Thông qua chuỗi bài thực hành chuyên sâu về khảo sát và định lượng đặc tính linh kiện MOSFET trên tiến trình công nghệ vi mạch bBulk gpdk045 (45 nm), nhóm đã hoàn thành toàn bộ các yêu cầu kỹ thuật và rút ra các kết luận tổng quan mang tính cốt lõi sau:

1. **Sự tương thích giữa thực nghiệm và lý thuyết hoạt động:** Các đồ thị đặc tuyến truyền đạt $I_D - V_{GS}$ và đặc tuyến ngõ ra $I_D - V_{DS}$ thu được từ Cadence Virtuoso phản ánh hoàn hảo cấu trúc toán học của các vùng hoạt động: Cut-off (nghèo), Triode (tuyến tính), và Saturation (bão hòa) cho cả hai cấu trúc linh kiện nghịch (nmos1v_1vt) và thuận (pmos1v_1vt).
2. **Vai trò điều khiển của kích thước hình học:** Thực nghiệm quét tham số kích thước mặt bằng đã chứng minh rõ nét bản chất vật lý của linh kiện:
 - Chiều rộng kênh W tỉ lệ thuận với độ dốc (Transconductance - g_m), điều khiển biên độ chịu dòng tối đa của thiết bị mà không làm dịch chuyển điện áp ngưỡng V_{TH} .
 - Chiều dài kênh L là tham số cốt lõi chi phối nội trở ngõ ra bão hòa r_o . Khi chiều dài hình học L càng ngắn, hiệu ứng bậc hai CLM xảy ra càng khốc liệt khiến đồ thị dòng bão hòa bị dốc lên đáng kể. Do đó, tăng chiều dài L là giải pháp thiết kế bắt buộc khi cấu trúc các nguồn dòng gương (Current Mirror) yêu cầu độ ổn định cao.
3. **Làm rõ bản chất các hiệu ứng bậc hai (Second-order effects):**
 - *Body Effect (Hiệu ứng thân):* Việc phân cực ngược mối nối Source - Body ($V_{SB} > 0$) làm mở rộng vùng nghèo ký sinh, gián tiếp làm tăng điện áp ngưỡng V_{TH} và làm suy giảm điện áp quá vận V_{OV} của linh kiện. Việc phản biện thành công giả thuyết luôn loại bỏ được Body effect giúp nhóm thấu hiểu sâu sắc các ràng buộc vật lý về chia sẻ đế P-substrate chung trong các cổng logic tĩnh Standard CMOS.
 - *Channel Length Modulation (CLM - Hiệu ứng điều chế chiều dài kênh):* Đã định lượng được sự không lý tưởng của nguồn dòng thông qua độ dốc của đồ thị I_D . Việc uốn cong điện áp bão hòa thực tế tại điểm uốn $V_{DS,sat}$ giúp nhóm xác định chính xác ranh giới phân cực tĩnh cho linh kiện.
4. **Ý nghĩa của cấu trúc Stacked và Multiplier:** Kết quả mô phỏng so sánh hai mô hình phân nhánh nối tiếp và song song đã kiểm chứng trực quan các định luật mạch kinh điển (KCL, điện trở tương đương) trong môi trường vi mạch thực tế. Sự xuất hiện của Body effect ký sinh tại node chung của cấu trúc xếp chồng chính là bài học định lượng đắt giá về việc tính toán sụt giảm dòng điện mà lý thuyết sơ cấp thường bỏ qua.

Những kết quả trực quan và số liệu tra cứu chi tiết thu được từ các cửa sổ hiển thị dữ liệu (Results Display Windows) trong bài thí nghiệm này chính là nền tảng kỹ thuật vững chắc, giúp nhóm làm chủ phương pháp ước lượng, tính toán và tối ưu hóa kích thước hình học linh kiện cho các thiết kế mạch tích hợp tĩnh và tương tự phức tạp hơn ở các chương tiếp theo.