RELATÓRIO - PROJETO_IH_RISC-V

Nome dos integrantes do grupo: Giovanna de Cassia Silva - gcs5 Thyago Barbosa Soares - tbs3 Wilton Alves Sales - was7

Link para o fork do repositório no GitHub: https://github.com/thyagobs/Projeto_IH_RISC-V.git


Descrição das escolhas do projeto:

Decidimos em conjunto fazer primeiro a implementação de instruções que para nós são mais fáceis, que nesse caso seriam as aritméticas e lógicas. Depois tentamos implementar as instruções que se baseiam em deslocamento, como slli, slri..., logo após as de load, e assim fomos concluindo as implementações das instruções.


Descrição dos testes realizados:

Para testar as implementações feitas, a maioria das vezes usamos testes "padrões", focamos primeiro em fazer testes simples e aos poucos progredindo o nível de dificuldade. Exemplo: testar shifts com 1 deslocamento apenas, depois ir aumentando ou carregar valores simples na memória como: em 00: carregar 2^0, em 01: carregar 2^9 e em 02: carregar 2^19, logo fazendo o teste de lw,lb,lh e lbu eles deveriam resultar os valores corretos, entre outros.


Abaixo segue alguns exemplos de testes feitos para as instruções pedidas: exemplo 1 envolvendo addi, bge, blt, bne e sub:




exemplo 2, envolvendo lb, lbu, lh:



exemplo 3 envolvendo slli, srli, srai, slt e slti:



exemplo 4 envolvendo xor, or e lui:




Resultados obtidos:

resultado do exemplo 1:


```
ModelSim - INTEL FPGA STARTER EDITION 2020.1
  File Edit View Compile Simulate Add Transcript Tools Layout Bookmarks Window Help
  ▼魚色 歩
   [] C;(Jses/gova,Desktop/projeto_riscv/verif/lb_top.sv (/lb_top) - Default
                                                                                                                                                                                                                                                                                                                                                                                                  + m x
                  | Stop; | d4 | end | end | d5 | end | d6 | elways_comb_begin : MEMORY | ff (wr ss -rd) | stops | display(stime, ": Memory [%d] written with value: [%X] | [%d]\n", addr, wr_data, wr_data); | d6 | else if (rd ss -wr) | els
                                       sqisplay($ti
end : MEMORY
 ₩ave × tb_top.sv ×
35: Memory [ 0] read with value: [00000005] | [
                                        45: Register [ 1] written with value: [00000005] | [
                                         55: Register [ 2] written with value: [00000005] | [
                                          75: Register [ 3] written with value: [00000006] | [
                                        115: Register [ 3] written with value: [00000003] + [
                                        185: Register [ 6] written with value: [00000000] | [
```

resultado exemplo 2:

resultado exemplo 3:



resultado exemplo 4:



Dificuldades encontradas:

Em um primeiro momento, o entendimento de como funcionava o código fonte foi uma das dificuldades que enfrentamos. Após isso, algumas instruções exigiram um pouco mais de esforço para serem concluídas (implementadas, testadas e funcionando) como as de branches e loads. E para nós as que consideramos difíceis de até mesmo implementar foram as de store, jal, jalr e halt.

Conclusão:

- Conseguimos implementar 18/21 instruções, sendo elas:
 BNE, BGE, BLT, LB, LH, LBU, SB, SH, SLTI, ADDI, SLLI, SRLI, SRAI, SUB, SLT, XOR, OR, LUI
 - Conseguimos testar todas essas acima, exceto as de store (SB e SH).
 - Não conseguimos implementar as instruções JAL, JALR e HALT

Apesar das dificuldades encontradas, o projeto nos ajudou muito mais a aprender sobre o pipeline em si do que apenas a leitura do livro indicado no curso.