



RELATÓRIO TÉCNICO

Atividade 3: Display de 7 Segmentos

ALUNOS

Aluno(a): Tiago Navarro Bettanin

R.A: 2477866

Aluno(a): João Antonio Sitta Martins

R.A: 2553058

1 Introdução

Nesta atividade, o objetivo foi desenvolver um código em VHDL para a placa DE10-Lite de forma que dois números decimais, inseridos por meio de chaves, fossem apresentados em dois displays de 7 segmentos. Cada número foi representado por 4 bits, o que permite a codificação de valores de 0 a 9. Além disso, os segmentos do display operam em lógica ativa baixa, isto é, o nível lógico 0 acende o segmento. A atividade também solicita que valores acima de 9 sejam tratados de forma que as portas dos displays sejam nomeadas de forma genérica, neste caso usamos o "E" para representar **Error**.

2 Desenvolvimento

2.1 Descrição da Lógica Implementada

O circuito foi implementado utilizando duas entradas de 4 bits, **sw0** e **sw1**, e duas saídas de 7 bits, **hex0** e **hex1**. Cada grupo de 4 bits representa um número decimal em binário. A lógica escolhida para a implementação foi o comando **with ... select**, que facilita a associação entre cada valor de entrada e o padrão correspondente nos segmentos do display.

Para os valores entre 0 e 9, foi atribuído o código binário do respectivo dígito. Para os demais casos, foi definido um tratamento padrão por meio da cláusula **others**, garantindo que o circuito não fique sem resposta para entradas inválidas.

2.2 Atribuição dos Pinos na Placa DE10-Lite

A Figura 1 apresenta a listagem do Pin Planner com as entradas e saídas relacionadas aos pinos físicos da placa. Nesta atividade, os barramentos **sw0[3:0]** e **sw1[3:0]** foram associados às chaves da DE10-Lite, enquanto **hex0[6:0]** e **hex1[6:0]** foram conectados aos displays de 7 segmentos.

Out	hex0[6]	Output	PIN_C14	7	B7_NO	PIN_C14	2.5 V		12mA (default)	2 (default)		
Out	hex0[5]	Output	PIN_E15	7	B7_NO	PIN_E15	2.5 V		12mA (default)	2 (default)		
Out	hex0[4]	Output	PIN_C15	7	B7_NO	PIN_C15	2.5 V		12mA (default)	2 (default)		
Out	hex0[3]	Output	PIN_C16	7	B7_NO	PIN_C16	2.5 V		12mA (default)	2 (default)		
Out	hex0[2]	Output	PIN_E16	7	B7_NO	PIN_E16	2.5 V		12mA (default)	2 (default)		
Out	hex0[1]	Output	PIN_D17	7	B7_NO	PIN_D17	2.5 V		12mA (default)	2 (default)		
Out	hex0[0]	Output	PIN_C17	7	B7_NO	PIN_C17	2.5 V		12mA (default)	2 (default)		
Out	hex1[6]	Output	PIN_C18	7	B7_NO	PIN_C18	2.5 V		12mA (default)	2 (default)		
Out	hex1[5]	Output	PIN_D18	6	B6_NO	PIN_D18	2.5 V		12mA (default)	2 (default)		
Out	hex1[4]	Output	PIN_E18	6	B6_NO	PIN_E18	2.5 V		12mA (default)	2 (default)		
Out	hex1[3]	Output	PIN_B16	7	B7_NO	PIN_B16	2.5 V		12mA (default)	2 (default)		
Out	hex1[2]	Output	PIN_A17	7	B7_NO	PIN_A17	2.5 V		12mA (default)	2 (default)		
Out	hex1[1]	Output	PIN_A18	7	B7_NO	PIN_A18	2.5 V		12mA (default)	2 (default)		
Out	hex1[0]	Output	PIN_B17	7	B7_NO	PIN_B17	2.5 V		12mA (default)	2 (default)		
In	sw0[3]	Input	PIN_C12	7	B7_NO	PIN_C12	2.5 V		12mA (default)			
In	sw0[2]	Input	PIN_D12	7	B7_NO	PIN_D12	2.5 V		12mA (default)			
In	sw0[1]	Input	PIN_C11	7	B7_NO	PIN_C11	2.5 V		12mA (default)			
In	sw0[0]	Input	PIN_C10	7	B7_NO	PIN_C10	2.5 V		12mA (default)			
In	sw1[3]	Input	PIN_A14	7	B7_NO	PIN_A14	2.5 V		12mA (default)			
In	sw1[2]	Input	PIN_A13	7	B7_NO	PIN_A13	2.5 V		12mA (default)			
In	sw1[1]	Input	PIN_B12	7	B7_NO	PIN_B12	2.5 V		12mA (default)			
In	sw1[0]	Input	PIN_A12	7	B7_NO	PIN_A12	2.5 V		12mA (default)			

Figura 1: Listagem do Pin Planner com as atribuições das entradas e saídas.

2.3 Imagem da Placa com os Displays

A Figura 2 contém a foto da placa DE10-Lite com os dois displays exibindo os números escolhidos para teste.




Figura 2: Placa DE10-Lite com os displays apresentando números.

2.4 Diagrama RTL

A síntese do projeto no Quartus Prime gera o diagrama RTL, que permite visualizar a estrutura lógica do circuito.




Figura 3: Diagrama RTL do circuito implementado.

2.5 Código VHDL

O código abaixo implementa a conversão dos valores binários de `sw0` e `sw1` para os sinais dos displays de 7 segmentos. Os comentários foram adicionados para facilitar a leitura e a explicação do funcionamento.

```
library ieee ;
use ieee.std_logic_1164.all ;

-- -----
entity projeto is
port (
    -- Entrada de 4 bits para o primeiro display
    sw0 : in std_logic_vector (3 downto 0) ;
    -- Entrada de 4 bits para o segundo display
    sw1 : in std_logic_vector (3 downto 0) ;
    -- Saida do primeiro display de 7 segmentos
    hex0 : out std_logic_vector (6 downto 0);
    -- Saida do segundo display de 7 segmentos
    hex1 : out std_logic_vector (6 downto 0)
);
end entity ;

-- -----
architecture projeto of projeto is
begin

    -- Conversao do valor de sw0 para o padrao dos segmentos do hex0
    with sw0 select
    hex0 <= "0000001" when "0000", -- 0
           "1001111" when "0001", -- 1
           "0010010" when "0010", -- 2
           "0000110" when "0011", -- 3
           "1001100" when "0100", -- 4
           "0100100" when "0101", -- 5
           "0100000" when "0110", -- 6
           "0001111" when "0111", -- 7
           "0000000" when "1000", -- 8
           "0000100" when "1001", -- 9
           "0110000" when others; -- "E" valores acima de 9

    -- Conversao do valor de sw1 para o padrao dos segmentos do hex1
    with sw1 select
    hex1 <= "0000001" when "0000", -- 0
           "1001111" when "0001", -- 1
           "0010010" when "0010", -- 2
           "0000110" when "0011", -- 3
           "1001100" when "0100", -- 4
           "0100100" when "0101", -- 5
           "0100000" when "0110", -- 6
           "0001111" when "0111", -- 7
           "0000000" when "1000", -- 8
           "0000100" when "1001", -- 9
           "0110000" when others; -- "E" valores acima de 9

end architecture;
```

3 Conclusão

A atividade permitiu consolidar o uso de vetores do tipo `std_logic_vector`, a aplicação do comando `with ... select` e o entendimento do funcionamento de displays de 7 segmentos com lógica ativa baixa. Também foi possível reforçar a importância do tratamento de estados inválidos e da correta atribuição dos pinos físicos da placa no Quartus Prime. Com isso, o projeto atendeu aos requisitos propostos para a atividade [1].

Referências

[1] Atividade 3: display de 7 segmentos. Documento de enunciado fornecido pelo professor.