



RELATÓRIO TÉCNICO

Atividade 1: Portas Lógicas

ALUNO

Aluno(a): Tiago Navarro Bettanin

R.A: 2477866

1 Introdução

Esta atividade tem como objetivo consolidar os conceitos fundamentais de lógica digital e introduzir o fluxo de projeto utilizando a linguagem de descrição de hardware VHDL no ambiente de desenvolvimento Quartus Prime Lite.

Para isso, foi implementado um circuito com duas entradas de um bit (A e B) e oito saídas. Cada saída corresponde ao resultado de uma operação lógica: NOT (aplicada individualmente a cada entrada), AND, OR, NAND, NOR, XOR e XNOR. O operador utilizado para cada função no código VHDL corresponde ao seu próprio nome na linguagem.

2 Código VHDL

O código a seguir foi desenvolvido em sala. Ele apresenta a declaração da entidade `projeto1`, definindo as duas entradas e as oito saídas, seguida da arquitetura que implementa as atribuições lógicas concorrentes.

```
-- Declaracao das bibliotecas utilizadas
library ieee;
use ieee.std_logic_1164.all;

entity projeto1 is
  port (
    -- Entradas
    a, b: in bit;
    -- Sairas
    z1, z2, z3, z4, z5, z6, z7, z8: out bit
  );
end entity;

architecture projeto1 of projeto1 is
  begin
    -- Operador Logico NOT para a entrada a
```

```

z1 <= not a;
-- Operador Logico NOT para a entrada b
z2 <= not b;
-- Operador Logico AND
z3 <= a and b;
-- Operador Logico OR
z4 <= a or b;
-- Operador Logico NAND
z5 <= a nand b;
-- Operador Logico NOR
z6 <= a nor b;
-- Operador Logico XOR
z7 <= a xor b;
-- Operador Logico XNOR
z8 <= a xnor b;
end architecture;

```

3 Simulação

A Figura 1 apresenta as formas de onda obtidas na simulação, evidenciando o comportamento das oito saídas em função das entradas A e B.





Figura 1: Simulação das formas de onda do circuito evidenciando as 8 saídas.

4 Diagrama RTL

A Figura 2 exibe o diagrama RTL (Register-Transfer Level) gerado pela IDE.

Date: March 27, 2026

Project: projeto1



Page 1 of 1

Revision: projeto1

Figura 2: Diagrama RTL gerado a partir da implementação.