



RELATÓRIO TÉCNICO

Atividade 2: Introdução à placa DE10-Lite

ALUNOS

Aluno(a): Tiago Navarro Bettanin

R.A: 2477866

Aluno(a): João Antonio Sitta Martins

R.A: 2553058

1 Exercício 1: Portas Lógicas na Placa DE10-Lite

Neste exercício, a implementação das portas lógicas desenvolvida na Atividade 1 foi embarcada na placa DE10-Lite. As entradas foram associadas às chaves (switches) e as saídas aos LEDs da placa, seguindo o mapeamento físico detalhado abaixo:

- **Entradas (Switches):**

- Entrada a: PIN_F15
- Entrada b: PIN_B14

- **Saídas (LEDs):**

- Saída z1 (NOT a): PIN_B11
- Saída z2 (NOT b): PIN_A11
- Saída z3 (AND): PIN_D14
- Saída z4 (OR): PIN_E14
- Saída z5 (NAND): PIN_C13
- Saída z6 (NOR): PIN_D13
- Saída z7 (XOR): PIN_B10
- Saída z8 (XNOR): PIN_A10

A Figura 1 apresenta a interface do Pin Planner com as atribuições dos pinos físicos no Quartus Prime.

Node Name	Direction	Location	I/O Bank	VREF Group	Filter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Strict Preservation
in a	Input	PIN_F15	7	B7_NO	PIN_F15	2.5 V		12mA (default)			
in b	Input	PIN_B14	7	B7_NO	PIN_B14	2.5 V		12mA (default)			
out z1	Output	PIN_B11	7	B7_NO	PIN_B11	2.5 V		12mA (default)	2 (default)		
out z2	Output	PIN_A11	7	B7_NO	PIN_A11	2.5 V		12mA (default)	2 (default)		
out z3	Output	PIN_D14	7	B7_NO	PIN_D14	2.5 V		12mA (default)	2 (default)		
out z4	Output	PIN_E14	7	B7_NO	PIN_E14	2.5 V		12mA (default)	2 (default)		
out z5	Output	PIN_C13	7	B7_NO	PIN_C13	2.5 V		12mA (default)	2 (default)		
out z6	Output	PIN_D13	7	B7_NO	PIN_D13	2.5 V		12mA (default)	2 (default)		
out z7	Output	PIN_B10	7	B7_NO	PIN_B10	2.5 V		12mA (default)	2 (default)		
out z8	Output	PIN_A10	7	B7_NO	PIN_A10	2.5 V		12mA (default)	2 (default)		
<<new node>>											

Figura 1: Pin Planner demonstrando a atribuição das entradas e saídas aos pinos da placa.

1.1 Código VHDL

O código abaixo descreve a implementação concorrente das portas lógicas, mapeando as duas entradas de 1 bit para as oito saídas correspondentes às operações lógicas fundamentais.

```
-- Declaração das bibliotecas utilizadas
library ieee ;
use ieee . std_logic_1164 . all ;
-----

entity projeto is
  port (
    -- Entradas
    a , b: in bit ;
    -- Saídas
    z1, z2, z3, z4, z5, z6, z7, z8: out bit
  );
end entity ;

-----

-- Neste código está presente a declaração de 8 variáveis e foram
-- atribuídas portas lógicas a elas

architecture projeto of projeto is
  begin
    -- Operador Logico NOT para a entrada a
    z1 <= not a;
    -- Operador Logico para a entrada b
    z2 <= not b;
    -- Operador Logico AND
    z3 <= a and b;
    -- Operador Logico OR
    z4 <= a or b;
    -- Operador Logico NAND
    z5 <= a nand b;
    -- Operador Logico NOR
    z6 <= a nor b;
    -- Operador Logico XOR
    z7 <= a xor b;
    -- Operador Logico XNOR
    z8 <= a xnor b;
  end architecture ;
```

2 Exercício 2: Circuito de Controle de Máquina de Cópias

O segundo exercício consiste no projeto de um circuito digital para uma máquina de cópias com quatro chaves (SW1 a SW4). O sistema deve produzir uma saída em nível lógico ALTO sempre que duas ou mais chaves estiverem fechadas simultaneamente. Como premissa do projeto, as chaves SW1 e SW4 nunca estarão fechadas ao mesmo tempo, permitindo o uso de condições *don't care* (X) para simplificação.

2.1 Atribuição de Pinos na Placa DE10-Lite


Para a implementação física do circuito na placa, as entradas (chaves) e a saída (LED) foram mapeadas conforme o Pin Planner do Quartus Prime (Figura 2). O mapeamento utilizado foi:

- Entradas (Chaves SW1 a SW4):

- Entrada a (SW1): PIN_D6
- Entrada b (SW2): PIN_B1
- Entrada c (SW3): PIN_C5
- Entrada d (SW4): PIN_F7

- Saída (LED):

- Saída z1: PIN_B2



Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Strict Preservation
in a	Input	PIN_F15	7	B7_N0	PIN_D6	2.5 V (default)		12mA (default)			
in b	Input	PIN_B14	7	B7_N0	PIN_B1	2.5 V (default)		12mA (default)			
in c	Input	PIN_A14	7	B7_N0	PIN_C5	2.5 V (default)		12mA (default)			
in d	Input	PIN_A13	7	B7_N0	PIN_F7	2.5 V (default)		12mA (default)			
Out z1	Output	PIN_B11	7	B7_N0	PIN_B2	2.5 V (default)		12mA (default)	2 (default)		
<<new node>>											

Figura 2: Pin Planner demonstrando a atribuição de pinos para o circuito da máquina de cópias.

2.2 Tabela-Verdade e Mapa de Karnaugh

Considerando as entradas A, B, C e D correspondentes às chaves SW1, SW2, SW3 e SW4, respectivamente, a Tabela 1 descreve o comportamento do circuito. Nota-se que o circuito trabalha em lógica negativa na entrada, onde o nível lógico 0 representa a chave fechada (conectada ao terra).

Tabela 1: Tabela-Verdade do Circuito				
A (SW1)	B (SW2)	C (SW3)	D (SW4)	Saída (X)
0	0	0	0	X
0	0	0	1	1
0	0	1	0	X
0	0	1	1	1
0	1	0	0	X
0	1	0	1	1
0	1	1	0	X
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

A partir da tabela-verdade, os mintermos foram mapeados para o Mapa de Karnaugh (Figura 3) para obtenção da expressão lógica simplificada.

		CD			
		00	01	11	10
AB	00	X	1	1	X
	01	X	1	0	X
	11	1	0	0	0
	10	1	1	0	1

Figura 3: Mapa de Karnaugh com os agrupamentos simplificados.

2.3 Equação Booleana

Após o agrupamento no Mapa de Karnaugh, a equação booleana simplificada obtida para a saída X é:

$$X = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{C} + \overline{B} \cdot \overline{C} + \overline{B} \cdot \overline{D} + \overline{C} \cdot \overline{D} \quad (1)$$

2.4 Código VHDL

O código abaixo descreve a implementação da lógica simplificada em VHDL, utilizando os operadores lógicos `and`, `or` e `not` de forma estruturada.

```

-- Importa as bibliotecas padrao do VHDL
library ieee ;
use ieee . std_logic_1164 . all ;
-----

-- Define os pinos de entrada e saida do circuito
entity projeto1 is
  port (
    -- Entradas: As 4 chaves da maquina (SW1 a SW4)
    a , b, c, d: in bit ;

    -- Saida: O LED que vai acender
    z1: out bit
  );
end entity ;
-----

-- Define a logica de funcionamento do circuito
architecture projeto1 of projeto1 is
  begin
    -- Liga o LED (z1) se duas ou mais chaves estiverem fechadas (
    em '0').
    -- O "not" inverte o '0' da chave fechada para '1' para
    acionar o LED.
    z1 <= (not a and not b) or
          (not a and not c) or (not b and not c) or
          (not b and not d) or (not c and not d);
  end architecture ;

```

2.5 Simulação e Diagrama RTL

Para validar a lógica proposta, realizou-se a simulação das formas de onda do circuito, cujos resultados são apresentados na Figura 4.




Figura 4: Simulação das formas de onda do circuito de controle.

A síntese do código VHDL gerou o diagrama de nível de transferência de registradores (RTL) ilustrado na Figura 5.




Figura 5: Diagrama RTL do circuito implementado.