### Grupo 5 - Turma A

# Sexto laboratório de Circuitos Digitais

MC 613 - Primeiro Semestre de 2010

Professor: Guido Araújo

HENRIQUE SERAPIÃO GONZALES RA: 083636 MARCELO GALVÃO PÓVOA RA: 082115 TIAGO CHEDRAOUI SILVA RA: 082941

8 de junho de 2010

Um detector de sequência de *n-bits* é um circuito bastante comum e de utilidades diversas. A implementação teve entradas unárias assíncronas nos *push buttons*, portanto foi necessária a sincronização das mesmas (Algoritmo 4). Ambas simulações possuem as mesmas entradas e mostram a detecção. Geralmente, pode ser implementado de duas formas diferentes:

#### 1.1 Registrador de Deslocamento

Esse método é o mais simples, uma vez que usa um registrador de deslocamento de n-bits com saída paralela. Se todas as posições da saída forem iguais ao padrão, a sequência foi detectada.

No entanto, há um detalhe importante a se considerar: a saída só pode ser '1' se todos os n bits foram entrados (e corretamente). Logo, o registrador deve ser capaz de diferenciar nos bits de saída quais foram entrados pelo usuário e quais são de inicialização. Esse problema foi contornado usando um contador de bits entrados que não precisa contar além de n.

Essa implementação é totalmente genérica em relação ao padrão desejado.

#### 1.2 Máquina de Estados

Usando uma máquina de estados, tem-se um comportamento mais analítico da detecção do padrão. Há n+1 estados, sendo um para cada próximo bit esperado do padrão e o último relativo também ao primeiro bit mas indicando que a sequência acabou de ser encontrada.

A dificuldade desse método está em determinar, para cada estado, qual é próximo estado em caso de falha no bit lido (função conhecida como failure function), o que é feito manualmente. Em caso de acerto no bit lido, o próximo estado é estado + 1. Uma vantagem em relação ao registrador é que não é preciso contar quantos bits entraram.

Essa implementação não consegue ser totalmente genérica devido à função de falha, porém basta construí-la para o padrão desejado.

Listing 1: Componente do detector de padrão 1.1 em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY pat_shift_det IS
    GENERIC (
      PAT_LEN: INTEGER := 8
6
    PORT (clk, rstn, en: IN STD_LOGIC;
9
          patt: IN STD_LOGIC_VECTOR(PAT_LEN-1 downto 0);
          inp: IN STD_LOGIC;
10
          shreq: OUT STD LOGIC VECTOR(PAT LEN-1 downto 0);
11
          ok: OUT STD_LOGIC);
13 END pat_shift_det;
14
15 ARCHITECTURE behav OF pat_shift_det IS
    SIGNAL qb: INTEGER range 0 to PAT_LEN := 0;
16
    SIGNAL x: STD_LOGIC_VECTOR(0 to PAT_LEN-1);
17
    --dados lidos são deslocados em x
18
19 BEGIN
    PROCESS (clk, rstn)
20
21
    BEGIN
```

```
IF (rstn = '0') THEN
        qb \ll 0;
23
         x <= (others => '0');
24
       ELSIF (rising_edge(clk)) THEN
25
         --desloca os bits caso uma entrada esteja ativa
26
         IF (en = '1') THEN
27
          x(0 \text{ to PAT\_LEN-2}) \le x(1 \text{ to PAT\_LEN-1});
28
          x(PAT_LEN-1) \le inp;
29
30
           IF (qb < PAT_LEN) THEN
31
32
            qb <= qb + 1; --incr número de bits lidos
           END IF;
33
34
         END IF;
      END IF:
35
36
   END PROCESS;
37
    shreg \ll x;
38
39
   ok <= '1' WHEN (x = PATT and qb = PAT_LEN)
40
   ELSE '0';
41
42 END behav;
```

#### Listing 2: Top-level do detector 1.1 em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY pat_shift IS
   GENERIC (
     PAT_LEN: INTEGER := 8
6
    PORT (clk, rstn: IN STD_LOGIC;
          pb0, pb1: IN STD_LOGIC;
          shreg: OUT STD_LOGIC_VECTOR(PAT_LEN-1 downto 0);
10
          ok: OUT STD_LOGIC);
11
12 END pat_shift;
13
14 ARCHITECTURE behav OF pat_shift IS
15 CONSTANT PATT:
      STD_LOGIC_VECTOR(0 to PAT_LEN-1):="10110001";
16
17
    SIGNAL zero, um: STD_LOGIC; --sinais síncronos
18
    SIGNAL det_in, det_en: STD_LOGIC;
20 BEGIN
   bf0: ENTITY WORK.buff
21
22
     PORT MAP (clk, not pb0, zero);
    bf1: ENTITY WORK.buff
23
24
      PORT MAP (clk, not pb1, um);
25
26
     --Converte sinais para entrada binária
    det_in <= '1' WHEN um = '1'
27
    ELSE '0';
28
    det_en <= '1' WHEN (zero = '1' or um = '1')</pre>
30
    ELSE '0';
31
32
33  det0: ENTITY WORK.pat_shift_det
```

#### Listing 3: Top-level do detector 1.2 em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY pat_state IS
    PORT (clk, rstn: IN STD_LOGIC;
          pb0, pb1: IN STD_LOGIC;
          cur_st: OUT STD_LOGIC_VECTOR(2 downto 0);
          ok: OUT STD_LOGIC);
9
10 END pat_state;
11
12 ARCHITECTURE behav OF pat_state IS
    CONSTANT PAT_LEN: INTEGER := 8;
13
    SUBTYPE index is INTEGER range 0 to PAT_LEN-1;
14
    TYPE int_array is ARRAY(0 to PAT_LEN-1) OF index;
15
    CONSTANT PATT: --padrão desejado de busca
16
       STD_LOGIC_VECTOR(0 to PAT_LEN-1) := "10110001";
17
    CONSTANT FAIL: --próximo estado se a busca falhar em i
18
                   --deve ser coerente com o padrão PATT
19
       int\_array := (0, 1, 0, 2, 1, 3, 1, 0);
20
21
    SIGNAL zero, um: STD_LOGIC; --sinais síncronos
22
    SIGNAL st_no, nxt_st: INTEGER range 0 to PAT_LEN:=0;
23
    SIGNAL look_pos: index;
24
    --estados 0 e PAT_LEN correspondem ao primeiro bit,
25
    --mas no último a sequência acabou de ser encontrada
26
    --look_pos é o índice real do próximo bit esperado
27
28
    COMPONENT buff IS
29
30
      PORT (clk, d: IN STD_LOGIC;
          q: OUT STD_LOGIC);
31
    END COMPONENT buff;
32
33 BEGIN
    bf0: COMPONENT buff
34
35
      PORT MAP (clk, not pb0, zero);
    bf1: COMPONENT buff
36
      PORT MAP (clk, not pb1, um);
38
    PROCESS (clk, rstn, st_no, zero, um)
39
40
    BEGIN
      IF (rstn = '0') THEN
41
        st_no <= 0;
42
      ELSIF (rising_edge(clk)) THEN
43
         --Transição da Máquina de Estados
44
        IF (zero = '1' and PATT(look_pos) = '0') THEN
45
          st_no <= nxt_st;
46
        ELSIF (um = '1' and PATT(look_pos) = '1') THEN
47
          st_no <= nxt_st;
48
        ELSIF (zero = '1' or um = '1') THEN
49
          st_no <= FAIL(look_pos);
50
51
        END IF:
```

```
END IF:
    END PROCESS;
53
54
    --Saídas e sinais de controle da Máquina de Estados
55
    --Calcula próximo estado se a entrada vier correta
56
   PROCESS (st_no)
    BEGIN
58
      CASE st_no IS
59
        WHEN 0 to PAT_LEN-1 =>
60
         ok <= '0';
61
62
          look_pos <= st_no;
          nxt_st <= st_no + 1;
63
64
        WHEN PAT_LEN =>
          ok <= '1';
65
66
          look_pos <= 0;
67
          nxt_st <= 1;
      END CASE;
68
69
    END PROCESS;
70
   cur_st <= std_logic_vector(to_unsigned(st_no, 3));</pre>
71
72 END behav;
```

Listing 4: Componente de amostragem de push button (usado em vários projetos) em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY buff IS
5 PORT (clk, d: IN STD_LOGIC;
      q: OUT STD_LOGIC);
6
7 END buff;
9 ARCHITECTURE rtl OF buff IS
10    TYPE state_type IS (st_wait, st_high);
   SIGNAL state: state_type;
11
12 BEGIN
13 PROCESS (clk) BEGIN
     IF (clk'event and clk = '1') THEN
14
       CASE state IS
15
         WHEN st_wait =>
16
           IF (d = '1') THEN
17
             state <= st_high;
18
           ELSE
             state <= st_wait;
20
           END IF;
21
22
          WHEN st_high =>
           IF (d = '0') THEN
23
24
             state <= st_wait;
           ELSE
25
              state <= st_high;
26
           END IF;
27
       END CASE;
28
     END IF:
30 END PROCESS;
31
32 PROCESS (state, d) BEGIN
      CASE state IS
33
```

```
WHEN st_wait =>
34
           IF (d = '1') THEN
35
36
37
              q <= '0';
38
           END IF:
         WHEN st_high =>
40
           q <= '0';
41
42
       END CASE;
     END PROCESS;
43
44 END rtl;
```




Figura 1.1: Simulação do detector de padrão 1.1




Figura 1.2: Simulação do detector de padrão 1.2

Um detector de palavras em hexadecimal (4 bits) pode ser facilmente construído a partir de quatro componentes detectores com registrador de deslocamento da Questão 1 (Alg. 1), cada um recebendo paralelamente um fluxo de bits para detectar. Como esses detectores são genéricos, basta extrair os padrões da palavra C0FFEE e enviar na entrada dos componentes.

A entrada do circuito é mais simples que a anterior: quatro bits são entrados por vez amostrados por um  $push\ button$ . As saídas correspondem a última letra lida no display de 7 segmentos e o led que indica detecção (AND lógico de todos os componentes). A simulação mostra sucintamente a ocorrência de detecção.

Listing 5: Top-level do detector de palavras em VHDI

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
```

```
5 ENTITY word_detect IS
   PORT (clk, rstn: IN STD_LOGIC;
           x: IN STD_LOGIC_VECTOR(3 downto 0);
          nxt: IN STD_LOGIC;
          seg0: OUT STD_LOGIC_VECTOR(6 downto 0);
9
          ok: OUT STD_LOGIC);
11 END word_detect;
12
13 ARCHITECTURE behav OF word_detect IS
    CONSTANT W_LEN: NATURAL := 6;
14
15
    SUBTYPE hexa IS STD_LOGIC_VECTOR(3 downto 0);
16
17
    SUBTYPE stream IS
      STD_LOGIC_VECTOR(W_LEN-1 downto 0);
18
19
    TYPE hword IS ARRAY(3 downto 0) OF stream;
20
                               --COFFEE--
    CONSTANT WORDS: hword := ("101111",
21
                                "101111",
22
                                "001111".
23
                                "001100");
24
25
    SIGNAL sn_nxt: STD_LOGIC; --sinal sincrono
26
27
    SIGNAL last_x: hexa := x"0"; --último número entrado
28
    SIGNAL det_oks: STD_LOGIC_VECTOR(3 downto 0);
29
30
    COMPONENT conv_7seq IS
31
    PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
32
          y: OUT STD_LOGIC_VECTOR(6 downto 0));
33
      END COMPONENT conv_7seg;
35 BEGIN
    bf0: ENTITY WORK.buff
36
37
      PORT MAP (clk, not nxt, sn_nxt);
38
    pdet0: ENTITY WORK.pat_shift_det GENERIC MAP (6)
      PORT MAP (clk, rstn, sn_nxt, WORDS(0),
40
41
                  x(0), ok => det_oks(0));
    pdet1: ENTITY WORK.pat_shift_det GENERIC MAP (6)
42
     PORT MAP (clk, rstn, sn_nxt, WORDS(1),
43
44
                   x(1), ok => det_oks(1));
    pdet2: ENTITY WORK.pat_shift_det GENERIC MAP (6)
45
      PORT MAP (clk, rstn, sn_nxt, WORDS(2),
46
                   x(2), ok => det_oks(2));
47
    pdet3: ENTITY WORK.pat_shift_det GENERIC MAP (6)
48
49
      PORT MAP (clk, rstn, sn_nxt, WORDS(3),
                   x(3), ok => det_oks(3));
50
51
    PROCESS (clk, rstn)
52
53
      IF (rstn = '0') THEN
54
         last_x <= x"0";
55
56
      ELSIF (rising_edge(clk)) THEN
              IF (sn_nxt = '1') THEN
57
           last_x <= x;</pre>
58
59
              END IF;
      END IF;
60
61
    END PROCESS;
62
```

```
63     s0: COMPONENT conv_7seg
64          PORT MAP (last_x, seg0);
65
66     ok <= '1' WHEN (det_oks = "1111")
67     ELSE '0';
68     END behav;</pre>
```




Figura 2.1: Simulação do detector de palavras

Utilizando as mega funções disponíveis para a FPGA, projetou-se, inicialmente, uma memória RAM de 64B com operações de escrita e leitura.RAM possui as seguintes pinagens:

- As linhas de endereço (6 bits para acesso a todas as posições dos bytes)
- Pinos de entradas e saídas de dados.
- E = Chip enable, possibilita utilização da RAM se valor é igual 1.
- W = write enable, possibilita escrita na ram se valor igual a 1.
- G = output enable, possibilita acessar dados lidos da RAM.

Vale a pena observar que se W=1 e G=1 representaria escrita e leitura simultâneas no mesmo endereço, logo, devido a inconsistência dessa ação, não é realizado nem escrita nem leitura.

#### Listing 6: Memória RAM de 64B em VHDI

```
1 LIBRARY ieee:
2 USE ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
5 ENTITY ram_64B IS
    PORT
6
7
    (
                :IN STD_LOGIC ;
8
      clk
                : IN STD_LOGIC_VECTOR (7 DOWNTO 0); -- dados entrada
      input
                : OUT STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
10
      output
      address : IN STD_LOGIC_VECTOR (5 DOWNTO 0); -- endereco
11
12
                : IN STD_LOGIC;
                                                       -- W write-enable
                                                       -- E chip-enable
                : IN STD_LOGIC;
13
      chipen
                : IN STD_LOGIC
                                                       -- G read-enable
14
15
   );
16 END ram_64B;
```

```
18 ARCHITECTURE behav OF ram_64B IS
    SIGNAL address_sig : STD_LOGIC_VECTOR (5 DOWNTO 0);
19
    SIGNAL clock_sig : STD_LOGIC ;
20
    SIGNAL clken_sig : STD_LOGIC ;
21
    SIGNAL data_sig: STD_LOGIC_VECTOR (7 DOWNTO 0);
22
    SIGNAL wren_sig, rden_sig: STD_LOGIC;
    SIGNAL q_sig : STD_LOGIC_VECTOR (7 DOWNTO 0);
24
25
26 COMPONENT ram1p IS
   PORT
27
28
      address : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
29
      clock : IN STD_LOGIC := '1';
30
               : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
31
      data
      wren : IN STD_LOGIC ;
32
      q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
33
    );
34
35 END COMPONENT ram1p;
36
37 BEGIN
38
   PROCESS (clk, wren, rden, chipen)
     BEGIN
39
        IF(chipen = '1') THEN
40
           --write
41
          IF (wren='1' and rden ='0') THEN
42
            wren_sig <= '1';
43
            rden_sig <= '0';
44
45
           --read
          ELSIF (wren='0' and rden ='1') THEN
46
47
            wren_sig <= '0';
            rden_sig <= '1';
48
           --write and read -> nao
49
50
          ELSE
             wren_sig <= '0';
51
            rden_sig <= '0';
52
          END IF;
53
        ELSE
54
          wren_sig <= '0';
55
          rden_sig <= '0';
56
57
        END IF;
    END PROCESS:
58
59
    PROCESS(q_sig, chipen, rden_sig) BEGIN
60
      IF (chipen = '1' and rden_sig = '1') THEN
61
62
         output<=q_sig;
      ELSE
63
        output<= (others=>'0');
64
      END IF:
65
    END PROCESS;
66
67
    ramp : ram1p PORT MAP (
68
69
        address, clk, input, wren_sig, q_sig
      );
70
71 END behav;
```

Posteriormente, é possível projetar um sistema de memória RAM com 256B através do uso de quatro módulos do componente anterior.

Utilizando as 10 toggle switches, carrega-se os 10 bits de endereço no primeiro ciclo (Led verde aceso), e no segundo ciclo(Led verde apagado) carrega-se os 8 bits de dados mais os bits de enable das operações de leitura e escrita.

Para a escolha da ram, utilizamos um multiplexador que avaliam os 4 bits mais significativos do endereço. Se a ram é escolhida, seu chip enable passa a valer 1, caso contrário, valerá 0.

Além disso, os displays de 7 segmentos foram usados para apresentarem o resultado da operação da leitura da ram. E adicionamos um push button para a mudança de estados e a confirmação de execução dos dados.

Listing 7: Memória RAM de 256B em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
5 ENTITY ram4x64B IS
6
    PORT
    (
7
      clk
               : IN STD_LOGIC;
8
               : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                                                        -- dados entrada
9
      input
              : BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
10
      output
                                                          -- W write-enable
11
      wren
                : IN STD_LOGIC;
      rden
               : IN STD_LOGIC;
12
      chmod
               : IN STD_LOGIC;
13
      modled : OUT STD_LOGIC;
14
          seg1, seg0: OUT STD_LOGIC_VECTOR(6 downto 0)
15
                                                         --sete segmentos
16
   );
17 END ram4x64B;
19 ARCHITECTURE behav OF ram4x64B IS
    SIGNAL sel: STD_LOGIC_VECTOR (3 DOWNTO 0);
20
    SIGNAL q_sig,q_sig1,q_sig2,q_sig3,q_sig4: STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
21
22
23
    COMPONENT conv_7seg IS
    PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
24
25
          y: OUT STD_LOGIC_VECTOR(6 downto 0));
    END COMPONENT conv_7seg;
26
27
28
    COMPONENT ram_64B IS
    PORT
29
30
                : IN STD LOGIC ;
      clk
31
               : IN STD_LOGIC_VECTOR (7 DOWNTO 0); -- dados entrada
               : OUT STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
33
      output
      address : IN STD_LOGIC_VECTOR (5 DOWNTO 0); -- endereco
34
35
      wren
                : IN STD_LOGIC;
                                                      -- W write-enable
              : IN STD_LOGIC;
                                                      -- E chip-enable
36
      chipen
               : IN STD_LOGIC
                                                      -- G read-enable
37
      rden
38
    );
    END COMPONENT ram_64B;
39
40
    TYPE state_type IS ( wraddress, wdata);
41
    SIGNAL state : state_type := wraddress;
42
    SIGNAL data_sig, address_sig: STD_LOGIC_VECTOR (7 DOWNTO 0):="000000000";
43
    SIGNAL chmod_sig, wren_sig, rden_sig: STD_LOGIC :='0'; --modo de amostrado
44
45
46
    COMPONENT buff IS
```

```
PORT (clk, d: IN STD_LOGIC;
            q: OUT STD_LOGIC);
48
     END COMPONENT buff;
49
50
51 BEGIN
   bf: COMPONENT buff
     PORT MAP (clk, chmod, chmod_sig);
53
54
55
     -- Transicoes da Maquina de Estados
    PROCESS (state, clk)
56
57
    BEGIN
       IF (rising_edge(clk)) THEN
58
59
         CASE state IS
           WHEN wraddress => --leitura de enderço
60
61
            address_sig <= input;
             modled<='1';
             IF (chmod_sig='1') THEN
63
               state <=wdata;
64
            END IF:
65
           WHEN wdata =>
66
67
             data_sig<=input;
             modled<='0';
68
             IF(chmod_sig='1') THEN
69
              state <= wraddress;
70
             END IF;
71
         END CASE;
72
      END IF;
73
    END PROCESS;
74
75
    PROCESS (address_sig)
      variable ram_sel:STD_LOGIC_VECTOR (1 downto 0);
77
     BEGIN
78
       ram_sel:=address_sig(7 downto 6);
79
80
       case ram_sel is
        when "00" =>
82
          sel<="0001";
83
         when "01" =>
84
          sel<="0010";
85
86
         when "10" =>
          sel<="0100";
87
       when others =>
88
        sel<="1000";
89
       end case;
90
91
    END PROCESS;
92
     ram1: ram_64B PORT MAP (
93
      clk,data_sig,q_sig1,address_sig(5 downto 0),wren,sel(0),not wren);
94
95
96
     ram2: ram_64B PORT MAP (
      clk,data_sig,q_sig2,address_sig(5 downto 0),wren,sel(1),not wren);
97
     ram3: ram_64B PORT MAP (
99
       clk,data_sig,q_sig3,address_sig(5 downto 0),wren,sel(2),not wren);
100
101
     ram4: ram_64B PORT MAP (
102
103
      clk,data_sig,q_sig4,address_sig(5 downto 0),wren,sel(3),not wren);
104
```

```
105
     PROCESS (clk)
106
     BEGIN
        IF (clk'event and clk = '1') THEN
107
          IF(rden ='1') THEN
108
          case sel is
109
            when "0001" =>
110
              output<=q_sig1;
111
            when "0010"=>
112
113
              output<=q_sig2;
            when "0100" =>
114
115
              output<=q_sig3;
            when others =>
116
117
              output <=q_sig4;
          end case;
118
          END IF;
119
120
        END IF;
     END PROCESS;
121
122
      --leitura da memoria RAM
123
     cseq0: COMPONENT conv_7seq
124
125
        PORT MAP (output (3 downto 0), seg0);
     cseg1: COMPONENT conv_7seg
126
127
        PORT MAP (output (7 downto 4), seg1);
128 END behav;
```

A via de dados especificada é bastante simples, mas representa a decodificação das instruções e uso de barramento de uma CPU. Basicamente, há uma série de multiplexadores envolvidos: (i) escolha da operação, (ii) escolha do registrador de origem/destino, (iii) uso do barramento, etc.

Com uma implementação comportamental em VHDL é fácil fazer essa lógica usando índices de um vetor de registradores (incluindo um para a saída). Note que a saída é a *amostra* do valor do registrador quando ocorre a operação 10.

A demonstração é feita com clock manual, entrada paralela (4-bits) e saída em 7-segmentos. A simulação mostra alguns exemplos do funcionamento de cada OpCode.

Listing 8: Top-level da via de dados em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY via_dados IS
    PORT (clk, rstn: IN STD_LOGIC;
          opcode: IN STD_LOGIC_VECTOR(5 downto 0);
          inp: IN STD_LOGIC_VECTOR(3 downto 0);
          outp: OUT STD_LOGIC_VECTOR(3 downto 0);
9
          seg0: OUT STD_LOGIC_VECTOR(6 downto 0));
10
11 END via_dados;
12
13 ARCHITECTURE behav OF via_dados IS
    SUBTYPE reg IS STD_LOGIC_VECTOR(3 downto 0);
14
    TYPE vreg IS ARRAY(0 to 3) OF reg;
```

```
SUBTYPE reg_index IS NATURAL range 0 to 3;
17
    SIGNAL regs: vreg;
18
    SIGNAL opr: STD_LOGIC_VECTOR(1 downto 0);
19
    SIGNAL rd, rs: reg_index;
20
21
    SIGNAL reg_disp: reg;
22
23
    COMPONENT conv_7seg IS
    PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
24
          y: OUT STD_LOGIC_VECTOR(6 downto 0));
25
    END COMPONENT conv_7seg;
26
27 BEGIN
28
    --decodifica parâmetros de controle
    opr <= opcode(5 downto 4);</pre>
29
30
  rd <= to_integer(unsigned( opcode(3 downto 2) ));</pre>
31
  rs <= to_integer(unsigned( opcode(1 downto 0) ));
32
33
    PROCESS (clk, rstn)
    BEGIN
34
      IF (rstn = '0') THEN
35
        regs <= (others => x"0");
36
        reg_disp <= x"0";</pre>
37
38
      ELSIF (rising_edge(clk)) THEN
        CASE opr IS
39
          WHEN "00" =>
40
            regs(rd) <= regs(rs);
41
          WHEN "01" =>
42
            regs(rd) <= inp;
43
          WHEN "10" =>
44
            --memoriza o conteudo atual do registrador
            --para mostrar no display
46
            reg_disp <= regs(rs);</pre>
47
          WHEN others =>
48
49
50
        END CASE;
      END IF;
51
52
   END PROCESS;
53
s0: COMPONENT conv_7seg
PORT MAP (reg_disp, seg0);
56   outp <= reg_disp;</pre>
57 END behav;
```




Figura 4.1: Simulação da via de dados

Utilizando o módulo vgacon e o arquivo de exemplo que contém uma demostração de uma bola percorrendo o espaço visível e quicando nas laterais do monitor, realizamos alterações no código de modo que a bola deixasse um rastro pelo caminho percorrido. Para isso, existiu a criação de uma variável que não permitiria a escrita em posições anteriores percorridas pela bola.

Outros processos foram desenvolvidos, dentre eles:

- Atualiza\_cor: altera a cor da bola sempre que ela mudasse de direção, ou seja, sempre que ela atingisse os cantos da tela. Vale observar, que ao ocorrem mudanças simultâneas na direção vertical e horizontal, a cor deveria mudar somente uma vez, para isso adicionamos as condições nas linhas 35 e 40 do código abaixo.
- Reset : criou-se um novo estado (apaga\_quadro ver linha 83 do código abaixo), que retorna a bola ao pixel na posição (0,0), ponto superior esquerdo da tela, e apaga os rastros na tela.

Além disso, o arquivo fornecido no formato MIF - usado para especificar conteúdo inicial da RAM - foi alterado para a obtenção de uma tela preta, assim, todos os campos do arquivo passaram a ter um valor 0.

#### Listing 9: Arquivo responsável pelo comportamento da bola

```
--codigo omitido
    SIGNAL cor : UNSIGNED(2 downto 0); --cor atual da bola
2
    SIGNAL custom_we: STD_LOGIC; --não escrita em células antigas permite
3
                                  --exibir o rastro da bola
5
    -- Brilho do pixel
6
    -- O brilho do pixel é branco quando os contadores de linha e coluna, que
8
    -- indicam o endereço do pixel sendo escrito para o quadro atual, casam com a
9
    -- posição da bola (sinais pos_x e pos_y). Caso contrário,
10
11
    -- o pixel é preto.
12
    atualiza_cor: PROCESS (clk27M, rstn, cor)
13
14
      type direcao_t_x is (direita, esquerda);
      type direcao_t_y is (desce, cima);
15
      variable direcao_x : direcao_t_x := direita;
```

```
variable direcao_y : direcao_t_y := desce;
18
    VARIABLE nxt_cor: UNSIGNED(2 downto 0);
19
20
    IF (cor = "111") THEN
21
22
      nxt_cor := "001";
    ELSE
23
        nxt_cor := cor + "001";
24
25
    END IF;
26
      IF (rstn = '0') THEN
27
         cor <= "001";
28
29
          direcao_y := desce;
         direcao_x := direita;
30
31
       ELSIF (clk27M'event and clk27M = '1') THEN
32
      IF (atualiza_pos_y = '1' ) THEN
        IF (pos_y = 0 and direcao_y = cima) THEN
33
           direcao_y := desce;
34
           IF (pos_x /= 127 and pos_x /= 0) THEN
35
            cor <= nxt_cor;
36
37
          END IF;
        ELSIF (pos_y = 95 and direcao_y = desce) THEN
38
39
           direcao_y := cima;
          IF (pos_x \neq 127 and pos_x \neq 0) THEN
40
            cor <= nxt_cor;
41
          END IF;
42
        END IF;
43
      END IF;
44
45
      IF (atualiza_pos_x = '1') THEN
        IF (pos_x = 0 \text{ and } direcao_x = esquerda) THEN
47
          cor <= nxt_cor;
48
49
          direcao_x:=direita;
        ELSIF (pos_x = 127 and direcao_x = direita) THEN
50
          cor <= nxt_cor;
          direcao_x := esquerda;
52
        END IF;
53
      END IF;
54
    END IF;
55
56
    END PROCESS;
57
    pixel <= "000" WHEN (estado = apaga_quadro)</pre>
58
    ELSE std_logic_vector(cor) WHEN (col = pos_x) and (line = pos_y)
59
    ELSE "000";
60
61
    custom_we <= '1' WHEN (col = pos_x) and (line = pos_y)</pre>
62
             else '0';
63
64
    -- O endereço de memória pode ser construído com essa fórmula simples,
65
66
    -- a partir da linha e coluna atual
    addr <= col + (128 * line);
67
69
     -- Processos que definem a FSM (finite state machine), nossa máquina
70
71
    -- de estados de controle.
72
    -- purpose: Esta é a lógica combinacional que calcula sinais de saída a partir
74
```

```
do estado atual e alguns sinais de entrada (Máquina de Mealy).
    -- type : combinational
76
77
    -- inputs : estado, fim_escrita, timer
    -- outputs: proximo_estado, atualiza_pos_x, atualiza_pos_y, line_rstn,
78
                line_enable, col_rstn, col_enable, we, timer_enable, timer_rstn
79
    logica_mealy: process (estado, fim_escrita, timer, custom_we)
    begin -- process logica_mealy
81
      case estado is
82
        when apaga_quadro \Rightarrow if fim_escrita = '1' then
83
                                proximo_estado <= inicio;</pre>
84
85
                                  proximo_estado <= apaga_quadro;</pre>
86
87
                                end if;
                                atualiza_pos_x <= '0';
88
89
                                atualiza_pos_y <= '0';
                                              <= '1';
                                line_rstn
                                              <= '1';
                                line_enable
91
                                                <= '1';
92
                                 col_rstn
                                                <= '1';
                                col_enable
93
                                                <= '1';
94
                                                <= '0';
95
                                timer_rstn
                                timer_enable <= '0';</pre>
96
97
98
    --codigo omitido
99
```

# Conclusão