Grupo 5 - Turma A

Sexto laboratório de Circuitos Digitais

MC 613 - Primeiro Semestre de 2010

Professor: Guido Araújo

HENRIQUE SERAPIÃO GONZALES RA: 083636 MARCELO GALVÃO PÓVOA RA: 082115 TIAGO CHEDRAOUI SILVA RA: 082941

7 de junho de 2010

Um detector de sequência de *n-bits* é um circuito bastante comum e de utilidades diversas. A implementação teve entradas unárias assíncronas nos *push buttons*, portanto foi necessária a sincronização das mesmas (Algoritmo 4). Ambas simulações possuem as mesmas entradas e mostram a detecção. Geralmente, pode ser implementado de duas formas diferentes:

1.1 Registrador de Deslocamento

Esse método é o mais simples, uma vez que usa um registrador de deslocamento de *n-bits* com saída paralela. Se todas as posições da saída forem iguais ao padrão, a sequência foi detectada.

No entanto, há um detalhe importante a se considerar: a saída só pode ser '1' se todos os n bits foram entrados (e corretamente). Logo, o registrador deve ser capaz de diferenciar nos bits de saída quais foram entrados pelo usuário e quais são de inicialização. Esse problema foi contornado usando um contador de bits entrados que não precisa contar além de n.

Essa implementação é totalmente genérica em relação ao padrão desejado.

1.2 Máquina de Estados

Usando uma máquina de estados, tem-se um comportamento mais analítico da detecção do padrão. Há n+1 estados, sendo um para cada próximo bit esperado do padrão e o último relativo também ao primeiro bit mas indicando que a sequência acabou de ser encontrada.

A dificuldade desse método está em determinar, para cada estado, qual é próximo estado em caso de falha no bit lido (função conhecida como failure function), o que é feito manualmente. Em caso de acerto no bit lido, o próximo estado é estado + 1. Uma vantagem em relação ao registrador é que não é preciso contar quantos bits entraram.

Essa implementação não consegue ser totalmente genérica devido à função de falha, porém basta construí-la para o padrão desejado.

Listing 1: Componente do detector de padrão 1.1 em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY pat_shift_det IS
    GENERIC (
      PAT_LEN: INTEGER := 8
6
    PORT (clk, rstn, en: IN STD_LOGIC;
9
          patt: IN STD_LOGIC_VECTOR(PAT_LEN-1 downto 0);
          inp: IN STD_LOGIC;
10
          shreq: OUT STD LOGIC VECTOR(PAT LEN-1 downto 0);
11
          ok: OUT STD_LOGIC);
13 END pat_shift_det;
14
15 ARCHITECTURE behav OF pat_shift_det IS
    SIGNAL qb: INTEGER range 0 to PAT_LEN := 0;
16
    SIGNAL x: STD_LOGIC_VECTOR(0 to PAT_LEN-1);
17
    --dados lidos são deslocados em x
18
19 BEGIN
    PROCESS (clk, rstn)
20
21
    BEGIN
```

```
IF (rstn = '0') THEN
        qb \ll 0;
23
         x <= (others => '0');
24
       ELSIF (rising_edge(clk)) THEN
25
         --desloca os bits caso uma entrada esteja ativa
26
         IF (en = '1') THEN
27
          x(0 \text{ to PAT\_LEN-2}) \le x(1 \text{ to PAT\_LEN-1});
28
          x(PAT_LEN-1) \le inp;
29
30
           IF (qb < PAT_LEN) THEN
31
32
            qb <= qb + 1; --incr número de bits lidos
           END IF;
33
34
         END IF;
      END IF:
35
36
   END PROCESS;
37
    shreg <= x;
38
39
   ok <= '1' WHEN (x = PATT and qb = PAT_LEN)
40
   ELSE '0';
41
42 END behav;
```

Listing 2: Top-level do detector 1.1 em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY pat_shift IS
   GENERIC (
     PAT_LEN: INTEGER := 8
6
    PORT (clk, rstn: IN STD_LOGIC;
          pb0, pb1: IN STD_LOGIC;
          shreg: OUT STD_LOGIC_VECTOR(PAT_LEN-1 downto 0);
10
          ok: OUT STD_LOGIC);
11
12 END pat_shift;
13
14 ARCHITECTURE behav OF pat_shift IS
15 CONSTANT PATT:
      STD_LOGIC_VECTOR(0 to PAT_LEN-1):="10110001";
16
17
    SIGNAL zero, um: STD_LOGIC; --sinais síncronos
18
    SIGNAL det_in, det_en: STD_LOGIC;
20 BEGIN
   bf0: ENTITY WORK.buff
21
22
     PORT MAP (clk, not pb0, zero);
    bf1: ENTITY WORK.buff
23
24
      PORT MAP (clk, not pb1, um);
25
26
     --Converte sinais para entrada binária
    det_in <= '1' WHEN um = '1'
27
    ELSE '0';
28
    det_en <= '1' WHEN (zero = '1' or um = '1')</pre>
30
    ELSE '0';
31
32
33  det0: ENTITY WORK.pat_shift_det
```

```
PORT MAP (clk, rstn, det_en, PATT, det_in, shreg, ok);
det_in, shreg, ok);
```

Listing 3: Top-level do detector ?? em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY pat_state IS
    PORT (clk, rstn: IN STD_LOGIC;
          pb0, pb1: IN STD_LOGIC;
          cur_st: OUT STD_LOGIC_VECTOR(2 downto 0);
          ok: OUT STD_LOGIC);
9
10 END pat_state;
11
12 ARCHITECTURE behav OF pat_state IS
    CONSTANT PAT_LEN: INTEGER := 8;
13
    SUBTYPE index is INTEGER range 0 to PAT_LEN-1;
14
    TYPE int_array is ARRAY(0 to PAT_LEN-1) OF index;
15
    CONSTANT PATT: --padrão desejado de busca
16
       STD_LOGIC_VECTOR(0 to PAT_LEN-1) := "10110001";
17
    CONSTANT FAIL: --próximo estado se a busca falhar em i
18
                   --deve ser coerente com o padrão PATT
19
       int\_array := (0, 1, 0, 2, 1, 3, 1, 0);
20
21
    SIGNAL zero, um: STD_LOGIC; --sinais síncronos
22
    SIGNAL st_no, nxt_st: INTEGER range 0 to PAT_LEN:=0;
23
    SIGNAL look_pos: index;
24
    --estados 0 e PAT_LEN correspondem ao primeiro bit,
25
    --mas no último a sequência acabou de ser encontrada
26
    --look_pos é o índice real do próximo bit esperado
27
28
    COMPONENT buff IS
29
30
      PORT (clk, d: IN STD_LOGIC;
          q: OUT STD_LOGIC);
31
    END COMPONENT buff;
32
33 BEGIN
    bf0: COMPONENT buff
34
35
      PORT MAP (clk, not pb0, zero);
    bf1: COMPONENT buff
36
      PORT MAP (clk, not pb1, um);
38
    PROCESS (clk, rstn, st_no, zero, um)
39
40
    BEGIN
      IF (rstn = '0') THEN
41
        st_no <= 0;
42
      ELSIF (rising_edge(clk)) THEN
43
         --Transição da Máquina de Estados
44
        IF (zero = '1' and PATT(look_pos) = '0') THEN
45
          st_no <= nxt_st;
46
        ELSIF (um = '1' and PATT(look_pos) = '1') THEN
47
          st_no <= nxt_st;
48
        ELSIF (zero = '1' or um = '1') THEN
49
          st_no <= FAIL(look_pos);
50
51
        END IF:
```

```
END IF;
    END PROCESS;
53
54
    --Saídas e sinais de controle da Máquina de Estados
55
    --Calcula próximo estado se a entrada vier correta
56
    PROCESS (st_no)
    BEGIN
58
      CASE st_no IS
59
        WHEN 0 to PAT_LEN-1 =>
60
          ok <= '0';
61
62
          look_pos <= st_no;
          nxt_st <= st_no + 1;
63
64
        WHEN PAT_LEN =>
          ok <= '1';
65
          look_pos <= 0;
66
67
          nxt_st <= 1;
      END CASE;
68
    END PROCESS;
69
70
    cur_st <= std_logic_vector(to_unsigned(st_no, 3));</pre>
72 END behav;
```

Listing 4: Componente de amostragem de push button (usado em vários projetos) em VHDI

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
4 ENTITY buff IS
5 PORT (clk, d: IN STD_LOGIC;
      q: OUT STD_LOGIC);
7 END buff;
8 --Essa entidade implementa uma verificação síncrona
9 -- da mudança de um botão (d). A saída é '1' quando
10 --o botão muda de low para high e '0' caso contrário.
11
12 ARCHITECTURE rtl OF buff IS
13 TYPE state_type IS (st_wait, st_high);
14 SIGNAL state: state_type;
15 BEGIN
16 PROCESS (clk) BEGIN
      IF (clk'event and clk = '1') THEN
17
        CASE state IS
18
          WHEN st_wait =>
            IF (d = '1') THEN
20
              state <= st_high;
21
22
            ELSE
             state <= st_wait;
23
24
            END IF;
          WHEN st_high =>
25
            IF (d = '0') THEN
26
              state <= st_wait;</pre>
27
            ELSE
28
             state <= st_high;
            END IF;
30
        END CASE;
31
     END IF;
32
33 END PROCESS;
```

```
34
    PROCESS (state, d) BEGIN
35
       CASE state IS
36
37
         WHEN st_wait =>
           IF (d = '1') THEN
38
                   '1';
40
             q <=
41
42
           END IF;
         WHEN st_high =>
43
           q <= '0';
44
       END CASE:
45
46
    END PROCESS;
47 END rtl;
```




Figura 1.1: Simulação do detector de padrão 1.1




Figura 1.2: Simulação do detector de padrão 1.2

Um detector de palavras em hexadecimal (4 bits) pode ser facilmente construído a partir de quatro componentes detectores com registrador de deslocamento da Questão 1 (Alg. 1), cada um recebendo paralelamente um fluxo de bits para detectar. Como esses detectores são genéricos, basta extrair os padrões da palavra COFFEE e enviar na entrada dos componentes.

A entrada do circuito é mais simples que a anterior: quatro bits são entrados por vez amostrados por um $push\ button$. As saídas correspondem a última letra lida no display de 7 segmentos e o led que indica detecção (AND lógico de todos os componentes). A simulação mostra sucintamente a ocorrência de detecção.

Listing 5: Top-level do detector de palavras em VHDL

¹ LIBRARY ieee;

```
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY word_detect IS
    PORT (clk, rstn: IN STD_LOGIC;
          x: IN STD_LOGIC_VECTOR(3 downto 0);
          nxt: IN STD_LOGIC;
9
          seg0: OUT STD_LOGIC_VECTOR(6 downto 0);
10
          ok: OUT STD_LOGIC);
11 END word_detect;
12
13 ARCHITECTURE behav OF word_detect IS
14
    CONSTANT W_LEN: NATURAL := 6;
15
16
    SUBTYPE hexa IS STD_LOGIC_VECTOR(3 downto 0);
17
    SUBTYPE stream IS
      STD_LOGIC_VECTOR(W_LEN-1 downto 0);
18
    TYPE hword IS ARRAY (3 downto 0) OF stream;
19
                               --COFFEE--
20
    CONSTANT WORDS: hword := ("101111",
21
                                "101111",
22
                                "001111",
23
24
                                "001100");
25
    SIGNAL sn_nxt: STD_LOGIC; --sinal sincrono
26
    SIGNAL last_x: hexa := x"0"; --último número entrado
27
28
    SIGNAL det_oks: STD_LOGIC_VECTOR(3 downto 0);
29
30
    COMPONENT conv_7seg IS
    PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
32
          y: OUT STD_LOGIC_VECTOR(6 downto 0));
33
34
      END COMPONENT conv_7seg;
35 BEGIN
    bf0: ENTITY WORK.buff
      PORT MAP (clk, not nxt, sn_nxt);
37
38
    pdet0: ENTITY WORK.pat_shift_det GENERIC MAP (6)
39
    PORT MAP (clk, rstn, sn_nxt, WORDS(0),
40
41
                   x(0), ok => det_oks(0));
    pdet1: ENTITY WORK.pat_shift_det GENERIC MAP (6)
42
      PORT MAP (clk, rstn, sn_nxt, WORDS(1),
43
                   x(1), ok => det_oks(1));
44
    pdet2: ENTITY WORK.pat_shift_det GENERIC MAP (6)
45
46
      PORT MAP (clk, rstn, sn_nxt, WORDS(2),
                   x(2), ok => det_oks(2));
47
    pdet3: ENTITY WORK.pat_shift_det GENERIC MAP (6)
48
     PORT MAP (clk, rstn, sn_nxt, WORDS(3),
49
                   x(3), ok => det_oks(3));
50
51
    PROCESS (clk, rstn)
52
53
    BEGIN
      IF (rstn = '0') THEN
54
        last_x <= x"0";
55
56
      ELSIF (rising_edge(clk)) THEN
              IF (sn_nxt = '1') THEN
57
58
          last_x <= x;</pre>
              END IF;
59
```

```
60 END IF;
61 END PROCESS;
62
63 s0: COMPONENT conv_7seg
64 PORT MAP (last_x, seg0);
65
66 ok <= '1' WHEN (det_oks = "1111")
67 ELSE '0';
68 END behav;
```




Figura 2.1: Simulação do detector de palavras

Utilizando as mega funções disponíveis para a FPGA, projetou-se, inicialmente, uma memória RAM de 64B com operações de escrita e leitura.RAM possui as seguintes pinagens:

- As linhas de endereço (6 bits para acesso a todas as posições dos bytes)
- Pinos de entradas e saídas de dados.
- E = Chip enable, possibilita utilização da RAM se valor é igual 1.
- W = write enable, possibilita escrita na ram se valor igual a 1.
- G = output enable, possibilita acessar dados lidos da RAM.

Vale a pena observar que se W= 1 e G = 1 representaria escrita e leitura simultâneas no mesmo endereço, logo, devido a inconsistência dessa ação, não é realizado nem escrita nem leitura.

Listing 6: Memória RAM de 64B em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
5 ENTITY ram 64B IS
     PORT
6
     (
                   :IN STD_LOGIC ;
8
        clk
                   : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
9
        input
                   : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        output
10
        address
                   : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
11
                   : IN STD_LOGIC; -- W write-enable
12
        wren
                   : IN STD_LOGIC;
                                     -- E chip-enable
13
        chipen
                                     -- G read-enable
                   : IN STD_LOGIC
14
        rden
15
     );
```

```
16 END ram_64B;
17
18 ARCHITECTURE behav OF ram_64B IS
     SIGNAL address_sig : STD_LOGIC_VECTOR (5 DOWNTO 0);
19
     SIGNAL clock_sig : STD_LOGIC ;
20
     SIGNAL clken_sig : STD_LOGIC ;
     SIGNAL data_sig: STD_LOGIC_VECTOR (7 DOWNTO 0);
22
     SIGNAL wren_sig, rden_sig: STD_LOGIC;
23
     SIGNAL q_sig : STD_LOGIC_VECTOR (7 DOWNTO 0);
24
25
26 COMPONENT ram1p IS
27
   PORT
28
     (
                  : IN STD_LOGIC := '1';
        clock
29
30
               : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        rdaddress : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
31
        rden : IN STD_LOGIC := '1';
32
        wraddress
                     : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
33
        wren : IN STD_LOGIC := '0';
34
               : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
35
36
37
38 END COMPONENT ram1p;
39
41 BEGIN
42 PROCESS (clk, wren, rden, chipen)
43 BEGIN
        IF(chipen = '1') THEN
44
            --write
            IF(wren='1' and rden ='0') THEN
46
              wren_sig <= '1';
47
              rden_sig <= '0';
48
            --read
49
           ELSIF(wren='0' and rden ='1') THEN
              wren_sig <= '0';
51
              rden_sig <= '1';
52
           --write and read -> nao
53
           ELSE
54
              wren_sig <= '0';
55
              rden_sig <= '0';
56
           END IF;
57
        ELSE
58
           wren_sig <= '0';
59
60
           rden_sig <= '0';
        END IF;
61
62 END PROCESS;
63
64 PROCESS(q_sig,chipen) BEGIN
         IF(chipen = '1') THEN
65
           output<=q_sig;
66
         ELSE
67
           output<= (others=>'Z');
68
        END IF;
70 END PROCESS;
71
73 ramlp_inst : ramlp PORT MAP (
```

```
clk,input,address,rden_sig,address,wren_sig,q_sig  
);  
6 END behav;
```

Posteriormente utilizando quatro módulos dos componente anterior projetamos um sistema de memória RAM com 256B.

Utilizando as 10 toggle switches, carrega-se os 10 bits de endereço no primeiro ciclo, já no segundo carrega-se os 8 bits de dados mais os bits de enable das operações de leitura e escrita.

Para a escolha da ram utilizamos um multiplexador que avaliam os 4 bits mais significativos do endereço. Se a ram é escolhida seu chi enable passa a valer 1 caso contrário 0.

Usamos os displays de 7 segmentos para apresentarem o resultado da operação da leitura da ram.

Listing 7: Memória RAM de 256B em VHDI

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
  ENTITY ram4x64B IS
5
6
     PORT
7
        clk
                  :IN STD_LOGIC ;
8
                  : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                                                           -- dados entrada
9
        input
10
        output
                : BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
11
        wren
                  : IN STD_LOGIC;
                                                            -- W write-enable
                 : IN STD_LOGIC;
                                                            -- G read-enable
        rden
12
        chmod
                    : IN STD_LOGIC
                                                            -- G read-enable
13
        modled
                     : OUT STD_LOGIC ;
                                                            -- G read-enable
14
        wrled
                   : OUT STD_LOGIC;
                                                            -- G read-enable
15
        rdled
                    : OUT STD_LOGIC ;
16
                                                            -- G read-enable
        seg1, seg0: OUT STD_LOGIC_VECTOR(6 downto 0)
                                                            --sete segmentos
17
18
19
     );
20 END ram4x64B;
21
22 ARCHITECTURE behav OF ram4x64B IS
23 SIGNAL sel:STD_LOGIC_VECTOR (3 DOWNTO 0);
24 SIGNAL q_sig,q_sig1,q_sig2,q_sig3,q_sig4 : STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
26
27 COMPONENT conv_7seg IS
     PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
28
           y: OUT STD_LOGIC_VECTOR(6 downto 0));
29
30 END COMPONENT conv_7seg;
31
32 COMPONENT ram_64B IS
33
     PORT
34
     (
35
        clk
                  :IN STD_LOGIC ;
        input
                  : IN STD_LOGIC_VECTOR (7 DOWNTO 0); -- dados entrada
36
                  : OUT STD_LOGIC_VECTOR (7 DOWNTO 0); -- saida
37
        output
                 : IN STD_LOGIC_VECTOR (5 DOWNTO 0); -- endereco
38
        address
                  : IN STD_LOGIC;
                                                         -- W write-enable
39
40
        chipen
                  : IN STD_LOGIC;
                                                         -- E chip-enable
        rden
                  : IN STD_LOGIC
                                                         -- G read-enable
41
42
     );
```

```
43 END COMPONENT ram_64B;
44
     TYPE state_type IS ( wraddress, wdata);
45
46
     SIGNAL state : state_type := wraddress;
    SIGNAL data_sig, address_sig: STD_LOGIC_VECTOR (7 DOWNTO 0):="000000000";
47
    SIGNAL chmod_sig, wren_sig, rden_sig: STD_LOGIC :='0'; --modo de amostrado
49
50 COMPONENT buff IS
   PORT (clk, d: IN STD_LOGIC;
51
          q: OUT STD_LOGIC);
52
53 END COMPONENT buff;
54
55
   BEGIN
56
   bf: COMPONENT buff
57
           PORT MAP (clk, chmod,chmod_sig);
59 bf1: COMPONENT buff
            PORT MAP (clk, wren, wren_sig);
60
61 bf2: COMPONENT buff
           PORT MAP (clk, rden, rden_sig);
62
64 wrled<='1' when wren= '1' else '0';
65 rdled<='1' when rden= '1' else '0';
66
    -- Transicoes da Maquina de Estados
67
68 PROCESS (state, clk)
     BEGIN
69
      IF (rising_edge(clk)) THEN
70
         CASE state IS
71
72
           WHEN wraddress => --leitura de enderço
               address_sig <= input;
73
               modled<='1';
74
          IF (chmod_sig='1') THEN
75
                state <=wdata;
76
               END IF;
77
           WHEN wdata =>
78
79
          data_sig<=input;
          modled<='0';
80
          IF (chmod_sig='1') THEN
81
82
                 state <= wraddress;
               END IF;
83
              END CASE;
84
      END IF:
85
86
   END PROCESS;
87
88
89 PROCESS(address_sig)
90 variable ram_sel:STD_LOGIC_VECTOR (1 downto 0);
91 BEGIN
92
      ram_sel:=address_sig(7 downto 6);
93
94
      case ram_sel is
        when "00" =>
95
           sel<="0001";
96
         when "01" =>
97
           sel<="0010";
98
         when "10" =>
99
            sel<="0100";
100
```

```
101
          when others =>
            sel<="1000";
102
103
      end case;
104 END PROCESS;
105
106
107 ram1: ram_64B PORT MAP (
          clk,data_siq,q_siq1,address_siq(5 downto 0),wren_siq,sel(0),not wren_siq);
108
109
110 ram2: ram_64B PORT MAP (
111
          clk,data_sig,q_sig2,address_sig(5 downto 0),wren_sig,sel(1),not wren_sig
112
113
114 ram3: ram_64B PORT MAP (
          clk,data_siq,q_siq3,address_siq(5 downto 0),wren_siq,sel(2),not wren_siq
115
116
117
118 ram4: ram_64B PORT MAP (
          clk,data_sig,q_sig4,address_sig(5 downto 0),wren_sig,sel(3),not wren_sig
119
120
121
122
123
      PROCESS (clk)
      BEGIN
124
          IF (clk'event and clk = '1') THEN
125
             IF(rden_sig ='1') THEN
126
             case sel is
127
                when "0001" =>
128
                   output<=q_sig1;
129
130
                when "0010"=>
                   output<=q_sig2;
131
                when "0100" =>
132
133
                   output <= q_sig3;
                when others =>
134
                   output<=q_sig4;
             end case;
136
             END IF;
137
          END IF;
138
      END PROCESS;
139
140
      --leitura da memoria RAM
141
       cseg0: COMPONENT conv_7seg
^{142}
         PORT MAP (output(3 downto 0), seg0);
143
      cseq1: COMPONENT conv_7seq
144
145
          PORT MAP (output (7 downto 4), seg1);
146
147
148 END behav;
```

A via de dados especificada é bastante simples, mas representa a decodificação das instruções e uso de barramento de uma CPU. Basicamente, há uma série de multiplexadores envolvidos: (i) escolha da operação, (ii) escolha do registrador de origem/destino, (iii) uso do barramento, etc.

Com uma implementação comportamental em VHDL é fácil fazer essa lógica usando índices de um vetor de registradores (incluindo um para a saída). Note que a saída é a *amostra* do valor do registrador quando ocorre a operação 10.

A demonstração é feita com clock manual, entrada paralela (4-bits) e saída em 7-segmentos. A simulação mostra alguns exemplos do funcionamento de cada OpCode.

Listing 8: Top-level da via de dados em VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY via_dados IS
    PORT (clk, rstn: IN STD_LOGIC;
          opcode: IN STD_LOGIC_VECTOR(5 downto 0);
           inp: IN STD_LOGIC_VECTOR(3 downto 0);
8
           outp: OUT STD_LOGIC_VECTOR(3 downto 0);
          seg0: OUT STD_LOGIC_VECTOR(6 downto 0));
10
11 END via_dados;
12
13 ARCHITECTURE behav OF via_dados IS
14
    SUBTYPE reg IS STD_LOGIC_VECTOR(3 downto 0);
    TYPE vreg IS ARRAY(0 to 3) OF reg;
15
    SUBTYPE reg_index IS NATURAL range 0 to 3;
16
17
    SIGNAL regs: vreg;
18
19
    SIGNAL opr: STD_LOGIC_VECTOR(1 downto 0);
    SIGNAL rd, rs: reg_index;
20
    SIGNAL reg_disp: reg;
22
    COMPONENT conv_7seg IS
23
    PORT (x: IN STD_LOGIC_VECTOR(3 downto 0);
24
          y: OUT STD_LOGIC_VECTOR(6 downto 0));
25
    END COMPONENT conv_7seg;
26
27 BEGIN
28
     --decodifica parâmetros de controle
    opr <= opcode(5 downto 4);
29
    rd <= to_integer(unsigned( opcode(3 downto 2) ));</pre>
30
    rs <= to_integer(unsigned( opcode(1 downto 0) ));</pre>
31
32
    PROCESS (clk, rstn)
33
34
      IF (rstn = '0') THEN
35
         regs <= (others => x"0");
36
         reg_disp <= x"0";</pre>
37
      ELSIF (rising_edge(clk)) THEN
38
         CASE opr IS
39
           WHEN "00" =>
40
             regs(rd) <= regs(rs);
41
           WHEN "01" =>
42
             regs(rd) <= inp;
43
           WHEN "10" =>
44
             --memoriza o conteudo atual do registrador
45
46
             --para mostrar no display
             reg_disp <= regs(rs);</pre>
47
48
           WHEN others =>
49
```

```
50 END CASE;
51 END IF;
52 END PROCESS;
53
54 S0: COMPONENT conv_7seg
55 PORT MAP (reg_disp, seg0);
66 outp <= reg_disp;
57 END behav;
```




Figura 4.1: Simulação da via de dados

Utilizando o módulo vgacon e o arquivo de exemplo disponibilizado, que contém uma demonstração de uma bola percorrendo o espaço visível e quicando nas laterais do monitor promovemos alterações de modo que a bola deixasse um rastro pelo caminho percorrido criando uma variável que não permitiria a escritam em posições anteiriores percorridas pela bola e criamos o processo atualiza_cor para a alteração da cor da bola sempre que ela mudasse de direção, ou seja nos cantos da tela. Vale a observar que ao ocorrem mudanças tanto na direção vertical quanto horizontal a cor deveria mudar somente uma vez, para isso adicionamos as condições nas linhas 35 e 40 do código abaixo.

Posteriormente criamos a função de reset que cria um novo estdado chamado apaga_quadro (ver linha 83 do código abaixo), que retorna a bola ao pixel na posição (0,0), ponto superior esquerdo da tela, e apaga os rastros na tela.

O arquivo no formato MIF disponibilizado é usado para especificar conteúdo inicial da RAM, como deveríamos ter uma tela preta, alteramos o arquivo para que todos os campos passassem a ter um valor 0.

Listing 9: Arquivo responsável pelo comportamento da bola

```
-- posição da bola (sinais pos_x e pos_y). Caso contrário,
    -- o pixel é preto.
11
12
    atualiza_cor: PROCESS (clk27M, rstn, cor)
13
      type direcao_t_x is (direita, esquerda);
14
      type direcao_t_y is (desce, cima);
      variable direcao_x : direcao_t_x := direita;
16
      variable direcao_y : direcao_t_y := desce;
17
18
    VARIABLE nxt_cor: UNSIGNED(2 downto 0);
19
20
    BEGIN
    IF (cor = "111") THEN
21
22
      nxt_cor := "001";
23
24
      nxt_cor := cor + "001";
25
    END IF;
26
      IF (rstn = '0') THEN
         cor <= "001";
28
         direcao_v := desce;
29
30
         direcao_x := direita;
      ELSIF (clk27M'event and clk27M = '1') THEN
31
      IF (atualiza_pos_y = '1' ) THEN
32
        IF (pos_y = 0 and direcao_y = cima) THEN
33
           direcao_y := desce;
34
          IF (pos_x /= 127 and pos_x /= 0) THEN
35
            cor <= nxt_cor;
36
37
          END IF;
        ELSIF (pos_y = 95 and direcao_y = desce) THEN
38
          direcao_y := cima;
          IF (pos_x /= 127 and pos_x /= 0) THEN
40
            cor <= nxt_cor;
41
          END IF;
42
        END IF:
43
44
      END IF:
45
      IF (atualiza_pos_x = '1') THEN
46
        IF (pos_x = 0 \text{ and } direcao_x = esquerda) THEN
47
          cor <= nxt_cor;
48
49
          direcao_x:=direita;
        ELSIF (pos_x = 127 and direcao_x = direita) THEN
50
          cor <= nxt_cor;
51
          direcao_x := esquerda;
52
        END IF;
53
54
      END IF;
    END IF;
55
    END PROCESS;
56
57
    pixel <= "000" WHEN (estado = apaga_quadro)</pre>
58
    ELSE std_logic_vector(cor) WHEN (col = pos_x) and (line = pos_y)
59
    ELSE "000";
60
61
    custom_we <= '1' WHEN (col = pos_x) and (line = pos_y)</pre>
62
63
64
    -- O endereço de memória pode ser construído com essa fórmula simples,
65
66
    -- a partir da linha e coluna atual
   addr <= col + (128 * line);
```

```
69
     -- Processos que definem a FSM (finite state machine), nossa máquina
70
    -- de estados de controle.
71
72
    -- purpose: Esta é a lógica combinacional que calcula sinais de saída a partir
74
              do estado atual e alguns sinais de entrada (Máquina de Mealy).
75
    -- type : combinational
76
    -- inputs : estado, fim_escrita, timer
77
    -- outputs: proximo_estado, atualiza_pos_x, atualiza_pos_y, line_rstn,
78
                line_enable, col_rstn, col_enable, we, timer_enable, timer_rstn
79
80
    logica_mealy: process (estado, fim_escrita, timer, custom_we)
    begin -- process logica_mealy
81
      case estado is
82
        when apaga_quadro => if fim_escrita = '1' then
                                proximo_estado <= inicio;</pre>
84
                               else
85
                                  proximo_estado <= apaga_quadro;</pre>
86
                                end if;
87
                                atualiza_pos_x <= '0';
88
                                atualiza_pos_y <= '0';
89
                                               <= '1';
                                line_rstn
                                             <= '1';
                                line_enable
91
                                col_rstn
                                             <= '1';
                                               <= '1';
                                col_enable
93
                                               <= '1';
94
                                timer_rstn
                                               <= '0';
95
                                timer_enable <= '0';</pre>
96
98
    --codigo omitido
99
```

Conclusão