Sistemas Digitais II (PCS3225) Agosto de 2020

Tópicos

Projeto de Sistemas Digitais

- Metodologia de projeto
- Projeto Exemplo: Multiplicador
- Exercício: Raiz Inteira

• Referências:

Haskell & Hanna, **Digital Design using Digilent FPGA Boards** – capítulo 9 Gajski, **Principles of digital design** - Capítulo 8 W.V. Ruggiero & C.B. Margi, **Capítulo 1: Metodologia de Projeto Estruturado para Sistemas Digitais**. Apostila de PCS2022


Desenvolvimento de Circuitos Digitais

- Circuitos combinatórios e sequenciais
 - Pequenos circuitos: portas lógicas, mapas de Karnaugh, tabelas verdade, somadores, etc;
 - Circuitos maiores: componentes MSI (mux, decodificadores, etc), ULA, circuitos sequenciais, diagrama de transição de estados.
- Contudo, sistemas mais complexos precisam de técnicas de projeto mais abstratas e sistemáticas.

Metodologia de Projeto Estruturado


- Uma metodologia apresenta uma sequência de atividades que levam a um desenvolvimento organizado de um sistema digital;
- Conceitos importantes:
 - Divisão do sistema digital em fluxo de dados e unidade de controle;
 - Concepção e organização hierárquica de módulos de projeto;
 - Projeto voltado para a síntese do circuito.

SISTEMA DIGITAL =
 Fluxo de Dados + Unidade de Controle




Fluxo de Dados

- responsável pelo armazenamento, roteamento, combinação e processamento em geral dos DADOS.
- composto principalmente por:
 - registradores, contadores, deslocadores;
 - memórias;
 - unidades funcionais gerais (somadores, ULAs, comparadores, etc).
- recebe COMANDOS da unidade de controle.



Unidade de Controle

- Entradas:
 - COMANDOS externos para o sistema digital, e
 - Sinais de **STATUS** (**CONDIÇÃO**) vindos do fluxo de dados
- Saídas:
 - Sinais de CONTROLE para o fluxo de dados;
 - Pode gerar SAÍDAS DE CONTROLE externas (e.g., fim)



Unidade de Controle


- responsável pelo sequenciamento das operações realizadas pelo sistema digital.
- Ações principais:
 - Iniciar e terminar operações;
 - Testar condições;
 - Decidir ações futuras;
- modelo baseado em uma máquina de estados.

Metodologia de Projeto

- Passos do método
 - Obter uma descrição verbal do circuito;
 - 2. Desenvolver um **pseudocódigo** do algoritmo;
 - 3. Elaborar um diagrama ASM de alto nível;
 - 4. Selecionar **elementos do fluxo de dados** para as operações e conectá-los;
 - 5. Identificar **sinais de** *status* **e de controle** dos elementos fluxo de dados;
 - 6. Especificar a **FSM da unidade de controle**;
 - 7. Verificar conexão do fluxo de dados e da unidade de controle.


Projeto Exemplo

Especificação: multiplicador




Fonte: W.V. Ruggiero & C.B. Margi. Capítulo 1: Metodologia de Projeto Estruturado para Sistemas Digitais. Apostila de PCS2022.

 Especificação: multiplicador (descrição textual ou verbal)



Para exemplificar, considere o projeto de um circuito multiplicador de dois números de 4 bits. O circuito recebe dois números através das vias V_A e V_B , ambas com 4 bits de largura, e começa a multiplicar esses dois números quando o sinal de START (via de 1 bit) vai para 1. Depois que a multiplicação termina (não se sabe a priori quanto tempo vai levar), o circuito multiplicador coloca o resultado na via de 8 bits V_{RESULT} e coloca o sinal READY em 1.

2. Escolha do algoritmo de multiplicação



Definimos que o multiplicador utilizará o algoritmo de multiplicação por somas sucessivas. De maneira simples, podemos descrever o algoritmo com a seguinte sequência de passos:

- Após Start: carregar V_A e V_B , e inicializar resultado em zero
- Enquanto multiplicador for diferente de 0
 - Somar o valor do multiplicando ao resultado
 - Subtrair 1 do multiplicador
- Ready=1 e retorna resultado

2. Escolha do algoritmo de multiplicação

Definimos que o multiplicador utilizará o algoritmo de multiplicação por somas sucessivas.

Exemplo:

$$5x3 = 3 + 3 + 3 + 3 + 3$$

2. Pseudocódigo do algoritmo de multiplicação

- Após Start: carregar V_A e V_B, e inicializar resultado em zero
- Enquanto multiplicador for diferente de 0
 - Somar o valor do multiplicando ao resultado
 - Subtrair 1 do multiplicador
- Ready=1 e retorna resultado

- Necessidade de sinais de controle para início e fim da operação; entradas carregadas em registradores

Vamos detalhar um pouco o algoritmo:

Portas de entrada: Va, Vb e start

Portas de saída: Vresult e ready

Variáveis: ra, rb e result

- while (start==0);
- ra = Va;
- rb = Vb;
- result=0;
- while (rb!=0)
 - result = result + ra;
 - rb = rb 1;
- ready = 1;
- Vresult = resultado;

Em algum momento, precisamos zerar a saída "ready"

Portas de entrada: Va, Vb e start


Portas de saída: Vresult e ready

Variáveis: ra, rb e result


- while (start==0) ready=0;
- ra = Va;
- rb = Vb;
- result=0;
- while (rb!=0)
 - result = result + ra;
 - rb = rb 1;
- ready = 1;
- Vresult = resultado;

- 3. Diagrama ASM de alto nível
- No fim, precisamos de uma máquina de estados que controle um algoritmo no fluxo de dados.
- Um algoritmo pode ser representado por um diagrama ASM de alto nível:
- Operações sobre os dados (variáveis) dentro dos estados (saídas de Moore);
- Condições sobre os dados dentro das caixas de decisão (para IFs e laços);
- Esse diagrama nos dá o "esqueleto" da MEF da Unidade de Controle, que será detalhada mais tarde.

- while (start==0) ready=0;
- ra = Va;
- rb = Vb;
- result=0;
- while (rb!=0)
 - result = result + ra;
 - rb = rb 1;
- ready = 1;
- Vresult = resultado;



4. Elementos do fluxo de dados (FD)



4. Elementos do fluxo de dados (FD)

- Alocamos componentes para armazenar variáveis
 - ex: registradores, contadores, memórias
- Alocamos componentes para operar dados e gerar os sinais de condição:
 - ex: ULA, somadores, subtratores, deslocadores, comparadores
- Conectamos os componentes:
 - fios, multiplexadores, barramentos

4. Elementos do fluxo de dados (FD)

- Após Start: carregar V_A e V_B, e inicializar resultado em zero
 Enquanto o multiplicador não for igual a 0
 Somar multiplicando ao resultado
 Subtrair 1 do multiplicador
- Registradores
 (Ra, Rb: 4 bits; result: 8 bits)
 Detector de 0
 Somador
 Subtrator de 1


result: sinal de reset

5a. interconexões: Ra <= Va
Rb <= Vb

5b. interconexões: result <= somador
somador <= (Ra, result)


5c. interconexões: Rb <= subtrator
subtrator <= (Rb, 1)

• 4. Fluxo de Va Vb 4 bits **Dados** 4 bits 8 bits 4 bits rst rst Ra result Rb ce 8 bits 4 bits 4 bits 4 bits 4 bits 8 bits 8 bits Zrb 23 Vresult




6. Detalhar ASM da unidade de controle

- A Unidade de controle pode ser projetada a partir do diagrama ASM de alto nível:
 - Substitua cada operação sobre os dados pelos sinais de controle que devem ser ativados
 - Substitua condições sobre os dados pelos sinais de status correspondentes




7. Conexão de FD e UC

- Clock do FD é a negação do clock da UC!




Por que inverter o clock no FD?

Vejamos um exemplo simples onde não invertemos...



Por que inverter o clock no FD?


Comparando com o clock invertido no FD...




- Podemos assumir que o clock será o mesmo para UC e FD
- Nesse caso, precisaríamos levar em conta o atraso de um estado na atualização dos valores dos registradores
- Tipicamente, isso leva a um diagrama ASM com um número maior de estados
- Podemos fazer isso com o Multiplicador, no que chamaremos de Multiplicador v2


3. Diagrama ASM de alto nível (v2)


- Quando a MEF entra em X1 ou X2, o enable do registrador Rb é ativado
- Isso faz com Rb seja atualizado na próxima borda de subida do clock no FD
- Se a transição da máquina acontecer nesta mesma borda, testaremos o valor antigo de Rb
- Precisamos do estado dummie loop






6. Detalhar ASM da unidade de controle (v2)





7. Conexão de FD e UC (v2)

- Clock do FD é igual ao clock da UC!



EXERCÍCIO (RESOLVIDO): RAIZ INTEIRA

Raiz Inteira

 Projetar circuito de cálculo da raiz quadrada, baseado no algoritmo abaixo.

```
unsigned long sqrt(unsigned long a) {
    unsigned long square = 1;
    unsigned long delta = 3;
    while(square <= a) {
        square += delta;
        delta += 2;
    }
    return (delta/2 - 1);
}</pre>
```

DICA: veja vídeo em https://www.youtube.com/watch?v=38md9YNPee0

Raiz Inteira

Exemplo de execução do algoritmo


```
sqrt(51)=?
```

```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```


```
a, square, delta, delta/2-1
51,
    1,
           З,
51,
    4, 5,
   9, 7,
51,
51, 16, 9,
51, 25,
          11,
51, 36,
          13,
51,
     49,
          15,
51,
     64,
          17,
```

- Pseudocódigo e ASM de alto nível
 - Comece o projeto com a elaboração de um diagrama ASM de alto nível que modela o funcionamento do circuito;
 - Considere um sinal de entrada go que inicia o cálculo e uma saída done que avisa do seu término;
 - Solução nos próximos slides...


```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```



ASM de alto nível



```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```





- Fluxo de dados
 - Quais os elementos do fluxo de dados?


```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```

Fluxo de Dados

```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```









- Fluxo de dados
 - Como inicializar, com valores adequados, as variáveis square e delta?
 - Em VHDL, podemos definir o valor armazenado por um registrador quando resetado

```
unsigned long sqrt(unsigned long a) {
    unsigned long square = 1;
    unsigned long delta = 3;
    while(square <= a) {
        square += delta;
        delta += 2;
    }
    return (delta/2 - 1);
}</pre>
```

- A Unidade de controle pode ser projetada a partir do diagrama ASM de alto nível:
 - Substitua cada operação sobre os dados pelos sinais de controle que devem ser ativados
 - Substitua condições sobre os dados pelos sinais de status correspondentes


```
unsigned long sqrt(unsigned long a) {
   unsigned long square = 1;
   unsigned long delta = 3;
   while(square <= a) {
      square += delta;
      delta += 2;
   }
   return (delta/2 - 1);
}</pre>
```






Conexão FD e UC

Clock do FD é a <u>negação</u> do clock da UC!




```
unsigned long sqrt(unsigned long a) {
    unsigned long square = 1;
    unsigned long delta = 3;
    while(square <= a) {
        square += delta;
        delta += 2;
    }
    return (delta/2 - 1);
}</pre>
```

- Novamente, podemos projetar uma solução assumindo que o clock da UC é igual ao clock do FD
- Isso alteraria o diagrama ASM de alto nível
- Consequentemente, alteraria a Máquina de Estados da Unidade de Controle



Conexão FD e UC (v2)


Clock do FD é igual ao clock da UC!



```
unsigned long sqrt(unsigned long a) {
    unsigned long square = 1;
    unsigned long delta = 3;
    while(square <= a) {
        square += delta;
        delta += 2;
    }
    return (delta/2 - 1);
}</pre>
```

APÊNDICE: PROJETO MÁXIMO DIVISOR COMUM

 Circuito que calcula o máximo divisor comum de dois números inteiros positivos a e b.




Referência: **D'Amore**, VHDL: descrição e síntese de circuitos digitais, 2ª edição, 2012. Capítulo 16.

Algoritmo de Euclides:

Ex.: mdc (15,10)

	b	
15	10	a≠b e a>b → a = a-b
		$a\neq b$ e a <bb></bb> b = b-a
5	5	$a=b \rightarrow mdc=a$

Diagrama ASM de alto nível




Vamos analisar:


as <u>operações</u> executadas;

– os <u>recursos necessários</u> para realizá-las;

– as <u>etapas necessárias</u> para realizá-las.


Armazena valores de "a_en" e "b_en"








• Enquanto a ≠ b









- Enquanto a ≠ b
 Se a > b → operação de subtração (a -b)

```
while(inicio =1){
   fim = 0
  a = a en;
  b = b en;
  while (a /= b) {
     if (a > b) a = a -b;
    else b = b -a;
  mdc = a;
   fim = 1:
```








 Enquanto a ≠ b
 Se a > b → operação de subtração (a - b)
 Armazena em "a" while(inicio =1) { b_en a_en fim = 0;Х a = a en;**s1** — sel b = b en;while (a /= b) { / ⊣hab if (a > b) a = a -b; **h1**—hab else b = b -a; mdc = a;fim = 1;armazenamento na transição de ck Χ Clock do FD X - V b a - b V Χ ck $\chi > \gamma$ $X \neq y$ 15 10 а a≠ b a > b + h2 5 b inicio → h1 controle a-b fim



Roberto d'Amore - VHDL: Descrição e Síntese de Circuitos Digitais - Capítulo 16 - versão 1.2

Enquanto a ≠ b
 Se não, a > b → subtração (b - a)
 Armazena em "b"




飘

Roberto d'Amore - VHDL: Descrição e Síntese de Circuitos Digitais - Capítulo 16 - versão 1.2

Com a = b • Armazena "a" em "mdc" • Altera valor de "fim"

```
while (inicio =1) {
                                                                 b en-
                                             a en
   fim = 0;
   a = a en;
                                           s1 — sel
                                                                s2— sel
   b = b en;
   while (a /= b) {
      if (a > b) a = a -b;
                                                                h2—hab
                                           h1—hab
      else b = b -a;
   mdc = a;
                                                      а
   fim = 1;
                                                   а
                                                   Χ
                                                                       Х
                              b
          а
                                                   X - y
                                                                        y - x
                                                 a - b
                                                                      b - a
          Χ
           X \neq V
                         \chi > \gamma
                                      → s1
               a = b
                                      → h2
                                                            ∤hab
                                                        x1 –
  inicio
                                     → h1
                 controle
                                                                             → mdc
                                      → fim
```





 Fluxo de dados e b_en a en -Unidade de controle sel sel s1 hab hab h1 -Clock do FD é a negação do clock da UC! a b b b b a a a X X ► x1 x > y $X \neq y$ y - X a - b b-a a≠ b a>b s1 a diferente maior ► h2 x1 hab inicio h1 unidade de controle fim ck mdc

16.12

Roberto d'Amore - VHDL: Descrição e Síntese de Circuitos Digitais - Capítulo 16 - versão 1.2

- Depois de definidos os módulos do fluxo de dados:
 - devemos estabelecer a <u>sequência de operações</u> do conjunto (como o processamento será executado);
 - responsabilidade da unidade de controle.
- O projeto completo define as :
 - operações executadas: fluxo de dados; e
 - mudanças de estados da máquina: unidade de controle.

Diagrama ASM de alto nível





Diagrama ASM de alto nível → ASM






Diagrama ASM de alto nível






Diagrama ASM da Unidade de controle





- Novamente, podemos projetar uma solução assumindo que o clock da UC é igual ao clock do FD
- Isso alteraria o diagrama ASM de alto nível
- Consequentemente, alteraria a Máquina de Estados da Unidade de Controle

Diagrama ASM de alto nível (v2)






Diagrama ASM da Unidade de controle (v2)





Apêndice: Multiplicador v2 - Implementação em VHDL

```
library IEEE;
use IEEE.STD LOGIC 1164. all;
use IEEE.STD LOGIC ARITH. all;
use IEEE.STD LOGIC UNSIGNED. all;
use IEEE.STD_LOGIC_MISC.all;
entity multiplicador fd4bits is
  port (
        va : in std logic vector(3 downto 0);
        vb : in std logic vector(3 downto 0);
        clk : in std logic;
        cea: in std logic;
        ceb : in std logic;
        cer : in std logic;
        dcb : in std logic;
        cler : in std_logic;
        vresult : out std logic vector (7 downto 0);
        zrb : out std logic
  );
end entity;
```

```
architecture behavioral of multiplicador fd4bits is
component registradornbits
  generic(size : integer);
 port (
        d: in std_logic_vector((size - 1) downto 0);
        clk : in std logic;
        ce : in std logic;
        r : in std logic;
        q : out std logic vector ((size - 1) downto 0)
  );
end component;
component addernbits
  generic(size : integer);
 port (
        a : in std logic vector((size - 1) downto 0);
        b : in std_logic_vector((size - 1) downto 0);
        c : out std_logic_vector((size - 1) downto 0)
end component;
```

```
component subtractor1nbits
  generic(size : integer);
  port (
        a : in std logic vector((size - 1) downto 0);
        c : out std logic vector ((size - 1) downto 0)
  );
end component;
signal qa : std logic vector(3 downto 0);
signal db : std logic vector(3 downto 0);
signal qb : std logic vector(3 downto 0);
signal dresult : std logic vector(7 downto 0);
signal qresult : std logic vector(7 downto 0);
signal andder: std logic vector(7 downto 0);
signal badder : std_logic_vector(7 downto 0);
signal cadder: std logic vector(7 downto 0);
signal asub : std logic vector(3 downto 0);
signal csub : std logic vector(3 downto 0);
```

```
begin
ra : registradornbits
          generic map(size => 4)
         port map(
         d \Rightarrow va
          c1k => c1k.
         ce => cea,
         r => '0',
         q \Rightarrow qa
);
rb : registradornbits
          generic map(size => 4)
         port map(
         d \Rightarrow db,
          clk => clk,
         ce => ceb,
         r => '0'
         q \Rightarrow qb
);
```

```
result : registradornbits
        generic map(size => 8)
        port map(
        d => dresult,
        c1k => c1k.
        ce => cer.
        r \Rightarrow cler
        q => qresult
);
adder : addernbits
        generic map(size => 8)
        port map(
                 a => aadder.
                 b => badder.
                 c => cadder
        );
```

```
sub1 : subtractor1nbits
        generic map(size => 4)
        port map(
                 a => asub,
                 c => csub
        );
db \le vb when dcb = '0' else
                 csub when dcb = '1' else
                 X"0";
dresult <= cadder:
aadder <= X"0" & qa;
badder <= qresult;
asub <= qb;
vresult <= qresult;
zrb <= NOR REDUCE(qb);</pre>
end behavioral;
                                     79
```

Implementação em VHDL (unidade de controle)

```
library IEEE;
use IEEE.STD LOGIC 1164. all;
use IEEE.STD LOGIC ARITH. all;
use IEEE.STD LOGIC UNSIGNED. all;
entity multiplicador ctrl4bits is
  port (
        start : in std logic;
        zrb : in std logic;
        clk: in std logic;
        ready : out std logic;
        cea : out std logic;
        ceb : out std logic;
        cer : out std logic;
        dcb : out std logic;
        cler: out std logic
  );
end entity;
```

 Implementação em VHDL (unidade de controle)

Implementação em VHDL (unidade de controle)

```
process (estado atual, start, zrb)
begin
      case estado_atual is
               when swait =>
                        if(start = '1') then
                                 proximo estado <= sx1;
                        else
                                 proximo estado <= swait;
                        end if:
               when sx1 \Rightarrow
                        proximo estado <= sloop;
               when sloop =>
                        if(zrb = '0') then
                                 proximo estado <= sx2:
                        else
                                proximo estado <= sfins;
                        end if:
               when sx2 \Rightarrow
                        proximo estado <= sloop;
               when sfins =>
                        if(start = '0') then
                                proximo estado <= swait;
                        else
                                proximo estado <= sfins;
                        end if:
      end case;
end process;
```

 Implementação em VHDL (unidade de controle)

```
process (estado atual)
      begin
               case estado atual is
              when swait =>
                       cea <= '0';
                       ceb <= '0':
                       cer <= '0':
                       dcb <= '0':
                       cler <= '0';
                       ready <= '0':
              when sx1 =>
                       cea <= '1';
                       ceb <= '1':
                       cer <= '1':
                       dcb <= '0';
                       cler <= '1';
                       ready <= '0';
```

```
when sloop =>
                    cea <= '0';
                    ceb <= '0':
                    cer <= '0':
                    dcb <= '0':
                    cler <= '0';
                    ready <= '0';
           when sx2 \Rightarrow
                    cea <= '0':
                    ceb <= '1':
                    cer <= '1';
                    dcb <= '1':
                    cler <= '0':
                    ready <= '0';
           when sfins =>
                    cea <= '0';
                    ceb <= '0':
                    cer <= '0':
                    dcb <= '0':
                    cler <= '0';
                    ready <= '1';
        end case:
  end process;
end behavioral:
                              83
```