
#### UNIOESTE – Universidade Estadual do Oeste do Paraná Centro de Engenharias e Ciências Exatas Campus de Foz do Iguaçu

### Arquitetura MIPS

Prof.: Fabiana Frata Furlan Peres

### Organização Interna de um Computador



#### Formato das Instruções

• Formato R:

|--|


• Formato I:

op rs rt const/end	op	rs	rt	const/end
--------------------	----	----	----	-----------

• Formato J:

op	end
----	-----

# Implementação da ULA (operações de AND e OR)



### Multiplexador com 8 entradas




Figure 3-11. An eight-input multiplexer circuit.

### Decodificador 3x8






Figure 3-13. A 3-to-8 decoder circuit.

# Implementação da ULA (operação de soma com 1 bit)




# Implementação da ULA (operação de soma com 32 bits)



# Implementação da ULA (operação de soma, subtração, AND e OR)


• 
$$a - b => a + (-b) => a + \overline{b} + 1$$




### Implementação da ULA (operação de slt)

- slt c, a, b //if a<b then c=1; else c=0;
- 1) se a-b = numero negativo then c=1;
- 2) se a-b = numero positivo then c= 0;


# Implementação da ULA (executa operação de slt)






a.


# Implementação da ULA (operação de slt)




#### Implementação da ULA




### Implementação da ULA



### Organização Interna de um Computador




### Visão abstrata da Implementação do Sub conjunto da MIPS




#### Implementação do conjunto de Registradores

- Estrutura básica:
  - Latches




 O estado muda sempre que a entrada mudar e o sinal de clock estiver ativo;




#### Implementação do conjunto de Registradores


- Estrutura básica:
  - flip-flops




o estado muda somente na transição do clock




### Implementação do conjunto de Registradores (leitura)



### Implementação do conjunto de Registradores (escrita)



#### Implementação do conjunto de Registradores 4x3



**Figure 3-29.** Logic diagram for a  $4 \times 3$  memory. Each row is one of the four 3-bit words. A read or write operation always reads or writes a complete word.

### Elementos necessários para a implementação do Sub conjunto da MIPS

