

Southchip_Study_2

南芯 SAE 入职前学习总结（二）

Gate Driver • MOSFET Switching • Loss Trade-off • VDS Margin • Coss

本册范围：承接《Southchip_Study_1》，从分离式栅极电阻、Gate Driver、Miller Plateau 开始，整理到 MOSFET 选型、耐压裕量、VDS 尖峰与 Coss。RC Snubber 的具体设计尚未进入，本册不展开。

目标：从“会看 MOS 参数”进一步过渡到“能用波形和损耗机理做 SAE Debug”。

学习路线

- 1 分离式栅极电阻：为什么开通与关断要不同速度
- 2 Gate Driver Source/Sink 与 Gate Charge
- 3 Miller Plateau：Rg 如何改变 dv/dt 与开关损耗
- 4 Gate Drive Loss 与高频下的驱动发热
- 5 MOSFET 选型：RDS(on)、Qg、Qgd、Coss、Qrr 的权衡
- 6 高电流/高频工作点下，损耗主导项如何变化
- 7 MOS 耐压裕量与 VDS Overshoot
- 8 Coss、ZVS 与寄生 LC 振铃
- 9 SAE 快速排查清单与本阶段易错点

1. 分离式 Gate Resistor: 开通慢一点, 关断强一点

在半桥中, 单一 Gate 电阻很难同时兼顾 EMI、振铃、开关损耗和抗 Miller 误导通。工程上常通过二极管把 Gate 充电与放电路径分开, 使 R_{g_on} 与 R_{g_off} 独立。

$$R_{g_on} > R_{g_off} \rightarrow \text{Turn-on 较慢, Turn-off 较强}$$

开通侧的主要目的

- 适当增大 R_{g_on} , 限制 Gate 充电电流。
- 降低开通 dv/dt 、 di/dt , 减轻 SW 节点 ringing 与 EMI。
- 降低高边快速开通对另一颗 MOS 的 Miller 耦合。

关断侧的主要目的

- 适当减小 R_{g_off} , 增强 Gate 放电和 Driver Sink 能力。
- 让 MOS 更快、更牢靠地退出导通区。
- 提高抗 Miller False Turn-on 能力, 并降低上下管交叠风险。

工程结论: 若原问题是“低边 Gate 被 Miller 电流顶高”, 且 EMI 本来没有明显问题, 优先增强低边关断能力通常比单纯把高边开通速度整体放慢更有针对性。

2. Gate Driver 的 Source / Sink 与 Gate Charge

Gate 并不是一个需要持续大电流的直流负载, 而是一个需要快速充放电的电容性端口。Driver 标注 1 A、2 A、4 A, 强调的是开关瞬间搬运 Gate Charge 的能力。

$$I_{gate} \approx Q_g / t$$

例如 $Q_g = 40 \text{ nC}$, 希望约 40 ns 完成 Gate 充电, 则平均 Gate 电流量级约为 1 A。MOS 稳态导通后, 理想 Gate 电流接近 0。

参数	含义	SAE 关注点
Source current	Driver 向 Gate 灌电流	决定开通速度
Sink current	Driver 从 Gate 抽电流	决定关断能力与抗 Miller 能力
Q_g	总 Gate Charge	影响驱动功耗和整体充放电时间
Q_{gd}	Miller Charge	直接影响 VDS 过渡时间与 dv/dt

关键理解: 很多 Driver 会设计为 Sink 能力大于 Source 能力, 因为半桥里“可靠关断”通常比“极快开通”更重要。

3. Miller Plateau：把 Rg、dv/dt、开关损耗串起来

MOS 开通过程中，VGS 上升并不是始终保持同一斜率。进入 Miller Plateau 后，Gate 电流主要用于处理 Cgd/Qgd，而 VDS 在这一阶段快速下降。

$$I_{\text{gate,plateau}} \approx (V_{\text{drv}} - V_{\text{plateau}}) / R_g$$

$$t_{\text{Miller}} \approx Q_{\text{gd}} / I_{\text{gate,plateau}}$$

我们练习中的例子

- $Q_{\text{gd}} = 12 \text{ nC}$ ， $V_{\text{drv}} = 10 \text{ V}$ ， $V_{\text{plateau}} = 5 \text{ V}$ 。
- $R_g = 5 \Omega \rightarrow I_{\text{gate}} \approx 1 \text{ A} \rightarrow t_{\text{Miller}} \approx 12 \text{ ns}$ 。
- $R_g = 10 \Omega \rightarrow I_{\text{gate}} \approx 0.5 \text{ A} \rightarrow t_{\text{Miller}} \approx 24 \text{ ns}$ 。

$$R_g \uparrow \rightarrow I_{\text{gate}} \downarrow \rightarrow t_{\text{Miller}} \uparrow \rightarrow dv/dt \downarrow \rightarrow \text{Ringing/EMI} \downarrow$$

$$\text{但：} V_{\text{DS}} \text{ 与 } I_{\text{D}} \text{ 的重叠时间 } \uparrow \rightarrow E_{\text{sw}} \uparrow \rightarrow \text{MOS 温升可能 } \uparrow$$

纠错点：增大 Rg 后 MOS 变热，常见第一原因不是“RDS(on) 变大”，而是开关过渡时间变长、VDS×ID 重叠能量增加。只有在 Gate 最终驱动幅度都不足的极端情况下，才需要优先考虑导通不充分导致的 RDS(on) 上升。

4. Gate Drive Loss：为什么 Driver 自己也会发热

$$P_{\text{gate}} \approx Q_g \times V_{\text{drv}} \times f_s$$

例： $Q_g = 50 \text{ nC}$ ， $V_{\text{drv}} = 10 \text{ V}$ ， $f_s = 500 \text{ kHz}$ ，则单颗 MOS 的 Gate Drive 功率约为 0.25 W。四开关 Buck-Boost 若四颗 MOS 都处于类似量级，驱动相关功耗就不能忽略。

频率影响

- f_s 提高， P_{gate} 近似线性增加。
- 高频虽然有利于减小磁性器件体积，但会同步推高 Gate Drive Loss 与 Switching Loss。
- 因此“频率越高越先进”并不是正确的工程结论。

5. MOSFET 选型：不要只盯 RDS(on)

我们比较过两类典型器件：一颗 RDS(on) 更低但 Q_g 较大，另一颗 RDS(on) 较高但 Q_g 较小。结论取决于工作电流与开关频率，而不是单参数排名。

$$P_{\text{cond}} \approx I_{\text{RMS}}^2 \times R_{\text{DS(on)}}$$

$$P_{\text{gate}} \approx Q_g \times V_{\text{drv}} \times f_s$$

趋势判断

工况	更值得优先关注	原因
低频 + 大电流	RDS(on)、热阻	I^2R 导通损耗占比快速上升
高频 + 相对小电流	Q_g 、 Q_{gd} 、 C_{oss}	开关与驱动相关损耗占比上升

工况	更值得优先关注	原因
高压/高速换流	Coss、Qrr、Qgd、耐压	开关尖峰、恢复电流、dv/dt 风险增加

常用 FoM 思路

$$RDS(on) \times Qg \quad \text{或} \quad RDS(on) \times Qgd$$

FoM 不是最终答案，但能帮助快速判断器件在“导通损耗 vs. 开关性能”之间的综合倾向。真正选型还要同时看耐压、Coss、Qrr、热性能和封装。

6. 电流和频率改变后，谁主导损耗？

我们把 2 A、1 MHz 的小电流高频场景，和 15 A、200 kHz 的高电流较低频场景进行了对比。

高电流时

$$I: 2 \text{ A} \rightarrow 15 \text{ A} \text{ 时, } P_{\text{cond}} \text{ 按 } I^2 \text{ 快速增加}$$

- 此时低 RDS(on) 的价值明显提高。
- 即使另一颗 MOS 的 Qg 更小，也未必能抵消 I^2R 带来的导通损耗差异。

降低频率时

- fs 从 1 MHz 降到 100 kHz，与频率相关的 Gate Drive Loss 约降至原来的 1/10。
- Qg 大的 MOS 的劣势随频率降低而减弱。
- 但频率降低不能无限进行，还要考虑电感纹波、峰值电流、磁性器件尺寸和动态性能。

7. MOS 耐压裕量与 VDS Overshoot

24 V 母线使用 30 V MOS，实测 VDS 峰值 29 V，看起来没有超过额定值，但实际上已经几乎没有设计裕量。

$$VDS, \text{peak} = VBUS + V\text{overshoot}$$

为什么 29 V / 30 V 仍不安全？

- 输入电压存在容差和最坏值，不能只看标称 24 V。
- 负载突变、启动/关断、热插拔等瞬态可能产生更高峰值。
- 温度、器件批次、PCB 寄生参数变化都会改变尖峰。
- 探头接法和带宽也可能使实际尖峰被低估。

工程判断：“当前示波器没超过额定值”不等于设计安全。SAE 应关注 Worst-case VDS，而不是只看某一次室温稳态波形。

耐压升高也有代价

不能为了安全直接把耐压无限抬高。同技术平台下，更高耐压器件往往可能带来更高 RDS(on) 或不同的 Qg/Coss 特性。正确做法是：先满足可靠性，再在合格耐压候选中优化损耗。

优先级：可靠耐压裕量 → 再比较 RDS(on)、Qg/Qgd、Coss、Qrr、Thermal

VDS 尖峰的基本来源

$$V_{\text{spike}} = L_{\text{parasitic}} \times di/dt$$

- Power Loop 走线、MOS 封装、过孔、输入电容 ESL 都会贡献寄生电感。
- MOS 快速关断时 di/dt 很大，寄生电感产生额外电压并叠加到 VBUS。
- 因此尖峰问题既与 Layout 有关，也与 Gate Drive 速度和器件恢复特性有关。

8. Coss、ZVS 与寄生 LC 振铃

MOS Drain-Source 之间存在输出电容 Coss。它参与每次 VDS 的充放电，因此会影响硬开关损耗，也会与寄生电感形成高频振铃。

$$E_{\text{oss}} \approx 1/2 \times C_{\text{oss}} \times V_{\text{DS}}^2$$

$$P_{\text{oss}} \approx E_{\text{oss}} \times f_s$$

电压是平方项，因此电压提高后 Coss 相关能量增长很快。

与 ZVS 的关系

- 硬开通时，如果 VDS 仍很高，Coss 中储存的能量要在开通过程中被处理，增加损耗。
- 若在 MOS 开通前已经通过谐振电流/负载电流把 VDS 拉到接近 0，则可以实现 ZVS。
- 这也是 LLC 等软开关拓扑中关注 Coss、换流电流和 dead time 的原因之一。

与振铃的关系

$$f_{\text{ring}} \approx 1 / (2\pi\sqrt{L_{\text{parasitic}} \times C_{\text{eq}}})$$

SW/VDS 上的高频 ringing 可以看成寄生 L 与 Coss/其他等效电容形成的 LC 谐振。Gate 开关速度越快，对这个寄生网络的激励通常越强。

9. SAE 遇到 MOS VDS 尖峰时的快速排查顺序

1. 先确认示波器测量方法：探头地线是否过长，是否使用合适的差分/短地弹簧测量。
2. 检查 Power Loop 是否过大，输入旁路电容是否足够靠近半桥功率器件。
3. 检查寄生电感来源：走线、过孔、封装、连接器、输入电容 ESL。
4. 检查 Gate 开关速度：Rg 是否过小，dv/dt、di/dt 是否过高。
5. 检查是否伴随 Body Diode Reverse Recovery / Qrr 电流尖峰。
6. 比较 MOS 的 Qgd、Coss、Qrr 与耐压等级是否适合当前工况。
7. 必要时再评估 RC Snubber 等阻尼手段；本册尚未进入 Snubber 参数设计。
8. 最后再判断是否需要提高 MOS 耐压等级；不能把“换更高耐压 MOS”当作唯一修复手段。

10. 本阶段容易混淆的点

容易说错	更准确的工程表达
Rg 增大, MOS 热是因为 RDS(on) 变大	通常先考虑开关过渡时间变长, VDS×ID 重叠损耗增加
输入电容越小越不容易 Miller 误导通	重点看 Cgd/Crss、Qgd、Driver Sink 能力和关断回路阻抗
耐压只要高于实测峰值就安全	要看 Worst-case 峰值、输入容差、瞬态、温度和公司降额规范
高耐压 MOS 一定更可靠、更好	耐压只是约束之一, 还要权衡 RDS(on)、Qg、Coss、Qrr 与热性能
频率越低效率一定越高	开关损耗会下降, 但电感纹波、峰值电流、磁性件体积和动态性能会受影响

11. 一页速记公式

$$\begin{aligned}
 P_{\text{cond}} &\approx I_{\text{RMS}}^2 \times RDS(\text{on}) \\
 P_{\text{sw}} &\approx 1/2 \times VDS \times ID \times (tr + tf) \times fs \\
 I_{\text{gate}} &\approx Qg / t \\
 I_{\text{gate,plateau}} &\approx (Vdrv - Vplateau) / Rg \\
 t_{\text{Miller}} &\approx Qgd / I_{\text{gate,plateau}} \\
 P_{\text{gate}} &\approx Qg \times Vdrv \times fs \\
 V_{\text{spike}} &= L_{\text{parasitic}} \times di/dt \\
 E_{\text{oss}} &\approx 1/2 \times Coss \times VDS^2 \\
 P_{\text{oss}} &\approx E_{\text{oss}} \times fs \\
 f_{\text{ring}} &\approx 1 / (2\pi\sqrt{L_{\text{parasitic}} \times C_{\text{eq}}})
 \end{aligned}$$

本阶段核心能力：拿到一个 MOS/半桥问题后, 不再只问“哪个参数更小”, 而是根据工作电流、频率、耐压、波形和温升判断当前损耗由谁主导, 并用 Rg、Driver、Layout 和器件参数解释实际波形。