

南芯学习 1

SAE 入职前电源应用基础学习总结

主题：Charger / Power Path / DPM / Thermal / Gate Driver / 半桥换流

用于南芯半导体 SAE 实习入职前复习

学习内容总览

- 1. 从“会做电源”切换到“SAE 系统应用视角”
- 2. Charger、Power Path 与 NVDC 基础
- 3. IINDPM 与 VINDPM：输入功率约束与动态功率管理
- 4. 多环路限制下的充电电流判断与 SAE Debug 思路
- 5. Thermal Regulation、OTP 与热源定位
- 6. MOSFET 损耗、开关频率与效率/温升权衡
- 7. Dead Time、Body Diode、Shoot-through 与 Reverse Recovery
- 8. Gate Resistor、开关速度、EMI 与 Miller False Turn-on
- 9. 实战排查清单与当前阶段应牢记的工程结论

本阶段学习目标

不是继续堆叠拓扑知识，而是建立 SAE 面向芯片应用、EVM、客户问题和实验室调试的系统思维。
核心问题始终是：当前系统由哪个控制环路主导？功率从哪里来、流向哪里？异常是功能限制、保护触发，还是硬件问题？

1. SAE 的系统视角：从“功率变换”到“功率管理”

以往做 Flyback、Boost 或无线供电时，关注重点通常是功率级能否完成能量变换，例如 48 V 输入经过反激变换得到高压输出。进入 SAE 视角后，仅能完成变换还不够，还要判断系统功率如何分配、不同工作模式如何切换、何时需要限流/限压/降额，以及客户现场问题应如何定位。

典型便携设备电源链路

USB-C / Adapter → VBUS → PD Controller → Buck / Boost / Buck-Boost Charger
Charger 一侧连接 BAT，另一侧连接 SYS/VSYS；SYS 再经 PMIC / Buck / LDO 为 MCU、CPU、外设供电。
Charger 不只是“给电池充电”，同时承担输入限流、系统供电、电池充放电路径管理和多种保护。

术语	含义	SAE 关注点
VBUS	适配器/USB-C 输入母线	输入能力、压降、DPM、PD 协商后的电压
VBAT	电池端电压	充电阶段、CV 目标、电池状态
VSYS	系统电源轨	系统优先级、掉电/切换、最小系统电压
IBUS	输入电流	是否触发 IINDPM
IBAT	电池充放电电流	正负方向、实际充电电流、

		Supplement
CC / CV	恒流 / 恒压	判断当前充电控制环路
OTG	电池反向向外供电	能量流向反转、Boost/双向工作

$$P = V \times I$$

第一原则：在分析 Charger 系统时，先做功率守恒，再谈“为什么电流达不到设定值”。输入功率需要同时承担系统负载、给电池充电以及转换损耗。

2. Charger、Power Path 与 NVDC

2.1 Power Path 的核心逻辑

Power Path 的本质是管理 Adapter、SYS、BAT 三者之间的能量流向。正常情况下，插入适配器后优先保证系统负载，再用剩余功率给电池充电；当输入能力不足时，优先降低充电功率，必要时停止充电；若系统支持 Supplement/Hybrid Power 模式，当适配器功率仍不足时，电池可参与给 SYS 补功率。

$$P_{ADP,max} = V_{ADP} \times I_{ADP,max}$$

$$P_{CHG,available} \approx P_{ADP} - P_{SYS} - P_{loss}$$

场景	功率路径	系统行为
Adapter 足够	Adapter → SYS；剩余 → BAT	系统正常供电并充电
SYS 负载增大	Adapter → SYS 优先	ICHG 下降
SYS 需求超过 Adapter	Adapter + BAT → SYS（若支持）	电池进入 Supplement 放电
无 Adapter	BAT → SYS	由电池维持系统

2.2 BATFET 与 NVDC

BATFET 用于控制 Battery 与 SYS 之间的连接。它使得 SYS 不必始终等于 VBAT。对于低电压电池，系统可以由 Adapter/Charger 先建立一个可工作的 VSYS，再对电池进行预充。

$$V_{SYS} \geq V_{SYS,min}$$

NVDC（Narrow Voltage DC）架构的工程意义：即使 VBAT 很低，系统也可以先工作；同时 Charger 对电池进行 Pre-charge / CC / CV。

一个必须形成条件反射的判断

Adapter 功率有限、SYS 负载增加 → 先降低 ICHG。

若 SYS 负载继续增加且芯片支持 Battery Supplement → BAT 从充电状态切换为放电，补足系统功率缺口。

3. IINDPM 与 VINDPM：两个最常见的输入约束

3.1 IINDPM

IINDPM (Input Current Dynamic Power Management) 限制 Charger 从适配器端获取的最大输入电流。即使 ICHG 寄存器设置得很大，只要输入电流已经达到 IINDPM，控制器就会压低实际充电电流。

$$I_{BUS} \leq IINDPM$$

3.2 VINDPM

VINDPM (Input Voltage Dynamic Power Management) 用于防止弱适配器或高线阻导致 VBUS 被拉得过低。当 VBUS 下降到 VINDPM 阈值附近时，控制器会主动降低充电功率，把输入电压维持在阈值附近。

$$V_{BUS} \approx VINDPM \rightarrow I_{CHG} \downarrow$$

比较项	IINDPM	VINDPM
监测量	输入电流 IBUS	输入电压 VBUS
触发条件	IBUS 接近输入限流设定	VBUS 降至输入电压下限
最终动作	降低 ICHG	降低 ICHG
典型原因	适配器额定电流/寄存器限流	弱适配器、线缆压降、连接器压降
现场判断	$IBUS \approx IINDPM$	$VBUS \approx VINDPM$

重要认知

Adapter capability $\neq$ Charger configured input limit。
例如适配器能提供 9 V / 3 A，但 IINDPM 仍设为 2 A，则 Charger 不会自动使用全部 27 W 输入能力。
解除 IINDPM 后，系统可能进一步触发 VINDPM；一个限制解除后，另一个限制可能立即接管。

4. “设置 3 A，为什么只能充 1 A？”——多环路限制与 SAE Debug

SAE 处理充电电流偏低问题时，第一问题不是“芯片是否坏了”，而是“当前 operating point 由哪个 loop 控制”。ICHG_SET 只是目标值，实际电流由输入能力、系统负载、CV、温度等多重条件共同决定。

$I_{CHG,actual}$ 受 ICHG_SET、IINDPM、VINDPM、CV、Thermal、Power Limit 等共同约束

现场现象	第一判断
IBUS 接近 IINDPM	IINDPM 正在控制
VBUS 接近 VINDPM	VINDPM 正在控制
VBAT 接近 VREG	已经进入 CV 阶段
冷机电流正常，热机逐步掉电流	优先怀疑 Thermal Regulation

系统负载增加后 ICHG 降低	系统优先 / 输入功率不足
寄存器目标值高但实际始终低	先算功率，再查各限制环路

4.1 推荐排查顺序

1. 测 VBUS：是否掉到 VINDPM。
2. 测 IBUS：是否已经接近 IINDPM。
3. 测 VBAT：是否接近 VREG、是否已经进入 CV。
4. 确认 SYS 负载：系统是否抢占了大量输入功率。
5. 检查芯片和 MOS 温度：是否进入 Thermal Regulation。
6. 最后再核查寄存器配置、Enable、状态位、异常保护与硬件问题。

工程化表达

“实际充电电流低”不等于“ICHG 配置无效”。

更准确的说法是：当前系统可能由输入电流环、输入电压环、CV 环或热调节环中的某一个环路取得控制权。

5. Thermal Regulation 与 OTP：热降额不是关机

5.1 Thermal Regulation

当结温升高但尚未到必须关机的程度时，芯片会主动降低充电电流或功率，使温度稳定下来。表现通常是：冷机电流正常，运行数分钟后逐渐下降，但系统仍持续工作。

5.2 OTP

OTP（Over Temperature Protection）是更严重的温度保护。达到阈值后可能直接关闭功率级，温度下降后再恢复，甚至形成周期性关断/重启。

项目	Thermal Regulation	OTP
本质	降额运行	保护性关机
表现	ICHG / 功率逐步下降	输出停止或间歇恢复
目的	把温度稳定在可接受范围	避免器件损坏
现场验证	风扇降温后电流恢复	等待冷却后重新启动

5.3 SAE 热问题排查：先找主要热源

不能只说“板子很热”，必须定位主要热源：Charger IC、High-side MOS、Low-side MOS 还是电感。不同器件发热，对应的根因完全不同。

主要发热器件	优先检查
Charger IC	芯片内部损耗、LDO、Gate Driver、EPAD、Thermal Via、PCB 散热
MOSFET	RDS(on)、Gate Drive、开关时间、Dead Time、Body Diode、PCB 铜皮
Inductor	DCR、I _{rms} 、饱和、磁芯损耗、电感值下降

6. MOSFET 损耗与开关频率：不能只追求低频

6.1 导通损耗

$$P_{\text{cond}} \approx I_{\text{RMS}}^2 \times R_{\text{DS(on)}}$$

导通损耗对电流非常敏感。电流从 2 A 增至 4 A，在 RDS(on) 不变时，导通损耗理论上约增至 4 倍。

6.2 开关损耗

$$P_{\text{sw}} \approx 0.5 \times V_{\text{DS}} \times I_{\text{D}} \times (t_{\text{r}} + t_{\text{f}}) \times f_{\text{s}}$$

开关损耗与开关频率近似成正比。因此降频后，高侧 MOS 温度明显下降，通常说明其 switching loss 占比较高。

6.3 频率的 Trade-off

$$\Delta I_{\text{L}} \propto 1 / (L \times f_{\text{s}})$$

降低 f_{s} 的好处	降低 f_{s} 的代价
开关损耗下降	电感纹波增大
MOS 温升可能降低	峰值电流增大、RMS 电流可能增加
EMI 高频能量可能减弱	为保持纹波需要更大的 L/C
驱动损耗下降	瞬态、环路、磁性器件尺寸需要重新权衡

必须记住

看到“1 MHz 时 MOS 105 °C，500 kHz 时降到 86 °C”，不能直接得出“改成 200 kHz 最好”。

正确结论：降频实验说明 switching loss 占比较高；下一步应结合 VGS、VDS、IL、Miller Plateau、Ringing、Dead Time 进一步定位。

7. Dead Time、Body Diode 与 Shoot-through

同步 Buck 中，高侧 MOS 关断后，电感电流不能突变。若低侧 MOS 尚未打开，则电流先通过低侧 MOS 的 Body Diode 续流。

$$\text{GND} \rightarrow \text{Low-side Body Diode} \rightarrow \text{SW} \rightarrow \text{L} \rightarrow \text{Load}$$

此时 SW 节点会被拉到地以下，典型可看到约 $-0.7\text{V} \sim -0.8\text{V}$ 的短暂负压。

7.1 Dead Time 太长

$$P_{\text{body-diode}} \approx V_F \times I_L \times t_{\text{dead}} \times f_s$$

Dead Time 过长，Body Diode 导通时间增加，导通损耗上升，效率和温升变差。

7.2 Dead Time 太短

真实 MOSFET 存在传播延迟、关断延迟、Miller Plateau 和有限的 Gate 放电时间。若低侧提前打开而高侧尚未完全关断，就会形成上下管直通：

$$\text{VIN} \rightarrow \text{Q}_H \rightarrow \text{Q}_L \rightarrow \text{GND}$$

这称为 Shoot-through / Cross Conduction。后果包括大电流尖峰、效率下降、MOS 发热，严重时直接损坏器件。

Dead Time 的正确目标

不是越长越安全，也不是越短越好。

应在确保上下管绝不交叠导通的前提下，把 Dead Time 优化到尽可能短，从而减少 Body Diode conduction loss。

8. Reverse Recovery：为什么高侧开通时会有大电流尖峰

低侧 Body Diode 在 Dead Time 内正向导通后，高侧 MOS 开通时会使该二极管瞬间反向偏置。但 PN 结中存储的电荷不能立即清除，因此产生 Reverse Recovery 电流。

$$I_{\text{QH,spike}} \approx I_L + I_{\text{rr}}$$

- Q_{rr} 大 $\rightarrow$ 高侧 MOS 开通电流尖峰更大。
- 高侧 Turn-on switching loss 增加。
- SW Ringing 和 EMI 往往更严重。
- 器件电压/电流应力上升。

缩短 Dead Time 往往有利于减少 Body Diode 的导通时间，并可能减轻后续反向恢复问题，但 Q_{rr} 还与器件结构、正向电流、结温和 di/dt 等因素有关。

9. Gate Resistor：效率、EMI 与开关速度之间的平衡

$$I_G \approx (V_{\text{DRV}} - V_G) / R_G$$

增大 Gate 电阻会降低 Gate 充放电电流，使 MOS 开关边沿变慢，dv/dt 和 di/dt 下降，从而减弱寄生 LC 网络的激励，Ringing 与 EMI 往往改善。

$$R_G \uparrow \rightarrow t_r / t_f \uparrow \rightarrow \text{Switching Loss} \uparrow$$

MOS 温升上升通常不是因为 RDS(on) 直接变大，而是因为 VDS 与 ID 的重叠时间增加，开关损耗增大。只有在极端情况下 Gate 来不及充到足够高的 VGS，才可能进一步造成导通不足、RDS(on) 上升。

RG 太小	RG 太大
边沿过快、Ringing、EMI、VDS Overshoot	开关过程过慢、Psw 增大、MOS 温升
Miller False Turn-on 风险上升	极端时 Gate 来不及充分充放电
器件应力增大	效率下降

10. Miller False Turn-on：高 dv/dt 下的误导通

高边 MOS 快速开通时，SW 节点高速上升，低边 MOS 的 VDS 也发生高 dv/dt 变化。该变化通过 Gate-Drain 电容 Cgd（Miller 电容，也对应 Crss）向低边 Gate 注入电流。

$$i_{\text{Miller}} = C_{\text{GD}} \times dV_{\text{DS}}/dt$$

如果 Gate Driver 的下拉能力不足，低边 VGS 可能被抬高；若进入可导通区域，高边已开通而低边被误打开，就会形成 Shoot-through。

抑制方法	作用机理
增大高边 Rg,on	降低高边 dv/dt，减小 Miller 注入电流
减小低边 Rg,off	增强 Gate 放电/下拉速度
更强 sink 能力的 Gate Driver	更快泄放 Miller 电流
Miller Clamp	关断时用低阻抗把 Gate 钳在 Source 附近
负压关断	提高对正向 Gate 尖峰的裕量
优化 MOS 选型	重点关注 Cgd/Crss、Qgd，而非只看 Ciss
优化 Layout / Kelvin Source	减小 Common Source Inductance 与 Gate Loop 寄生

MOS 选型注意

“输入电容 Ciss 小”并不等于抗 Miller 误导通一定好。

更应关注 Cgd / Crss、Qgd、Cgd/Ciss、Gate Driver 建议以及器件在高 dv/dt 条件下的表现。

11. 当前阶段 SAE 实战排查清单

11.1 Charger 不工作 / VOUT 或 VSYS 异常

1. 确认 VIN / VBUS 是否存在、是否在推荐范围内。
2. 确认芯片 VCC / VDD / REGN 等内部供电是否正常。
3. 确认 EN / CE / MODE 等使能状态。
4. 检查 I²C / Strap / 电阻配置是否正确，读回寄存器确认是否真正生效。
5. 看 High-side / Low-side Gate 是否存在正常驱动。
6. 看 SW 节点是否有合理的开关波形。
7. 测 IL / IBUS / IBAT，判断功率是否真正传递。
8. 检查 VOUT / VBAT / VSYS。
9. 检查 OVP / OCP / UVLO / OTP / DPM 状态。
10. 最后再分析补偿、环路与复杂瞬态问题。

11.2 充电电流偏低

1. VBUS 是否接近 VINDPM?
2. IBUS 是否接近 IINDPM?
3. VBAT 是否接近 VREG、是否已进入 CV?
4. SYS 是否占用大量输入功率?
5. 芯片/MOS 是否温度高、是否处于 Thermal Regulation?
6. 寄存器设置是否生效、状态位是否报告其他保护?

11.3 MOS 发热 / 效率差

1. 区分主要热源：High-side MOS / Low-side MOS / IC / Inductor。
2. 查看 VGS、VDS、SW、IL，判断导通损耗还是开关损耗占主导。
3. 检查 Gate Resistor、开关频率、Turn-on/Turn-off 时间、Miller Plateau。
4. 检查 Dead Time 是否过长导致 Body Diode loss，或过短导致 Shoot-through。
5. 检查 Reverse Recovery、SW Ringing、VDS Overshoot。
6. 检查 Layout、Gate Loop、Common Source Inductance、Kelvin Source。

12. 本阶段必须记牢的工程结论

1. Charger 的实际充电电流不是单由 ICHG_SET 决定，而是多个控制环路共同约束。
2. 系统负载通常优先于电池充电；输入功率不足时先降 ICHG，必要时由 BAT Supplement SYS。
3. IINDPM 看输入电流，VINDPM 看输入电压；两者最终都可能通过降低充电功率来保护输入源。
4. 一个限制解除后，另一个限制可能立即接管，因此调参数必须结合实时 VBUS、IBUS、VBAT、温度观察。

5. Thermal Regulation 是降额工作，OTP 是保护性关机。
6. MOS 发热不能只看 $R_{DS(on)}$ ，高速开关下 switching loss、 Q_{rr} 、Gate Drive、Dead Time 都可能成为主因。
7. Dead Time 太长增加 Body Diode loss；太短增加 Shoot-through 风险。
8. 高边开通时的大电流尖峰要想到低边 Body Diode 的 Reverse Recovery。
9. Gate Resistor 的本质是控制开关速度； R_G 越大，EMI/Ringing 往往越好，但 switching loss 会增加。
10. Miller False Turn-on 的核心链路是：高 $dv/dt \rightarrow C_{gd}$ 注入电流 $\rightarrow$ Gate 被抬高 $\rightarrow$ 低边误导通 $\rightarrow$ Shoot-through。
11. SAE Debug 的关键不是“猜元件坏了”，而是先判断当前 operating point 由哪个 loop 或 protection 主导。

下一阶段建议

继续学习 Gate Driver：Turn-on/Turn-off 分离电阻、Miller Clamp、负压关断、驱动器 sink/source 能力。
随后进入四开关 Buck-Boost 的三种工作区与切换逻辑，再结合实际 Charger EVM 做完整 bring-up 流程。