## Упуство

Потребно је реализовати дигитални систем састављен од комбинационих компоненти по следећем упуству.

- 1. На основу спецификације дате доле, нацртати блок шему система, по узору на Слику 2 из Лабораторијске вежбе 3. Могуће је цртати ручно па сликати или пак у неком софтверу.
  - Слику шеме сачувати под именом block\_diagram.jpg у фолдеру LPRS1\_Homework1\_RA\_041\_2019\_Solution.
- 2. Реализовати ову блок шему у VHDL-у. Реализацију урадити у LPRS1\_Homework1\_RA\_041\_2019\_Solution/lprs1\_homework1.vhd фајлу.
  - Изнад кода сваке компоненте у коментару написати име описане компоненте.
  - Напомена да су сви интерни сигнали 4-битни.
- 3. Проверити исправност решења путем симулације.
  - У пројекту вам је дат тестбенч који аутоматски проверава исправност решења. Потребно је само покренути симулацију. Ако је дизајн ваљан, Transcript панел у ModelSim-y ће бити без грешака, као на Слици 1:

```
    sim × [ ∢ | » |

■ Library ×
  update
# WaveRestoreZoom {0 ps} {1 us}
  Ignoring uninitialized signals warnings before reset activated.
  set StdArithNoWarnings 1
#
  set NumericStdNoWarnings 1
#
# run 1ps
  set StdArithNoWarnings 0
  set NumericStdNoWarnings 0
#
  run 1 us
Now: 10,000,001 ps Delta: 0
                           /lprs1 homework1 tb/uut/i x
```

Слика 1: Симулација без грешака

Међутим, ако дизајн ниве ваљан, у Transcript панелу појавиће се грешке типа Error: Assertion violation као што је приказано на слици Слици 2:

```
set NumericStdNoWarnings 1
# run 1ps
# set StdArithNoWarnings 0
# 0
#
  set NumericStdNoWarnings 0
#
  run 1 us
  ** Error: Assertion violation.
     Time: 321 ns Iteration: 0 Instance: /lprs1_homework1_tb
  ** Error: Assertion violation.
     Time: 321 ns Iteration: 0 Instance: /lprs1_homework1_tb
VSIM 2> run
VSIM 3>
Now: 10.000,101 ps Delta: 0
                         sim:/lprs1 homework1 tb
```

Слика 2: Симулација са грешакама

• Сам тестбенч није потребно мењати, нити ће исти бити прегледан. Он олакшава проверу и прегледање задатка.

- С друге стране дозвољено је мењање тестбенча, ради дебаговања и вежбања.
- Додатна необавезна могућност је коришћење емулатора. Да би се емулатор могао користит потребно је из Lab2 projekat sa emulatorom (фајл Vezba2\_Zad1.zip) са веб странице предмета копирати lprs1\_emulator фолдер у фолдер пројекта и покренути га како је већ описано у https://www.youtube.com/watch?v=g1dg6uP2zj0.
- 4. На крају, зиповати фолдер LPRS1\_Homework1\_RA\_041\_2019\_Solution у зип фајл LPRS1\_Homework1\_RA\_041\_2019\_Solution .zip и послати исти зип као решење свом асистенту преко чета у MS Teams-у.

## Спецификација

Потребно је реализовати следећи систем:

- 1. На сигнал s\_shl довести i\_x померен 1 бит(a) у лево логички.
- 2. На сигнал s\_shr довести i\_y померен 3 бит(а) у десно аритметички.
- 3. На сигналу s\_dec поставити бит са редним бројем i\_z на јединицу а остале бите на логичку нулу.
- 4. Сигналу s\_add доделити збир s\_shl и s\_shr сигнала.
- 5. Од s\_dec одузети i\_x и разлику доделити s\_sub сигналу.
- 6. На сигнал s\_const0 доделити 2.
- 7. На сигнал s\_const1 доделити 11.
- 8. На сигнал в\_тих доделити:
  - s\_sub ако је i\_sel једнако 0
  - s\_add ако je i\_sel једнако 1
  - ullet s\_const1 ако је i\_sel једнако 2
  - s\_const0 ако је i\_sel једнако 3
- 9. Сигналу о\_res доделити сигнал s\_mux.
- 10. На сигнал о\_стр(0) довести логичку јединицу ако је s\_mux различит од 0.
- 11. На сигнал о\_стр(1) довести логичку јединицу ако је s\_тих већи од 0.
- 12. На сигнал o\_enc довести индекс бита на логичкој јединици сигнала s\_mux. Ако постоји више таквих бита, изабрати онај са најмањим индексом. Ако ни један бит није на логичкој јединици, резултат нека буде 3.