


Polaris FPGA

Manual de usuario



ÍNDICE

1. **Descripción General**
2. **Características Principales de la FPGA**
3. **Microcontrolador Integrado**
4. **Alimentación**
 - 4.1 Alimentación por USB
 - 4.2 Alimentación por VBAT
5. **Programación y Depuración**
6. **Señales de Comunicación – UART**
7. **Reloj del Sistema**
8. **Interruptores (Switches)**
9. **LEDs de Usuario**
10. **Acelerómetro ADXL345 (SPI)**
11. **ADC (I²C)**
12. **Tarjeta SD (SDIO)**
13. **Conectores GPIO (H0 / H1)**
 - 13.1 Conector GPIO H0
 - 13.2 Conector GPIO H1
14. **Flujo Básico de Desarrollo (Libero SoC)**
 - 14.1 Creación del proyecto
 - 14.2 Importación y configuración del diseño
 - 14.3 Construcción de la jerarquía
 - 14.4 Síntesis del diseño
 - 14.5 Configuración de pines (Pin Assignment)
 - 14.6 Place & Route
 - 14.7 Programación del dispositivo
15. **Medidas de la placa Polaris**

1. Descripción General

La **Polaris FPGA Development Board** está basada en la **Microchip SmartFusion2 M2S005**, integrando lógica programable FPGA junto con un **microcontrolador ARM Cortex-M3**, lo que permite el desarrollo de sistemas embebidos mixtos (hardware + software) en una sola plataforma.

La placa está orientada a aplicaciones educativas, industriales e IoT, ofreciendo múltiples periféricos, conectividad y pines de expansión a nivel 3.3 V.

2. Características Principales de la FPGA

Dispositivo FPGA: Microchip SmartFusion2 M2S005

Recurso	Cantidad
4-LUT	6 060
Flip-Flops (DFF)	6 060
uSRAM (1 K)	11
LSRAM (18 K)	10
Multiplicadores (18×18)	11
PLL / CCC	2

3. Microcontrolador Integrado

CPU: ARM Cortex-M3

Periféricos Integrados

Periférico	Cantidad
CAN	1
USB High-Speed	1
UART	2
SPI	2
I ² C	2
eSRAM	64 KB
eNVM	128 KB

4. Alimentación

La placa **Polaris** puede alimentarse de dos formas, tal como se muestra en la **Figura 1**.

4.1 Alimentación por USB

- **Conector:** USB Tipo-C
- **Tensión requerida:** 5 V


La **Figura 1(a)** muestra el conector USB Tipo-C utilizado para la alimentación de la placa.

4.2 Alimentación por VBAT

- **Pines:** 51 y 52 de los conectores **H0** / **H1**
- **Tensión requerida:** 5 V

La **Figura 1(b)** indica la ubicación de los pines **VBAT** en el conector de expansión.

⚠ **Nota:** No exceder el voltaje especificado para evitar daños permanentes en la placa.



(a)

(b)

Figura 1. Métodos de alimentación de la placa Polaris:

(a) Alimentación mediante puerto USB Tipo-C.

(b) Alimentación mediante pines VBAT en el conector H0 / H1.

5. Programación y Depuración

La placa **Polaris** incluye un **programador FlashPro5 integrado**, lo que permite la programación y depuración del sistema sin necesidad de hardware adicional, como se muestra en la **Figura 2**.

Este programador permite:

- Programación directa de la **FPGA**
- Programación del **ARM Cortex-M3**
- Depuración mediante **Libero SoC** y **SoftConsole**

👉 **No se requiere hardware externo adicional.**

La **Figura 2(a)** muestra el reconocimiento del programador FlashPro5 por el sistema operativo, mientras que la **Figura 2(b)** presenta la selección del programador FlashPro5 dentro del entorno **Libero SoC**.




Figura 2. Programación y depuración de la placa Polaris mediante FlashPro5:

- (a) Detección del programador FlashPro5 en el sistema operativo.
 (b) Selección del programador FlashPro5 en el entorno Libero SoC.

6. Señales de Comunicación – UART

La placa **Polaris** dispone de **tres interfaces UART**, las cuales se encuentran disponibles a través del **programador FlashPro5 integrado**.

Al conectar la placa al sistema operativo, el programador FlashPro5 crea **cuatro puertos COM virtuales**, tal como se muestra en la **Figura 3**.

Sin embargo, **solo los tres últimos puertos COM están habilitados para comunicación UART**, mientras que el primer puerto es reservado para funciones internas del programador.



Figura 3. Puertos COM virtuales generados por el programador FlashPro5

Tabla 1. Asignación de pines UART de la placa Polaris

Nombre del pin	Número de la FPGA	Nivel lógico
RX0	V11	0v-3.3v
TX0	W11	0v-3.3v
RX1	AA11	0v-3.3v
TX1	AB10	0v-3.3v
RX2	AA10	0v-3.3v
TX2	Y9	0v-3.3v

7. Reloj del Sistema

La placa **Polaris** dispone de una señal de reloj principal de **50 MHz**, la cual es utilizada como referencia para la lógica programable de la FPGA y los módulos internos del sistema.

La señal de reloj se encuentra disponible en el pin **CLK_50MHZ**, permitiendo su uso directo o su redistribución interna mediante los bloques **PLL / CCC** de la FPGA para la generación de otras frecuencias de operación.

Tabla 2. Señal de reloj del sistema de la placa Polaris

Nombre del pin	Número de la FPGA	Nivel lógico
CLK_50MHZ	K1	0v-3.3v

8. Interruptores (Switches)

Los interruptores de la placa **Polaris** permiten generar señales digitales de entrada hacia la FPGA, tal como se muestra en la **Figura 3**.

Cada interruptor presenta **dos estados lógicos**, los cuales dependen de su posición mecánica:

- **Posición inferior (OFF):** nivel lógico **0** (0 V)
- **Posición superior (ON):** nivel lógico **1** (3.3 V)

Los switches operan con nivel lógico de **3.3 V** y se encuentran conectados directamente a pines de entrada de la FPGA.



Figura 3. Interruptores (switches) de la placa Polaris y niveles lógicos

Tabla 3. Asignación de pines de los interruptores (switches) de la placa Polaris

Nombre del pin	Número de la FPGA	Nivel lógico
SW0	D6	0v-3.3v
SW1	E8	0v-3.3v
SW2	C7	0v-3.3v
SW3	D10	0v-3.3v
SW4	D11	0v-3.3v
SW5	C11	0v-3.3v
SW6	B7	0v-3.3v
SW7	A8	0v-3.3v
SW8	A9	0v-3.3v
SW9	B11	0v-3.3v

9. LEDs de Usuario

Los **LEDs de usuario** de la placa **Polaris** permiten la visualización del estado de señales digitales generadas por la FPGA, tal como se muestra en la **Figura 4**.

La placa dispone de un total de **diez (10) LEDs**, los cuales se encuentran conectados a pines de salida de la FPGA.

Cada LED es de **lógica activa alta**, por lo que:

- Un **nivel lógico alto (1 / 3.3 V)** en el pin correspondiente **enciende el LED**.
- Un **nivel lógico bajo (0 / 0 V)** en el pin correspondiente **apaga el LED**.

Los LEDs operan con nivel lógico de **3.3 V** y se encuentran diseñados para ser controlados directamente desde la lógica programable.



Figura 4. LEDs de usuario de la placa Polaris.

Tabla 4. Asignación de pines de los LEDs de usuario de la placa Polaris

Nombre del pin	Número de la FPGA	Nivel lógico
LED0	N1	0v-3.3v
LED1	M2	0v-3.3v
LED2	M1	0v-3.3v
LED3	C1	0v-3.3v
LED4	B1	0v-3.3v
LED5	B2	0v-3.3v
LED6	A2	0v-3.3v
LED7	A7	0v-3.3v
LED8	B9	0v-3.3v
LED9	A10	0v-3.3v

10. Acelerómetro ADXL345 (SPI)

La placa **Polaris** incorpora un **acelerómetro digital ADXL345**, el cual permite la medición de aceleración en **tres ejes (X, Y, Z)**.

El dispositivo se comunica con la FPGA mediante una **interfaz SPI**, permitiendo altas velocidades de transferencia y control directo desde la lógica programable.

El acelerómetro opera con nivel lógico de **3.3 V** y se encuentra conectado directamente a pines de la FPGA.

La **Tabla 5** muestra la asignación de pines utilizada para la comunicación SPI con el acelerómetro ADXL345.

Tabla 5. Asignación de pines del acelerómetro ADXL345 (interfaz SPI)

Nombre del pin	Número de la FPGA	Nivel lógico
ADXL_SDA	N4	0v-3.3v
ADXL_SCL	P3	0v-3.3v
ADXL_SDO	N3	0v-3.3v
ADXL_CS	M3	0v-3.3v

11. ADC (I²C)

La placa **Polaris** incorpora soporte para conversión analógica–digital mediante un **convertidor ADC externo ADS1115**, el cual se comunica con la FPGA a través de una **interfaz I²C**.

El **ADS1115** es un ADC de **16 bits**, adecuado para la medición de señales analógicas de baja frecuencia y alta precisión, comúnmente utilizado en aplicaciones de sensado.

La interfaz I²C del ADC se conecta a la FPGA mediante las señales **ADC_SDA** y **ADC_SCL**, las cuales operan con nivel lógico de **3.3 V**.

Adicionalmente, la placa dispone de un **conector analógico**, el cual permite el acceso a las entradas **ADC0**, **ADC1**, **ADC2** y **ADC3**, así como a las señales de **3.3 V** y **GND**, facilitando la conexión directa de sensores analógicos, tal como se muestra en la **Figura 5**.

La **Tabla 6** muestra la asignación de pines utilizada para la comunicación I²C con el ADC ADS1115.




Figura 5. Conector analógico para el ADC ADS1115 con entradas ADC0–ADC3, 3.3 V y GND.

Tabla 6. Asignación de pines de la interfaz I²C para el ADC ADS1115

Nombre del pin	Número de la FPGA	Nivel lógico
ADC_SDA	D12	0v-3.3v
ADC_SCL	C13	0v-3.3v

12. Tarjeta SD (SDIO)

La placa **Polaris** incorpora un **conector para tarjeta SD**, el cual permite el almacenamiento y lectura de datos mediante una **interfaz SDIO**, facilitando el uso de sistemas de archivos y registro de información.

La interfaz SDIO se encuentra conectada directamente a la FPGA y opera con nivel lógico de **3.3 V**. Las señales disponibles incluyen líneas de datos, comando y reloj, permitiendo la operación en **modo de 1 bit o 4 bits**, según la configuración del diseño implementado.

La **Figura 6** muestra la ubicación del conector para tarjeta SD en la placa Polaris.

La **Tabla 7** presenta la asignación de pines utilizada para la interfaz SDIO.





Figura 6. Conector para tarjeta SD de la placa Polaris.

Tabla 7. Asignación de pines de la interfaz SDIO de la tarjeta SD

Nombre del pin	Número de la FPGA	Nivel lógico
SD1_DAT0	A11	0v-3.3v
SD1_DAT1	A12	0v-3.3v
SD1_DAT2	A15	0v-3.3v
SD1_DAT3	A14	0v-3.3v
SD1_CMD	B13	0v-3.3v
SD1_CLK	A13	0v-3.3v

13. Conectores GPIO (H0 / H1)


La placa **Polaris** dispone de **dos conectores GPIO de expansión**, identificados como **H0** y **H1**, los cuales permiten la conexión de periféricos externos, módulos adicionales y circuitos de prototipado.



Cada conector corresponde a un **header de 26×2 pines**, proporcionando un total de **52 pines por conector**. Los conectores incluyen señales de **entrada/salida de propósito general (GPIO)**, así como pines de **alimentación** y **tierra**.

Los conectores GPIO se presentan en versiones **hembra (female)** y **macho (male)** de tipo **large**, facilitando la compatibilidad con cables planos, módulos de expansión y placas adaptadoras.

Todas las señales GPIO operan con nivel lógico de **3.3 V** y se encuentran conectadas directamente a la FPGA, permitiendo su configuración como entradas o salidas según el diseño implementado.



Las **Tablas 8 y 9** muestran la asignación de pines de los conectores **H0** y **H1**, respectivamente.

Tabla 8. Asignación de pines del conector GPIO H0

Nombre del pin	Número del conector	Número de la FPGA	Nivel lógico
IO	Pin 1	B15	0v-3.3v
IO	Pin 2	A16	0v-3.3v
IO	Pin 3	A17	0v-3.3v
IO	Pin 4	B17	0v-3.3v
IO	Pin 5	A18	0v-3.3v
IO	Pin 6	A19	0v-3.3v
IO	Pin 7	B19	0v-3.3v
IO	Pin 8	A20	0v-3.3v
IO	Pin 9	A21	0v-3.3v
IO	Pin 10	B21	0v-3.3v
IO	Pin 11	C19	0v-3.3v
MMUART_0_CLK/GPIO_29_B/USB_NEXT_C	Pin 12	B22	0v-3.3v
IO/MUART_0_TXD/GPIO_27_B/USB_DIR_C	Pin 13	D21	0v-3.3v
MMUART_0_RXD/GPIO_28_B/USB_STP_C	Pin 14	C22	0v-3.3v
IO/USB_XCLK_C	Pin 15	H20	0v-3.3v
IO/MMUART_1_CLK/GPIO_25_B/USB_DATA4_C	Pin 16	G19	0v-3.3v
IO/SPIO_0_CLK/USB_XCLK_A	Pin 17	N19	0v-3.3v
IO/MMUART_1_TXD/GPIO_24_B/USB_DATA2_C	Pin 18	H19	0v-3.3v
IO/USB_XCLK_B	Pin 19	R17	0v-3.3v
SC_SPI_SDO	Pin 20	P19	0v-3.3v
IO/SPI_0_SDO/GPIO_6_A/USB_STP_A	Pin 21	N21	0v-3.3v
IO/SPIO_A_SS0/GPIO_7_A/USB_NXT_A	Pin 22	N22	0v-3.3v
SC_SPI_CLK	Pin 23	R20	0v-3.3v
IO/CCC_NE0_CLKI1/I2C_1_SDA/GPIO_0_A/USB_DATA3_A	Pin 24	P22	0v-3.3v
SC_SPI_SDI	Pin 25	R21	0v-3.3v
IO/CCC_NE0_CLKI2/I2C_A_SCL/GPIO_1_A/USB_DATA4_A	Pin 26	R22	0v-3.3v
IO/USB_DATA2_B	Pin 27	U22	0v-3.3v
IO/USB_DATA5_B	Pin 28	T21	0v-3.3v
IO/USB_DATA0_B	Pin 29	V22	0v-3.3v
IO/USB_DATA3_B	Pin 30	U21	0v-3.3v
IO/USB_DATA1_B	Pin 31	V21	0v-3.3v
IO/CAN_TX/GPIO_2_A/USB_DATA_0_A	Pin 32	P16	0v-3.3v
	Pin 33	NC	0v-3.3v
	Pin 34	NC	0v-3.3v
IO	Pin 35	AB19	0v-3.3v
IO	Pin 36	AA18	0v-3.3v
IO	Pin 37	U17	0v-3.3v
IO	Pin 38	Y14	0v-3.3v
3.3V	Pin 39	3.3V	0v-3.3v

GND	Pin 40	0V	0v-3.3v
GND	Pin 41	0V	0v-3.3v
3.3V	Pin 42	3.3V	0v-3.3v
IO	Pin 43	AB14	0v-3.3v
IO	Pin 44	AB11	0v-3.3v
IO	Pin 45	W12	0v-3.3v
IO	Pin 46	AA16	0v-3.3v
3.3V	Pin 47		0v-3.3v
IO	Pin 48	AA15	0v-3.3v
	Pin 49	GND	0v-3.3v
	Pin 50	GND	0v-3.3v
	Pin 51	V_BAT	0v-3.3v
	Pin 52	V_BAT	0v-3.3v

Tabla 9. Asignación de pines del conector GPIO H1

Nombre del pin	Número del conector	Número de la FPGA	Nivel lógico
3.3V	Pin 1		0v-3.3v
IO	Pin 2	C16	0v-3.3v
GND	Pin 3		0v-3.3v
IO	Pin 4	D16	0v-3.3v
IO	Pin 5	D14	0v-3.3v
IO	Pin 6	C17	0v-3.3v
IO	Pin 7	E15	0v-3.3v
IO	Pin 8	C18	0v-3.3v
IO	Pin 9	F15	0v-3.3v
IO	Pin 10	D18	0v-3.3v
IO	Pin 11	F14	0v-3.3v
IO	Pin 12	E16	0v-3.3v
IO	Pin 13	C20	0v-3.3v
IO	Pin 14	D20	0v-3.3v
IO/I2C_0_SCL/GPIO_31_B/USB_DATA1_C	Pin 15	G16	0v-3.3v
IO/MMUART_1_RXD/GPIO_26_B/USB_DATA3_C	Pin 16	G18	0v-3.3v
IO/USB_DATA6_B	Pin 17	P17	0v-3.3v
IO/I2C_0_SDA/GPIO_30_B/USB_DATA0_C	Pin 18	G17	0v-3.3v
IO/CAN_TX_EN_N/GPIO_4_A/USB_DATA2_A	Pin 19	N17	0v-3.3v
IO/CAN_RX/GPIO_3_A/USB_DATA1_A	Pin 20	N16	0v-3.3v
SC_SPI_SS	Pin 21	P20	0v-3.3v
IO/SPIO_SDI/GPIO_5_A/USB_DIR_A	Pin 22	N20	0v-3.3v
IO/USB_STP_B	Pin 23	T18	0v-3.3v
IO/USB_DIR_B	Pin 24	R18	0v-3.3v
IO/USB_NXT_B	Pin 25	T19	0v-3.3v
IO/USB_DATA4_B	Pin 26	T20	0v-3.3v
IO/USB_DATA7_B	Pin 27	V19	0v-3.3v
IO	Pin 28	U19	0v-3.3v


IO	Pin 29	W19	0v-3.3v
IO	Pin 30	Y20	0v-3.3v
	Pin 31	NC	0v-3.3v
	Pin 32	NC	0v-3.3v
	Pin 33	NC	0v-3.3v
	Pin 34	NC	0v-3.3v
IO	Pin 35	Y19	0v-3.3v
IO	Pin 36	V18	0v-3.3v
IO	Pin 37	Y18	0v-3.3v
IO	Pin 38	W17	0v-3.3v
IO	Pin 39	AB18	0v-3.3v
IO	Pin 40	Y17	0v-3.3v
IO	Pin 41	AA17	0v-3.3v
IO	Pin 42	Y15	0v-3.3v
IO	Pin 43	AB17	0v-3.3v
IO	Pin 44	AB15	0v-3.3v
IO	Pin 45	AA13	0v-3.3v
GND	Pin 46		0v-3.3v
IO	Pin 47	V17	0v-3.3v
3.3V	Pin 48		0v-3.3v
IO	Pin 49	W16	0v-3.3v
GND	Pin 50		0v-3.3v
V_BAT	Pin 51		0v-3.3v
V_BAT	Pin 52		0v-3.3v

14. Flujo Básico de Desarrollo (Libero SoC)

Esta sección describe el **flujo básico de creación, configuración y síntesis de un proyecto** en **Libero SoC** para la placa **Polaris**, desde la creación del proyecto hasta el proceso de *Place & Route*.


14.1 Creación del proyecto

1. Abrir **Libero SoC**.
2. Seleccionar **File** → **New Project**.
3. Ingresar un nombre para el proyecto y seleccionar el directorio de trabajo.




4. Seleccionar el dispositivo **Microchip SmartFusion2 M2S005** correspondiente a la placa Polaris.

5. Confirmar la configuración y presionar **Finish**.




14.2 Importación y configuración del diseño


1. Agregar los archivos HDL (VHDL / Verilog) al proyecto.



2. Adapta tu descripción en hardware.




3. Verificar la correcta tu diseño. ✓




14.3 Construcción de la jerarquía


1. En el panel **Design Flow**, seleccionar **Build Hierarchy**.



2. Verificar que no existan errores de jerarquía o dependencias. Seleccionamos Set As Root




3. Luego le damos en guardar



14.4 Síntesis del diseño


1. En el panel **Design Flow**, seleccionar **Synthesis**.
2. Ejecutar el proceso de síntesis.

3. Verificar que no existan errores de compilación.



14.5 Configuración de pines (Pin Assignment)

1. Seleccionar **Design** → **I/O Editor**.




2. Asignar los pines de la FPGA según las tablas de este manual.

Port Name	Direction	I/O Standard	Pin Number	Locked	Macro Cell	Bank Name	I/O state in Flash/Freeze
1 port_name1	INPUT	LVC MOS25	B11	☒	INBUF	Bank0	TRISTATE
2 port_name2	OUTPUT	LVC MOS25	A10	☒	OUTBUF	Bank0	TRISTATE

3. Guardar la configuración de pines.

14.6 Place & Route

1. Ejecutar el proceso de **Place & Route**.
2. Esperar la finalización del proceso.
3. Verificar que el diseño haya sido implementado correctamente.



Programación del dispositivo


1. Conectar la placa Polaris al PC mediante USB.
2. Abrir la herramienta **Programmer**.
3. Seleccionar el programador **FlashPro5**.
4. Programar el dispositivo.



Libero




Running PROGRAM Action. Please do not interrupt.



Medidas de la placa Polaris

Medidas rectas para Polaris



[illegible]

Se recomienda redondeo en cada esquina

