BÁO CÁO TIẾN ĐỘ THỰC HIỆN ĐỒ ÁN TỐT NGHIỆP

(Báo cáo tiến độ nghiên cứu tuần 8)

Sinh viên thực hiện: Cao Văn Mạnh

Lớp: K67M-AT

Tên đề tài: Nghiên cứu hệ thống thị giác máy tính thời gian thực cho robot trên nền tảng FPGA – Edge AI

1. Mục tiêu

tuần này chuyển từ kết quả nhận diện trên PC sang kiểm chứng chức năng bằng Vivado. Mục tiêu là đưa một ảnh thật vào testbench, cho mạch Verilog tự tìm vùng nghi là hộp, tính HOG và điểm SVM, lọc khung trùng, rồi xuất ảnh có khung để quan sát. Đầu ra của từng bước được so với chương trình chuẩn trên PC nhằm phát hiện sai khác trong triển khai RTL.

2. Dữ liệu và phạm vi kiểm tra

Bộ BOX_V4 gồm 50 ảnh 512 × 512 pixel từ một chuỗi quay băng tải: 35 ảnh train với 142 hộp theo nhãn, 10 ảnh validation với 42 hộp và 5 ảnh test với 23 hộp. Ảnh nền băng tải trống và trọng số SVM đã được chuẩn bị từ giai đoạn PC trước.

Phương án tạo vùng ứng viên được so sánh trên validation. Ngưỡng chấp nhận điểm SVM được chọn trên train; không huấn luyện lại trọng số trong tuần này. Ảnh frame_00220 thuộc test đã được dùng để tìm nguyên nhân bỏ sót, nên kết quả trên ảnh đó chỉ là ví dụ chẩn đoán, không phải phép đánh giá test độc lập.



Hình 1. Ảnh đầu vào

3. Thiết kế mô phỏng trên Vivado

3.1. Luồng dữ liệu và chức năng các khối

Trên PC, ảnh JPG được giải mã thành 262.144 giá trị RGB và ghi vào tệp dữ liệu để testbench đọc. Testbench đưa từng pixel vào mạch theo thứ tự hàng, kèm pixel_valid; image_start đánh dấu đầu ảnh. Mạch so pixel với ảnh nền, tạo vùng nghi là hộp, lấy mẫu mỗi vùng về ảnh xám 64 × 64, tính 1.764 đặc trưng HOG số nguyên và điểm SVM tuyến tính. Các vùng được chấp nhận tiếp tục qua NMS với ngưỡng IoU 0,3; đầu ra là tọa độ x, y, w, h và điểm số nguyên. Khối box_overlay nhận tọa độ này, tô viền trên luồng pixel; testbench đóng gói luồng đầu ra thành ảnh BMP để mở trên máy tính.

Điều kiện tạo mặt nạ ban đầu là độ chênh lớn nhất của ba kênh RGB so với ảnh nền lớn hơn 40, chỉ trong ROI hàng 120–411. Mạch lấy các vùng liên thông 8 hướng từ mặt nạ gốc. Một nhánh khác mở hình thái với cửa sổ 3 × 3 rồi đóng hình thái với cửa sổ 5 × 9 trước khi lấy vùng liên thông. Hai nhánh tạo ứng viên cho cùng bộ phân loại; vùng phải rộng ít nhất 6 pixel, cao 40 pixel và có ít nhất 250 pixel thay đổi. Cách kết hợp này giữ các hộp đứng sát nhau và nối lại những vùng hộp bị tách mảnh.

Mỗi ứng viên được lấy mẫu thành 64 × 64 để tính HOG, không phải chia cả ảnh thành các ô 64 × 64 cố định. Ngưỡng điểm SVM trong bản RTL cuối là -100.000.000 theo thang số nguyên của mạch. Đây là điểm phân loại, không phải xác suất; ngưỡng này không được so trực tiếp với ngưỡng thực của chương trình OpenCV ở . Trọng số SVM giữ nguyên, còn HOG số nguyên của RTL là bản rút gọn so với HOG OpenCV trên PC.

3.2. Cách đối chiếu với PC

Chương trình Python tạo đầu ra chuẩn cho cùng quy tắc tạo vùng, HOG số nguyên, SVM và NMS. Testbench so lần lượt tọa độ vùng ứng viên, điểm và quyết định phân loại, các khung sau NMS, rồi so từng pixel của ảnh do Verilog tô viền. Log ghi số vùng, số khung, số sai khác và thông báo PASS khi các phép đối chiếu khớp. Dữ liệu ảnh, nhãn và kết quả chuẩn không được đưa sẵn làm tọa độ đầu vào của mạch phát hiện.


Phép đối chiếu này kiểm chứng tính đúng của mã Verilog so với bản chuẩn PC. Để đánh giá chất lượng nhận diện, các khung đầu ra được ghép một–một với nhãn hộp tại IoU ≥ 0,5. TP là hộp nhận đúng, FP là khung nhận nhầm và FN là hộp bị bỏ sót; precision = TP/(TP + FP), recall = TP/(TP + FN).

4. Kết quả mô phỏng và đánh giá


4.1. Kết quả đối chiếu chức năng

Ảnh mô phỏng	Pixel đầu vào	Vùng ứng viên	Khung sau NMS	Sai khác	Kết luận
Validation frame_00120	262.144	15	6	0	Ba phép đối chiếu PASS
Ảnh chẩn đoán frame_00220	262.144	9	4	0	Ba phép đối chiếu PASS

Vivado 2026.1 và XSim đã biên dịch, chạy đến cuối testbench cho cả hai ảnh. Ở ảnh frame_00220, log ghi proposals=9, boxes=4, overflow=0 và errors=0. Khối tô viền cũng khớp bản tham chiếu trên toàn bộ 262.144 pixel. Ảnh BMP bên dưới lấy từ pixel đầu ra của khối Verilog; việc ghi cấu trúc tệp BMP và mở trên màn hình do testbench/PC thực hiện.



Hình 2. Kết quả XSim trên frame_00220




Hình 3. Dạng sóng XSim

Các tọa độ trên hình được hiển thị ở hệ thập lục phân và chỉ có hiệu lực khi detection_valid=1. Chẳng hạn xung đầu mang (x, y, w, h) = (10e, 088, 083, 103), tương ứng (270, 136, 131, 259) pixel. Bốn xung trên hình phù hợp với boxes=4 trong log; phép đối chiếu từng khung và từng pixel vẫn dựa trên testbench. Ảnh dạng sóng tổng quan 0–45 ms được giữ riêng trong thư mục `hinh`.

4.2. Mức giảm bỏ sót trên validation

Cách tạo vùng và ngưỡng	TP	FP	FN	Precision	Recall
Chiếu mặt nạ theo cột ban đầu	21	0	21	100,0%	50,0%
Liên thông 8 hướng từ mặt nạ gốc	28	2	14	93,3%	66,7%
Mặt nạ gốc và mở/đóng hình thái, ngưỡng SVM cũ	34	1	8	97,1%	81,0%
Cấu hình cuối với ngưỡng SVM mới	36	4	6	90,0%	85,7%



Hình 4. Precision, recall và F1 của cấu hình cuối trên từng ảnh validation

Tính trên tổng 10 ảnh, TP = 36, FP = 4 và FN = 6 nên F1 = 2TP/(2TP + FP + FN) = 87,8%. Đây là F1 tính từ số đếm toàn tập, không phải trung bình F1 của 10 ảnh. Các số đo mAP, tốc độ xử lý trên FPGA, LUT và BRAM chưa có trong lượt mô phỏng này.

Ảnh frame_00220 từng chỉ có 1/4 hộp được nhận đúng khi dùng phép chiếu cột. Liên thông 8 hướng nâng lên 3/4; nhánh hình thái bổ sung giúp tìm hộp sát mép phải, nâng lên 4/4 ở cấu hình cuối. Ngưỡng SVM mới được chọn bằng train: thử các mức điểm nguyên cách nhau 25 triệu từ 0 đến -250 triệu, lấy mức âm nhất vẫn giữ precision train ít nhất 90%; mức chọn là -100 triệu. Trên validation, thay đổi ngưỡng giúp tăng recall từ 81,0% lên 85,7% nhưng precision giảm từ 97,1% xuống 90,0%.

Với cấu hình cuối, validation vẫn có 6/42 hộp bị bỏ sót và 4 khung nhận nhầm. Năm hộp bị bỏ sót có ứng viên chồng nhãn ít nhất 0,5 IoU nhưng ứng viên khớp nhất bị SVM loại; một hộp ở frame_00235 chưa có ứng viên đạt IoU 0,5. Như vậy, việc chỉ tiếp tục ghép vùng không giải quyết hết lỗi phân loại.

4.3. So sánh với kết quả PC

Hai kết quả dùng đúng 10 ảnh validation của BOX_V4, gồm 42 hộp theo nhãn, và cùng điều kiện ghép khung IoU ≥ 0,5. Báo cáo đo quy trình PC dùng HOG OpenCV; số liệu tuần này dưới đây được tính bằng chương trình tham chiếu cho quy tắc HOG số nguyên và tạo vùng của RTL. Vivado XSim mới xác nhận RTL khớp tham chiếu trên hai ảnh frame_00120 và frame_00220, chưa chạy xác nhận RTL cho cả 10 ảnh validation.

Chỉ số	PC	RTL	Chênh lệch
Số ảnh / hộp theo nhãn	10 / 42	10 / 42	
TP / FP / FN	39 / 1 / 3	36 / 4 / 6	
Precision	97,50%	90,00%	7,50 %
Recall	92,86%	85,71%	7,14 %
F1	95,12%	87,80%	7,32 %

So với bản PC, quy tắc RTL tuần này giảm 3 TP, tăng 3 FP và tăng 3 FN trên validation. Đây là mức giảm chất lượng nhận diện của hai quy trình khác nhau trên cùng tập ảnh, không phải phép đo tốc độ hay độ chính xác tính toán giữa CPU và chip FPGA. Báo cáo có kết quả trên 5 ảnh test; tuần này chưa đánh giá đầy đủ bản RTL trên đúng 5 ảnh đó, nên chưa lập bảng so sánh test hoặc mAP giữa hai bản.

5. Nhận xét và công việc tiếp theo

Tuần này đã mô phỏng được chuỗi xử lý một ảnh thật từ luồng pixel đến tọa độ hộp và ảnh có viền, đồng thời kiểm tra các đầu ra của RTL khớp bản chuẩn PC trên hai ảnh. Mức bỏ sót của cấu hình mô phỏng giảm rõ trên validation so với phép chiếu cột ban đầu, nhưng chưa hết lỗi. Các chỉ số này thuộc bản HOG số nguyên và cách tạo vùng của RTL, không thay thế số liệu của chương trình OpenCV ở .

Validation đã tham gia chọn cách tạo vùng, còn ảnh test dùng chẩn đoán đã được quan sát trong lúc sửa lỗi. Tập dữ liệu lại gồm các khung gần nhau trong một cảnh, nên chưa chứng minh khả năng hoạt động với video độc lập hoặc camera khác. Tuần tiếp theo cần giữ riêng một tập ảnh/video mới có nhãn để đánh giá cấu hình đã cố định; với các hộp còn bị loại, phân tích đặc trưng và mẫu huấn luyện trên train trước khi chỉnh tiếp.