BÁO CÁO TIẾN ĐỘ THỰC HIỆN ĐỒ ÁN TỐT NGHIỆP

(Báo cáo tiến độ nghiên cứu tuần 10)

Sinh viên thực hiện: Cao Văn Mạnh

Lớp: K67M-AT

Tên đề tài: Nghiên cứu hệ thống thị giác máy tính thời gian thực cho robot trên nền tảng FPGA – Edge AI

1 Mục tiêu mô phỏng trước khi đưa lên bo

Tuần này em kiểm tra chất lượng phát hiện trên nhiều ảnh đã gán nhãn và khả năng tổng hợp của thiết kế cho part xc7z010clg400-1 dự kiến dùng trên EBAZ4205. Em tách rõ ba nguồn kết quả: chương trình PC dùng HOG OpenCV, chương trình tham chiếu theo quy tắc Verilog số nguyên và các lượt thực sự chạy trong Vivado XSim.

Mục đích là phát hiện lỗi thuật toán và lỗi RTL trước khi đưa thiết kế lên bo: thống kê hộp đúng, nhận nhầm, bỏ sót; so đầu ra RTL với phép tính chuẩn; kiểm tra tài nguyên và timing trong Vivado. Toàn bộ kết quả tuần này được tạo trên máy tính. Chưa nạp bitstream, chưa nhận ảnh từ camera và chưa đo FPS trên bo thật.

2 Dữ liệu và cách kiểm tra mô phỏng


BOX_V4 có 50 ảnh 512 × 512 pixel và nhãn hộp: 35 ảnh train, 10 ảnh validation, 5 ảnh test. Tất cả là các khung gần nhau của cùng một video băng tải. Mô hình và các ngưỡng được giữ cố định khi tính lại kết quả; nhãn ảnh được dùng để chấm điểm, không đưa vào mạch. Một dự đoán là TP khi ghép một–một với hộp thật tại IoU ≥ 0,5; dự đoán còn lại là FP, hộp thật chưa ghép là FN. Precision = TP/(TP+FP), recall = TP/(TP+FN).

Biểu đồ mAP@0,5:0,95 từng ảnh là trung bình AP tại mười mức IoU từ 0,50 đến 0,95 của riêng ảnh đó. Nó dùng để quan sát sự thay đổi theo ảnh; không lấy trung bình trực tiếp các điểm trên đường này để thay cho mAP tính trên toàn tập. Vạch dọc trong hình phân tách train, validation và test; train không được trình bày là kiểm thử độc lập.


3 Kết quả kiểm tra thuật toán

Bảng 1. Tổng số đếm trên từng tập tại IoU ≥ 0,5

Tập và quy trình	Ảnh / nhãn	TP	FP	FN	Precision	Recall
Validation · PC HOG–SVM	10 / 42	39	1	3	97.5%	92.9%
Validation · Tham chiếu RTL	10 / 42	36	4	6	90.0%	85.7%
Test · PC HOG–SVM	5 / 23	23	0	0	100.0%	100.0%
Test · Tham chiếu RTL	5 / 23	21	6	2	77.8%	91.3%



Hình 1. Precision, recall và mAP theo 10 ảnh validation và 5 ảnh test của chương trình PC.



Hình 2. Cùng 15 ảnh và nhãn, dùng chương trình tham chiếu cho quy tắc RTL số nguyên.

Trên validation, PC đạt 39 TP, 1 FP, 3 FN; quy tắc RTL đạt 36 TP, 4 FP, 6 FN. Trên test, PC đạt 23 TP, 0 FP, 0 FN; quy tắc RTL đạt 21 TP, 6 FP, 2 FN. Kết quả test của PC có mAP@0,5:0,95 toàn tập 80,09% từ lần đo đã lưu. Test chỉ gồm 5 ảnh cùng cảnh với train, do đó cần thêm nguồn độc lập có nhãn để kết luận khả năng tổng quát.

4 Kiểm chứng chức năng RTL bằng Vivado XSim


Bốn ảnh test số 50, 90, 105 và 115 đã được chạy qua project mô phỏng toàn ảnh. Mỗi log ghi ba dòng PASS và errors=0 khi so vùng đề xuất, HOG–SVM, NMS và pixel tô viền với bản tham chiếu PC của cùng quy tắc RTL. Tổng bốn ảnh có 19 hộp thật; đầu ra RTL ghép đúng 17 hộp, nhận nhầm 6 và bỏ sót 2. Log PASS chỉ xác nhận sự khớp của RTL với phép tính chuẩn, không xác nhận mọi hộp đều đúng theo nhãn.

Bảng 2. Kết quả ảnh test đã có log XSim.


Khung	Hộp thật	Hộp RTL	TP	FP	FN	Log XSim
50	5	6	4	2	1	PASS
90	4	4	4	0	0	PASS
105	5	8	4	4	1	PASS
115	5	5	5	0	0	PASS

5 Kết quả

Để nhìn xu hướng trên nhiều ảnh như mẫu báo cáo, em vẽ thêm 50 điểm từ ba tập đã tách sẵn. Đường màu xanh là precision, đỏ là recall, xanh lá là mAP@0,5:0,95 từng ảnh. Phần 35 ảnh train chỉ mô tả hành vi trên dữ liệu huấn luyện; việc đánh giá vẫn phải dựa vào validation và test.



Hình 3. Kết quả PC trên 35 train, 10 validation và 5 test; các ranh giới tập được đánh dấu bằng vạch chấm.



Hình 4. Kết quả bản tham chiếu RTL trên cùng 50 ảnh; chỉ bốn điểm test đã được kiểm chứng trực tiếp bằng XSim.


6 Ước lượng tài nguyên trước khi chạy trên Zynq 7010

Trong Vivado 2026.1, em chọn part xc7z010clg400-1 tương ứng chip dự kiến dùng trên EBAZ4205, rồi mô phỏng, tổng hợp và định tuyến hai cấu hình thử ngay trên máy tính. Lõi HOG–SVM nhận bốn cửa sổ xám 64 × 64: testbench so 7.056 đặc trưng HOG và bốn điểm SVM với bản PC số nguyên, không có sai khác và báo PASS. Bản luồng toàn ảnh nhận 262.144 pixel RGB của ảnh 512 × 512; bộ nhớ ảnh ngoài hiện do testbench mô phỏng.

Bảng 3. Ước lượng tài nguyên sau định tuyến trên part mục tiêu trong Vivado.

Thiết kế sau định tuyến	LUT	FF	BRAM	DSP	WNS 10 ns
Lõi HOG–SVM 64 × 64	4.292	511	1	6	+0,020 ns
Bản luồng ảnh 512 × 512	5.828	2.689	1	8	+0,088 ns


Trong bản luồng toàn ảnh, ảnh có hộp tạo đúng một vùng và một khung (x=0, y=128, rộng=512, cao=288); ảnh nền trống tạo 0 khung. XSim khớp tham chiếu ở cả hai lượt với errors=0. Khung duy nhất bao nhiều hộp thật, vì vậy bản luồng tuy vừa ngân sách logic thử nghiệm nhưng chưa đạt yêu cầu tách vị trí từng hộp.



Hình 5. Ảnh PC dựng từ tọa độ RTL trong lượt XSim bản luồng.

7 Kiểm tra ảnh ngoài bộ dữ liệu

Em dùng khung 125 của video băng tải ba làn khác với BOX_V4, đưa về 512 × 512 rồi chạy mô hình đã cố định. PC xuất 10 khung, chủ yếu trên làn giữa; Vivado XSim tạo 2 vùng đề xuất nhưng SVM loại cả hai nên xuất 0 khung. Log RTL vẫn PASS với errors=0 khi so với bản tham chiếu số nguyên. Do ảnh này chưa có nhãn hộp, không tính precision, recall hoặc mAP.



Hình 6. Ảnh đầu vào và kết quả đầu ra

Sự khác biệt này cho thấy nền cố định, vùng quan tâm và quy tắc tạo ứng viên của BOX_V4 chưa phù hợp cảnh ba làn. Kết quả không được dùng để khẳng định mạch hoạt động tốt trên dữ liệu ngoài tập.