

CHƯƠNG 1. GIỚI THIỆU CHUNG

1.1. Đặt vấn đề

1.1.1. Bối cảnh ứng dụng

Trong các hệ thống robot phân loại và gắp đặt, thị giác máy tính hỗ trợ nhận biết vật thể từ ảnh camera để cung cấp thông tin cho khâu xử lý tiếp theo [1], [2]. Đề tài lựa chọn hộp làm đối tượng phát hiện trong môi trường trong nhà có camera cố định, nhằm kiểm chứng thuật toán trước khi mở rộng sang định vị và điều khiển robot.

Khi xử lý video liên tục, ngoài khả năng phát hiện, hệ thống cần kiểm soát thời gian xử lý mỗi khung hình và tốc độ cập nhật kết quả. Nếu thuật toán xử lý chậm hơn tốc độ thu nhận ảnh, độ trễ có thể tăng, ảnh hưởng đến khả năng đáp ứng của hệ thống [1], [2].

Hộp là đối tượng có thể chuẩn bị và thay đổi có kiểm soát về kích thước, góc nhìn, khoảng cách và điều kiện chiếu sáng. Việc giới hạn ở một lớp vật thể giúp tập trung nghiên cứu đặc trưng ảnh, xây dựng bộ phát hiện và đánh giá định lượng trong điều kiện thí nghiệm xác định.

FPGA cho phép tổ chức các phép toán xử lý ảnh theo pipeline và song song hóa, đã được khai thác trong các hệ thống phát hiện người bằng HOG-SVM [3], [4]. Vì vậy, đề tài chọn hướng kiểm chứng thuật toán HOG-SVM trên C/C++ trước, sau đó triển khai và đánh giá khối trích xuất HOG trên nền tảng SoC FPGA.

1.1.2. Hiện trạng nghiên cứu và các phương pháp phát hiện vật thể

Các phương pháp phát hiện vật thể gồm hướng sử dụng đặc trưng thiết kế thủ công (màu, cạnh, gradient, hình dạng) kết hợp bộ phân loại, và hướng học sâu tự học đặc trưng từ dữ liệu. Hai hướng có sự khác biệt về tổ chức tính toán, dữ liệu và yêu cầu tài nguyên [2], [5].

Trong nhóm phương pháp truyền thống, Histogram of Oriented Gradients (HOG) là bộ mô tả đặc trưng dựa trên sự phân bố hướng gradient trong ảnh. Dalal và Triggs đã nghiên cứu việc sử dụng HOG kết hợp bộ phân loại Support Vector Machine (SVM) cho bài toán phát hiện người. Phương pháp này mô tả đặc trưng hình dạng của đối tượng thông qua gradient cục bộ, xây dựng histogram theo các vùng ảnh nhỏ và chuẩn hóa đặc trưng để hạn chế ảnh hưởng của sự thay đổi độ tương phản [6].

Phương pháp HOG-SVM tiếp tục được nghiên cứu cho các hệ thống xử lý ảnh trên FPGA. Wasala và Kryjak đã xây dựng hệ thống phát hiện người sử dụng HOG-SVM

trên nền tảng SoC FPGA. Trong nghiên cứu này, các khối tính toán được tổ chức theo kiến trúc pipeline, đồng thời một số phép toán phức tạp được xấp xỉ nhằm giảm tải nguyên phần cứng. Hệ thống được triển khai trên AMD Xilinx ZCU104 và đạt khả năng xử lý luồng video có độ phân giải 3840×2160 pixel ở tốc độ 60 FPS đối với bài toán phát hiện người tại một tỉ lệ [3]. Kết quả này được thực hiện trên nền tảng và cấu hình của tác giả, không đồng nghĩa với việc thuật toán phát hiện hộp trong đề tài sẽ đạt cùng hiệu năng.

Các nghiên cứu FPGA khác cũng khai thác kiến trúc pipeline và tính song song cho HOG-SVM [4]. Họ và cộng sự nghiên cứu giảm tải nguyên của khối trích xuất HOG bằng các phép xấp xỉ gradient và cách xác định khoảng hướng [7]. Đây là cơ sở để lựa chọn các phép toán có thể tăng tốc trong đề tài.

Một hướng bổ trợ là giới hạn vùng cần phát hiện bằng thông tin chuyển động. Nguyễn Ngọc Sinh và cộng sự sử dụng Zipfian Estimation để cập nhật mô hình nền, so sánh các khung hình và xác định vùng chuyển động với các phép toán tương đối đơn giản [8]. Thuật toán này không phân loại trực tiếp vật thể.

Báo cáo của Nguyễn Trung Kiên kết hợp Zipfian Estimation với HOG-SVM: vùng chuyển động được xác định trước, sau đó đưa vào bộ phát hiện đa tỉ lệ và lọc các kết quả chồng lấn. Hệ thống được mô phỏng trên C++ để đánh giá tốc độ và độ chính xác, qua đó cho thấy sự cần thiết của việc hiệu chỉnh ngưỡng và huấn luyện bộ phân loại theo đối tượng [9].

Đối với các phương pháp hiện đại, các detector dựa trên mạng nơ-ron tích chập như YOLO và các detector dựa trên Transformer đã được nghiên cứu rộng rãi. Lv và cộng sự đề xuất RT-DETR, một detector được thiết kế theo hướng phát hiện end-to-end và không cần sử dụng Non-Maximum Suppression như bước hậu xử lý. Mô hình sử dụng Efficient Hybrid Encoder nhằm xử lý hiệu quả đặc trưng đa tỉ lệ và cơ chế IoU-aware Query Selection để cải thiện chất lượng các object query [10].

Theo công bố trên COCO val2017 và GPU NVIDIA T4, RT-DETR-L đạt 53,0% AP tại 114 FPS, còn RT-DETR-X đạt 54,8% AP tại 74 FPS [10]. Các con số này không thể suy ra trực tiếp cho thiết bị FPGA hoặc bài toán phát hiện hộp. Nghiên cứu tổng quan về tăng tốc YOLO trên FPGA cũng lưu ý đến lượng tử hóa, tài nguyên và độ trễ khi triển khai mô hình học sâu [11].

Những tài liệu trên cho thấy HOG-SVM có tiền lệ triển khai trên FPGA, Zipfian Estimation chỉ hỗ trợ lọc chuyển động, còn RT-DETR là hướng phát hiện dựa trên học

sâu. Đối với phạm vi một lớp đối tượng và mục tiêu kiểm chứng trên C/C++, HOG-SVM được chọn để xây dựng bộ phát hiện hộp.

1.1.3. Vấn đề nghiên cứu của đề tài

Các bộ phân loại HOG-SVM trong tài liệu tham khảo được huấn luyện chủ yếu cho người, nên không thể dùng nguyên mô hình đó để phát hiện hộp. Bài toán của đề tài là xây dựng dữ liệu hộp và không hộp, chọn kích thước cửa sổ và tham số HOG phù hợp, rồi đánh giá khả năng phát hiện trên tập ảnh độc lập.

Hiệu năng phần cứng còn phụ thuộc bo mạch, độ phân giải, số cửa sổ và kiến trúc xử lý [3], [4], [7]. Vì vậy, kết quả công bố chỉ là cơ sở tham khảo; đề tài cần đo hiệu năng của chính chương trình và phần cứng được sử dụng.

Đề tài tập trung xây dựng bộ phát hiện hộp bằng HOG-SVM, kiểm chứng trên C/C++ và OpenCV, rồi đánh giá việc đưa khối trích xuất HOG sang FPGA. Kết quả được xem xét đồng thời về chất lượng phát hiện, FPS, độ trễ và tài nguyên phần cứng.

1.2. Mục tiêu và phạm vi nghiên cứu

1.2.1. Mục tiêu nghiên cứu

Mục tiêu tổng quát là xây dựng và đánh giá hệ thống phát hiện hộp từ ảnh hoặc video bằng HOG-SVM, có mô phỏng C/C++ và một khối xử lý HOG được triển khai, kiểm chứng trên nền tảng SoC FPGA.

Các mục tiêu cụ thể được xác định như sau:

1. Nghiên cứu nguyên lý phát hiện vật thể bằng HOG-SVM, đặc biệt là quá trình trích xuất đặc trưng gradient, xây dựng histogram, chuẩn hóa đặc trưng và phân loại bằng SVM.
2. Xây dựng tập dữ liệu phục vụ huấn luyện và kiểm thử đối với đối tượng hộp trong các điều kiện quan sát đã xác định.
3. Xây dựng chương trình phát hiện hộp sử dụng C/C++ và OpenCV; đánh giá khả năng phát hiện, thời gian xử lý và FPS.
4. Triển khai thử nghiệm khối trích xuất HOG trên SoC FPGA; đối chiếu đầu ra với phần mềm và đo thời gian xử lý, mức sử dụng tài nguyên phần cứng.
5. Đánh giá kết quả thực nghiệm dựa trên các chỉ tiêu kỹ thuật đã xác định, làm cơ sở kết luận về khả năng đáp ứng yêu cầu của hệ thống.

1.2.2. Phạm vi nghiên cứu

Để bảo đảm tính khả thi, đề tài được giới hạn ở bài toán phát hiện một loại vật thể cụ thể trong môi trường thử nghiệm có kiểm soát. Phạm vi nghiên cứu được xác định như sau.

Trong phạm vi nghiên cứu	Ngoài phạm vi nghiên cứu
Phát hiện đối tượng hộp trong ảnh và video.	Phát hiện đồng thời nhiều loại vật thể không liên quan đến đối tượng nghiên cứu.
Sử dụng HOG-SVM làm phương pháp phát hiện chính.	Huấn luyện và triển khai YOLO, RT-DETR hoặc các mô hình Deep Learning khác làm phương pháp chính.
Xây dựng tập dữ liệu huấn luyện và kiểm thử cho đối tượng hộp.	Xây dựng bộ dữ liệu quy mô lớn cho nhiều lớp đối tượng.
Mô phỏng, kiểm chứng thuật toán bằng C/C++ và OpenCV.	Phát triển một hệ thống Computer Vision có khả năng nhận biết tổng quát trong mọi điều kiện môi trường.
Nghiên cứu và triển khai các khối xử lý HOG-SVM phù hợp trên FPGA theo khả năng của nền tảng được lựa chọn.	Tự thiết kế toàn bộ nền tảng phần cứng FPGA, camera và hệ điều hành nhúng từ đầu.
Đánh giá khả năng phát hiện, thời gian xử lý và FPS.	Xác định tọa độ hộp trong hệ tọa độ robot, lập kế hoạch chuyển động và điều khiển robot gấp đặt.
Xem xét Zipfian Estimation như một khối phát hiện chuyển động hỗ trợ khi cần thiết.	Xây dựng hệ thống theo dõi nhiều đối tượng hoặc nhận biết vật thể trong môi trường chuyển động phức tạp.

Tập kiểm thử gồm ảnh có hộp và không có hộp, với một số thay đổi về khoảng cách, góc quan sát, nền và ánh sáng trong phạm vi đã kiểm soát.

Kết quả đầu ra chính là phát hiện sự xuất hiện của hộp trong khung hình. Cửa sổ trượt được dùng nội bộ để tìm vùng ứng viên; đề tài không thực hiện chuyển đổi sang hệ tọa độ robot.

Nền tảng SoC FPGA dự kiến là KV260 [12]. Trong phạm vi phần cứng, khối trích xuất đặc trưng HOG được lựa chọn làm khối triển khai thử nghiệm; các chức năng điều khiển và phân loại SVM có thể đặt trên bộ xử lý.

1.2.3. Các chỉ tiêu đánh giá

Các chỉ tiêu đánh giá cần được xác định trước khi tiến hành xây dựng hệ thống nhằm bảo đảm kết quả thực nghiệm có thể được đối chiếu với mục tiêu đề tài. Đối với bài toán phát hiện hộp, các chỉ tiêu chính gồm khả năng phát hiện chính xác đối tượng, thời gian xử lý từng khung hình và tốc độ xử lý của chương trình.

Bảng 1.1. Các chỉ tiêu kỹ thuật dự kiến của hệ thống

STT	Chỉ tiêu	Mục tiêu dự kiến
1	Đối tượng phát hiện	Hộp
2	Số lớp đối tượng	1 lớp
3	Phương pháp phát hiện	HOG-SVM
4	Độ phân giải ảnh đầu vào	640×480 pixel
5	Tốc độ xử lý mục tiêu	≥ 15 FPS
6	Độ chính xác tối thiểu	$\geq 90\%$ trên tập kiểm thử độc lập
7	Môi trường phát triển thuật toán	C/C++, OpenCV
8	Điều kiện thử nghiệm	Camera cố định, môi trường trong nhà
9	Nền tảng triển khai phần cứng	SoC FPGA (dự kiến KV260)

Tập kiểm thử được tách khỏi tập huấn luyện theo ảnh/phiên chụp để hạn chế trùng lặp. Accuracy ở mức ảnh được tính từ số ảnh dự đoán đúng trên tổng số ảnh; đồng thời ghi nhận precision và recall để theo dõi riêng cảnh báo nhầm và bỏ sót. IoU chỉ được sử dụng nếu đánh giá vùng phát hiện bằng bounding box [2], [5].

FPS được tính từ tổng số khung hình chia cho tổng thời gian xử lý thuật toán, tính từ lúc khung hình có trong bộ nhớ đến khi xuất kết quả. Độ trễ toàn hệ thống có camera được báo cáo riêng nếu thực hiện thí nghiệm luồng video.


Trên FPGA, khối HOG phải được kiểm tra sự tương đồng đầu ra với phiên bản phần mềm, đo thời gian xử lý và tài nguyên LUT, FF, BRAM, DSP trên thiết bị thực tế; không suy ra kết quả từ bo mạch của nghiên cứu khác [3], [4], [7].

1.3. Giải pháp đề xuất

1.3.1. Kiến trúc tổng thể của hệ thống

Giải pháp dùng HOG-SVM với hai nhánh: nhánh huấn luyện trên máy tính tạo mô hình SVM cho hộp và nhánh suy luận xử lý ảnh đầu vào. Trên nhánh suy luận, hệ thống nhận ảnh, tiền xử lý, quét các vùng ứng viên, trích xuất HOG, phân loại bằng SVM và tổng hợp kết quả phát hiện.

Trong giai đoạn mô phỏng, OpenCV hỗ trợ thu nhận ảnh, xử lý và trích xuất HOG; tập dữ liệu hộp và không hộp do đề tài xây dựng. Ở giai đoạn FPGA, khối trích xuất HOG được phân tích và triển khai thử nghiệm; bộ phân loại SVM có thể chạy trên CPU của SoC.



Hình 1.1. Sơ đồ khối hệ thống phát hiện hộp sử dụng HOG-SVM

1.3.2. Khối thu nhận ảnh và tiền xử lý

Khối thu nhận ảnh tiếp nhận ảnh hoặc các khung hình video qua OpenCV. Khối tiền xử lý chuyển ảnh về mức xám, chuẩn hóa vùng ảnh đầu vào và tạo định dạng dữ liệu thích hợp cho HOG.

Các mẫu huấn luyện và các vùng ứng viên khi suy luận phải có cùng kích thước cửa sổ và cấu hình trích xuất đặc trưng để bảo đảm số chiều vector HOG thống nhất.

Khối cửa sổ trượt quét những vùng ứng viên trên ảnh; với hộp có kích thước biến đổi, ảnh có thể được xử lý ở một số tỉ lệ phù hợp [6], [3], [13]. Bước này là thao tác tìm kiếm nội bộ, không bao gồm định vị trong hệ tọa độ robot.

1.3.3. Khối trích xuất đặc trưng HOG

Khối HOG biểu diễn đặc trưng cạnh của vùng ảnh bằng vector histogram hướng gradient; kết quả là đầu vào của SVM. Đây là khối được lựa chọn nghiên cứu tăng tốc phần cứng.

Thuật toán HOG tính gradient cục bộ, cộng dồn theo histogram của cell và chuẩn hóa theo block [6], [3]. Các phép toán này là cơ sở để tổ chức các khối xử lý theo pipeline trên FPGA.

Kích thước cửa sổ, cell, block và số khoảng hướng phải được giữ nhất quán giữa dữ liệu huấn luyện, kiểm thử và phiên bản phần cứng.

Trong mô phỏng, HOG được kiểm chứng bằng OpenCV [13]. Phiên bản FPGA sử dụng cùng cấu hình; sai khác số học do xấp xỉ hoặc fixed-point cần được đo và đánh giá [3], [7].

1.3.4. Khối phân loại SVM

Bộ phân loại SVM tuyến tính nhận vector HOG và quyết định vùng ảnh thuộc lớp hộp hay không hộp [6], [3]. Mô hình được huấn luyện từ các mẫu dương và âm dành riêng cho đối tượng hộp.

Tập huấn luyện tạo ra trọng số và hệ số chệch của SVM; tham số đã huấn luyện được lưu để áp dụng cho các ảnh chưa xuất hiện trong quá trình học.

SVM tuyến tính được dùng trước vì có dạng dự đoán rõ ràng và có thể đối chiếu giữa phần mềm với hệ thống nhúng [6], [3]. Trong kiến trúc đề xuất, SVM được thực hiện bằng phần mềm trên bộ xử lý.

Những vùng ứng viên có điểm phân loại vượt ngưỡng được gộp hoặc lọc chồng lấn để tránh nhiều lần báo cùng một hộp [3], [13]; đầu ra chính vẫn là có hộp hay không có hộp trong khung hình.

1.3.5. Khối xuất kết quả và đánh giá

Khối xuất kết quả cung cấp trạng thái có hộp/không có hộp và thông tin phục vụ đánh giá. Bản mô phỏng C/C++ hiển thị kết quả, ghi thời gian xử lý và lưu dự đoán để đối chiếu với nhãn kiểm thử.

Các chỉ tiêu accuracy, precision, recall, FPS và thời gian xử lý được báo cáo trên tập thử nghiệm được tách riêng, cùng cấu hình máy tính và kích thước ảnh đầu vào.

Việc báo cáo riêng chất lượng phát hiện và hiệu năng tính toán giúp tránh kết luận thuật toán đạt yêu cầu chỉ dựa vào tốc độ hoặc một chỉ số accuracy.

1.3.6. Định hướng triển khai trên nền tảng FPGA

Giải pháp phần cứng được đề xuất theo kiến trúc kết hợp giữa hệ thống xử lý (PS) và logic khả trình (PL) trên nền tảng SoC FPGA. Trong đó, khối trích xuất đặc trưng

HOG được triển khai trên PL nhằm khai thác khả năng xử lý song song và pipeline. PS đảm nhiệm chức năng điều khiển luồng dữ liệu, thực hiện phân loại bằng SVM và tổng hợp kết quả phát hiện.

Nền tảng SoC FPGA dự kiến sử dụng là KV260, trong đó PS đảm nhiệm chức năng quản lý dữ liệu và điều khiển hoạt động của hệ thống, còn PL thực hiện tăng tốc khối trích xuất đặc trưng HOG. Dữ liệu ảnh được lưu trữ trong bộ nhớ và trao đổi giữa PS và PL thông qua các giao tiếp dữ liệu phù hợp với kiến trúc phần cứng của nền tảng [12].

Khối HOG khai thác tính lặp theo pixel và cell để tổ chức xử lý song song/pipeline. Các phép căn, lượng giác hoặc chuẩn hóa có thể cần xấp xỉ và dùng fixed-point; cần đối chiếu sai lệch so với OpenCV [3], [7].

Kết quả triển khai HOG trên FPGA được kiểm chứng bằng dữ liệu thử giống phần mềm; báo cáo mức sử dụng LUT, FF, BRAM, DSP, thời gian xử lý khối và ảnh hưởng đến khả năng phát hiện chung.

Zipfian Estimation là khối hỗ trợ có thể khảo sát sau khi bộ phát hiện chính hoạt động.

1.4. Bố cục đồ án

Các chương tiếp theo được tổ chức theo hướng trình bày cơ sở lý thuyết, thiết kế hệ thống, thực nghiệm và tổng kết kết quả.

Chương 2 – Cơ sở lý thuyết: Trình bày xử lý ảnh số, nguyên lý HOG-SVM, các tham số cần lựa chọn và kiến trúc SoC FPGA liên quan đến bài toán.

Chương 3 – Thiết kế và xây dựng hệ thống: Trình bày bộ dữ liệu hộp, bộ phát hiện trên C/C++ và cách tổ chức khối trích xuất HOG trên nền tảng FPGA.

Chương 4 – Thực nghiệm và đánh giá: Trình bày kết quả phát hiện trên tập kiểm thử, FPS và độ trễ phần mềm; so sánh đầu ra và hiệu năng của khối HOG được triển khai trên FPGA.

Chương 5 – Kết luận và hướng phát triển: Tổng hợp mức độ đáp ứng các chỉ tiêu nghiên cứu, giới hạn của hệ thống và hướng mở rộng như định vị hộp hoặc tích hợp với robot.

TÀI LIỆU THAM KHẢO

- [1] R. Szeliski, *Computer Vision: Algorithms and Applications*, 2nd ed. Cham, Switzerland: Springer, 2022.
- [2] V. Pagire, M. Chavali, and A. Kale, “A comprehensive review of object detection with traditional and deep learning methods,” *Signal Processing*, vol. 237, Art. no. 110075, 2025.
- [3] M. Wasala and T. Kryjak, “Real-time HOG+SVM based object detection using SoC FPGA for a UHD video stream,” *arXiv:2204.10619*, 2022.
- [4] L. Cambuim and E. Barros, “FPGA-Based Pedestrian Detection for Collision Prediction System,” *Sensors*, vol. 22, no. 12, Art. no. 4421, 2022.
- [5] “The evolution of object detection methods,” *Engineering Applications of Artificial Intelligence*, vol. 133, Art. no. 108458, 2024.
- [6] N. Dalal and B. Triggs, “Histograms of oriented gradients for human detection,” in *Proc. IEEE Computer Society Conference on Computer Vision and Pattern Recognition (CVPR)*, 2005, pp. 886–893.
- [7] Y. He, J. Huang, and Y. Pan, “A novel low-resource consumption and high-speed hardware implementation of HOG feature extraction on FPGA for human detection,” *Integration*, vol. 97, Art. no. 102208, 2024.
- [8] N. N. Sinh, D. H. Bui, and X. T. Tran, “Reducing temporal redundancy in MJPEG using Zipfian estimation techniques,” in *Proc. IEEE Asia Pacific Conf. on Circuits and Systems (APCCAS)*, 2014, pp. 65–68.
- [9] N. T. Kiên, “Báo cáo nghiên cứu hệ thống phát hiện vật thể thời gian thực sử dụng Zipfian Estimation và HOG-SVM,” báo cáo nghiên cứu, 2024.
- [10] W. Lv et al., “DETRs Beat YOLOs on Real-time Object Detection,” *arXiv:2304.08069*, 2023.
- [11] “Optimizing FPGA-based YOLO series accelerators: A survey of techniques,” *Neurocomputing*, vol. 650, Art. no. 130874, 2025.
- [12] AMD, *Kria KV260 Vision AI Starter Kit Data Sheet*, DS986, Rev. 1.3, Jun. 2025.
- [13] OpenCV, “cv::HOGDescriptor Class Reference,” *OpenCV Documentation*, ver. 4.12.0.