TR NG I H C CÔNG NGH THÔNG TIN VÀ TRUY N THÔNG THÁI NGUYÊN KHOA CÔNG NGH I N T VÀ TRUY N THÔNG

Bài gi ng:

I UKHI NLOGIC

(Tài li u l u hành n i b)

M CL C

M C L C	1
Ch ng 1	5
C S LÝ THUY T I UKHI N LOGIC	5
1.1. Khái ni m v logic hai tr ng thái	5
1.2. Các hàm và các tính ch t c b n c a i s logic	5
1.2.1. Hàm logic c b n	5
1.2.2. Các tính ch t và m t s h th c c b n c a i s logic	7
1.3. Các ph ng pháp bi u di n hàm logic	8
1.3.1. Ph ng pháp bi u di n thành b ng	8
1.3.2. Ph ng pháp hình h c	9
1.3.3. Ph ng pháp bi u th c i s (ph ng pháp gi i tích)	9
1.3.4.Ph ng pháp bi u di n hàm logic b ng b ng Karnaugh	10
1.4. Các ph ng pháp t i thi u hóa hàm logic	10
1.4.1.Ph ng pháp t i thi u hoá hàm logic b ng bi n i i s	10
1.4.2. Ph ng pháp t i thi u hoá hàm logic theo thu t toán	11
2.1. Khái ni m và mô hình toán h ch i u khi n logic t h p	15
2.2. Cách phân tích h i u khi n logic t h p và ng d ng	15
2.3. Ph ng pháp t ng h p m ch logic t h p	17
2.4. Khái ni m chung h i u khi n logic m ch trình t	21
2.4.1. Gi i thi u và m t s nh ngh a	21
2.4.2. M ts ph n t nh trong logic trình t	21
2.5.1. Ph ng pháp b ng chuy n tr ng thái	22
2.5.2. Ph ng pháp hình tr ng thái	23
2.5.3. Ph ng pháp l u	24
2.6.T ng h p m ch trình t	26
2.6.1. T ng h p theo ph ng pháp b ng tr ng thái	26
2.6.2.T ng h p theo ph ng pháp hình Mealy ho c Moore	29
2.7. Ví d v m ch trình t	29
Ch ng 3	30
H I IIKHI N LOGICKH TRÌNH PLC	30

3.1. Khái ni m chung	30
3.2.C utocaPLC	30
3.3. S c u trúc PLC	31
3.4. Nguyên lý làm vi c	32
3.5. u nh c i m	33
3.6. ng d ng:	33
3.7. Trình t thi tk h i u khi n logic ng d ng PLC	33
4.1. S c u trúc c a PLC	35
4.1.1. C u hình c ng	35
4.1.2. Mô t các èn báo và công t c	36
4.1.3. C u trúc b nh	37
4.1.4. M r ng c ng vào ra (Module m r ng)	38
4.1.5. The chief ng trình	39
4.1.6. C u trúc ch ng trình	40
4.2 Ngôn ng 1 p trình c a S7-200	41
4.2.1. Gi i thi u chung	41
4.2.2.B ng tóm t t m t s 1 nh c b n c a S7-200	42
4.2.3. Cú pháp h 1 nh c a S7-200	45
4.3. M ts ví d ng d ng S7-200	56
Ch ng 5	62
THI TB I UKHI N LOGIC KH TRÌNH S7-300	62
5.1. Gi i thi u chung	62
5.2. Các modul c a PLC S7-300	62
5.2.1. Modul CPU	63
5.2.2. Module m r ng	63
5.3. Ki u d li u và phân chia b nh	64
5.3.1- Ki u d li u:	64
5.3.2. C u trúc b nh c a CPU	64
5.4. Vòng quét ch ng trình	65
5.5. Nh ng kh i OB c bi t	65
5.6. Ngôn ng 1 p trình c a S7-300	67
5.6.1. C u trúc l nh và tr ng thái k t qu	67

5.6.2. Các l nh c b n	67
5.6.3.Các l nh i u khi n ch ng trình	68
5.6.4 B th i gian (Timer)	71
5.6.5. B m (Counter)	75
5.6.6- K thu ts d ng con tr	78

Ch ng 1

C S LÝTHUY T I UKHI NLOGIC

1.1. Khái ni m v logic hai tr ng thái

Trong cu c s ng hàng ngày, nhi u s v t hi n t ng th ng bi u hi n hai m t i l p thông qua hai tr ng thái i l p rõ r t. Ví d nh khi nói v giá c và ch t l ng hàng hoá ta th ng có khái ni m t và r hay t t và x uí

Trong k thu t i n và i u khi n, ta th ng có khái ni m v hai tr ng thái: óng và c t, kín hay h , làm vi c hay không làm vi c, có i n hay m t i n,í

Trong toán h c, l ng hoá hai tr ng thái i l p c a s v t hay hi n t ng ng i ta dùng hai giá tr : 0 và 1. Ta g i ó là các giá tr 0 và 1 logic.

Các nhà bác h c ã xây d ng c s toán h c tính toán các hàm và bi n ch 1 y v i hai giá tr 0 và 1 này, hàm và bi n ó c g i là hàm và bi n logic, c s toán h c tính toán các hàm và bi n ó g i là i s logic. i s logic còn có tên là i s Boole vì 1 y theo tên nhà toán h c Boole, ng i có công trong vi c xây d ng nên công c i s logic.

1.2. Các hàm và các tính ch t c b n c a i s logic

1.2.1. Hàm logic c b n

M thàm $y = f(x_1, x_2, i_1, x_n)$ v i các bi n x_1, x_2, i_1, x_n ch nh n hai giá tr : 0 ho c 1 và hàm y c ng ch nh n hai giá tr : 0 ho c 1, thì x_1, x_2, i_1, x_n c g i là các bi n logic và y là hàm logic.

1.2.1.1. Hàm logic m t bi n: y = f(x)

Vì bi n x s nh n m t trong hai giá tr 0 ho c 1, nên hàm y có 4 kh n ng hay th ng g i là 4 hàm y₀, y₁, y₂, y₃

B ng chân lý Ghi chú Ký hi u s T n hàm Thu t toán logic 0 1 M chr le Khiint \boldsymbol{x} Hàm Hàm luôn 0 0 $y_0 = 0$; $y_0 = x x$ y_0 không b ng không Hàm 1 0 $y_1 = x$ y_1 Hàm 1 p 0 1 **y**₂ $y_2 = x$ Hàm Hàm luôn $y_3 = x + \bar{x}$ 1 1 **y**₃ b ng 1 n v

B ng 1.1 Hàm logic m t bi n y = f(x)

1.2.1.2. Hàm logic hai bi $n y = f(x_1, x_2)$

V i hai bi n logic x_1 , x_2 mà m i bi n có th nh n giá tr0 ho c1 ta có 16 t h p logic t o thành 16 hàm c bi u di n b ng1.2

B ng 1.2: Hàm logic hai bi n y = f(x1, x2)

	В	ng	ch	ân	lý		Ký hi	u s		
Tên hàm	x_1	1	1	0	0	Thu t toán logic	M chr le	Khiint	Ghi chú	
	x_2	1	0	1	0	3	m chi te	Mi t titt		
Hàm không	\mathbf{y}_0	0	0	0	0	$y_0 = x_1 x_1 + x_2 x_2$			Hàm luôn có giá tr b ng 0	
Hàm Piec	\mathbf{y}_1	0	0	0	1	$y_1 = \overline{x}_1 \cdot \overline{x}_2$ $y_1 = \overline{x}_1 + \overline{x}_2$	x x y	$\begin{bmatrix} x & & & \\ x & & & \end{bmatrix}$		
Hàm c m x ₁	\mathbf{y}_2	0	0	1	0	$y_2 = \overline{x}_1 x_2$	x x y2	$\begin{bmatrix} x & & & \\ x & & & \end{bmatrix}$		
Hàm o x ₁	y ₃	0	0	1	1	$y_3 = \overline{x}_1$	x ₁ y ₃	x ₁ y ₃	Ch ph thu c vào x ₁	
Hàm c m x ₂	y ₄	0	1	0	0	$y_4 = x_1 x_2$	x x y4	x — y ₄		
Hàm o x ₂	y 5	0	1	0	1	$y_0 = \bar{x}_2$	x ₂ y5	x_2 y_5	Ch ph thu c vào x ₂	
Hàm ho c lo i tr	y ₆	0	1	1	0	$y_6 = x_1 x_2 + x_1 x_2$	x x y6 x x x	$\begin{bmatrix} x_1 & y_6 \\ x_2 & \end{bmatrix}$	C ng module	
Hàm Cheffer	y 7	0	1	1	1	$y_7 = \overline{x}_1 + \overline{x}_2 = $ $= X_1 X_2$	x y7 x	$\begin{bmatrix} x_1 & y_7 \\ x_2 & y_7 \end{bmatrix}$		
Hàm Và	y ₈	1	0	0	0	$y_8 = x_1.x_2$	x x y8	xy ₈		
Hàm cùng d u	У 9	1	0	0	1	$y_9 = x_1 x_2 + x_1 x_2$	x x y9 x x x	x_1 x_2 y_9		

Hàm 1 p theo x ₂	y ₁₀	1	0	1	0	$y_{10} = x_2$	X ₂ y ₁₀	x ₂	Ch ph thu c
Hàm kéo theo x ₂		1	0	1	1	$y_{11} = x_1 + x_2$	X	x_1 x_2 y_{11}	
Hàm l p theo x ₁	y ₁₂	1	0	1	0	$y_{12} = x_1$	X ₁	<u>x</u> 1 <u>y</u> 12	Ch ph thu c
Hàm kéo theo x ₁	y 13	1	1	0	1	$y_{13} = x_1 + x_2$	X	x_1 y_1 x_2	
Hàm ho c	y ₁₄	1	1	1	0	$y_{14} = x_1 + x_2$	X	$x_1 \longrightarrow y_{14}$ $x_2 \longrightarrow y_{14}$	
Hàm n v	y 15	1	1	1	1		X	X ₁ y ₁₅ x ₂ x ₂ x ₂	Hàm luôn b ng 1

Ta có nh n xét: Các hàm i x ng qua tr c n m gi a y_7 và y_8 , ngh a là $y_0 = \overline{y_{15}}$, $y_1 = \overline{y_{14}}$, í

1.2.1.3. Hàm logic n bi $n y = f(x_1, x_2, i, x_n)$

V i hàm logic n bi n, m i bi n nh n m t trong hai giá tr 0 ho c 1 nên ta có 2^n t h p bi n, m i t h p bi n 1 i nh n hai giá tr 0 ho c 1, do v y s hàm logic là 2^{2^n} . V i s bi n b ng n = 1 ta có 4 kh n ng t o hàm, n = 2 có 16 còn v i n = 3 s có 256 kh n ng t o hàm, nh v y khi s bi n nhi u thì s hàm có kh n ng t o thành r t 1 n. Tuy nhiên t t c các kh n ng này u c bi u hi n qua các kh n ng t ng logic, tích logic và ngh ch o logic c a các bi n. Trong t t c các hàm c t o thành, ta c bi t chú ý n lo i hàm t ng chu n và hàm tích chu n. Hàm t ng chu n là hàm ch a t ng các tích mà m i tích có t t c các bi n c a hàm. Hàm tích chu n là hàm ch a tích các t ng mà m i t ng u có t t c các bi n c a hàm.

1.2.2. Các tính ch t và m t s h th c c b n c a i s logic

1.2.2.1. nh lu t giao hoán i v i c ng và nhân logic

$$a + b = b + a$$
 $a.b = b.a$

1.2.2.2. nh lu t k t h p i v i c ng và nhân logic

$$a + (+b + c) = (a + b) + c$$

$$a.(.b.c) = (a.b).c$$

- 1.2.2.3. *nh* lu t phân ph i: a(b+c) = ab + ac
- 1.2.2.4. nh lu t ngh ch o (De Morgan) a + b = a.b a.b = a + b
- 1.2.2.5. $nh lu t ph \quad nh hai l n: a = a$
- 1.2.2.6. Qui t c tính i v i các h ng s 0 và 1 a.1 = a a.0 = 0 a + 0 = a a+1=1
- 1.2.2.7. Quit c tính i v i bi n và ph nh c a nó $a.\overline{a} = 0$ $a+\overline{a} = 1$
- 1.2.2.8. Lu t ng nh t a + a = a a.a = a

1.3. Các ph ng pháp bi u di n hàm logic

1.3.1. Ph ng pháp bi u di n thành b ng

Ví d: Cho m thàm 3 bi n v i giá tr hàm ã cho c bi u di n thành b ng nh sau:

Giá tr th p phân (nh \mathbf{x}_1 y \mathbf{X}_{2} X_3 phân) cath pbin 0(000)0 0 0 1 1 (001) 0 0 1 0 2 (010) 0 1 0 õxö 0 1 1 3 (011) õxö 1 0 0 4 (100) 0 5 (101) 1 0 1 1 1 1 6 (110) 0 õxö 1 1 1 1 7 (111)


B ng 1.3

Ghi chú: D u õxö là t h p bi n mà giá tr hàm không xác nh (có th là 0 ho c 1)

u i m c a ph $\,$ ng pháp này là d $\,$ nhìn, ít nh $\,$ m $\,$ l $\,$ n. Nh $\,$ c $\,$ i $\,$ m là c $\,$ ng $\,$ k $\,$ nh, $\,$ c $\,$ bi $\,$ t là khi $\,$ s $\,$ bi $\,$ n $\,$ l $\,$ n.

1.3.2. Ph ng pháp hình h c

Trong ph ng pháp bi u di n này, mi n xác nh c a hàm c bi u di n trong không gian n chi u. M i t h p bi n c bi u di n b ng m t i m trong không gian ó. Hàm n bi n t ng ng v i không gian n chi u có 2^n i m trong không gian ó, ng v i m i i m s có m t giá tr c a hàm. Hai i m n m trên cùng m t tr c ch khác nhau b i s thay i giá tr c a m t bi n. Hình 1.1 là cách bi u di n hàm logic 1, 2 và 3 bi n.



Hình1.1. Bi u di n hình h c hàm logic a - Hàm 1 bi n; b - Hàm 2 bi n; c - Hàm 3 bi n

Nh c i m c a ph ng pháp này là khi s bi n l n s r t ph c t p.

1.3.3. Ph ng pháp bi u th c is (ph ng pháp gi i tích)

Ng i ta \tilde{a} ch ng minh c r ng, m t hàm logic n bi n b t k bao gi c ng $c\acute{o}$ th bi u di n thành các hàm t ng chu n y và tích chu n y .


- * Cách vi thàm d i d ng t ng chu n y :
- Ch quan tâm $\,$ n t $\,$ h $\,$ p bi $\,$ n mà hàm có giá tr $\,$ b $\,$ ng $\,$ 1. $\,$ S $\,$ 1 $\,$ n hàm b $\,$ ng $\,$ 1 $\,$ s $\,$ chính là s tích $\,$ c $\,$ a các t $\,$ h $\,$ p bi $\,$ n, $\,$ m $\,$ i tích $\,$ c $\,$ g $\,$ i là $\,$ m $\,$ t mintec, ký hi $\,$ u là $\,$ m $_{i}$.
- Trong m i tích, các bi n có giá tr b ng 1 c gi nguyên, còn các bi n có giá tr b ng 0 thì c l y giá tr ngh ch o.
- Hàm t ng chu n y là t ng các tích ó.
- * Cách vi thàm d i d ng tích chu n y :
- Ch quan tâm nt h p bi n mà hàm có giá tr b ng 0. S 1 n hàm b ng 0 s chính là s t ng c a các t h p bi n, m i t ng c g i là m t Maxtec, ký hi u là M_i.
- Trong m i t ng, các bi n có giá tr b ng 0 c gi nguyên, còn các bi n có giá tr b ng 1 thì c l y giá tr ngh ch o.
- Hàm tích chu n y là tích các t ng ó.

1.3.4.Ph ng pháp bi u di n hàm logic b ng b ng Karnaugh

Nguyên t c xây d ng b ng Karnaugh là:

- bi u di n m t hàm logic n bi n, c n thành l p m t b ng có 2ⁿ ô; m i ô t ng ng v i m t t h p bi n. ánh s th t các ô trong b ng t ng ng v i giá tr c a t h p bi n.
- Các ô c nh nhau ho c i x ng nhau ch cho phép khác nhau v giá tr c a m t bi n.
 - Trong các ô ghi giá tr c a hàm t ng ng v i giá tr c a t h p bi n ó.

Ví d: Hình 1.2 là b ng Karnaugh c a hàm 2 bi n



Hình 1.2. B ng Karnaugh cho hàm 2 bi n; Ví d : $y=\Sigma 1,2$ và N=3

$X_2 X_3$;				X_2X_3				
\mathbf{x}_1	00	01	11	10		00	01	11	10
·	0	1	3	2	X_1	0	1	3	2
	$$ $X_1 X_2 X_3$	$ X_1 X_2 X_3$	$ X_1 X_2 X_3$	$\begin{bmatrix} - & - \\ X_1X_2X_3 \end{bmatrix}$	0	0	1	1	õxö
0	1	-	7			4	-	7	6
1	$X_1 X_2 X_3$) 	/ V V V	6	1	őxö	1	őxö	$\begin{bmatrix} 0 \\ 0 \end{bmatrix}$
1	1 1 2 1 3	$X_1 X_2 X_3$	$X_1X_2X_3$	$X_1X_2X_3$	-	OAU	1	OXO	

Hình 1.3. B ng Karnaugh cho hàm 3 bi n; Ví d : $y = \Sigma 1,3,5$ v i N=2,4,7

1.4. Các ph ng pháp t i thi u hóa hàm logic

1.4.1.Ph ng pháp t i thi u hoá hàm logic b ng bi n i i s

Vi c rút g n hàm th ng d a vào các lu t và các h th c c b n c a i s logic

Ví d: T i thi u hoá hàm sau:

$$y = \bar{a}.b + a.b + a.\bar{b} = (\bar{a}.b + a.b) + (a.b + a.\bar{b}) = \bar{b}(\bar{a} + a) + \bar{a}(b + \bar{b}) = a + b$$

Do tính tr c quan c a ph ng pháp nên nhi u khi k t qu a ra v n không bi t rõ là ã t i thi u hay ch a, nh v y ây không ph i là ph ng pháp ch t ch cho phép t ng hoá quá trình t i thi u hoá hàm logic.

1.4.2. Ph ng pháp t i thi u hoá hàm logic theo thu t toán

Though the ng hap the ng hap the ng Karnaugh và Quine Mc. Cluskey

- 1.4.2.1.T i thi u hoá hàm logic b ng ph ng pháp Quine Mc. Cluskey
 - a. M t s khái ni m và nh ngh a
- + nh: nh là m t tích ch a y các bi n c a hàm xu t phát, n u hàm có n bi n thì nh là tích c a n bi n.
 - nh 1 là nh mà hàm có giá tr b ng 1;
 - nh 0 là nh mà hàm có giá tr b ng 0;

nh không xác nh là nh mà t i ó hàm có th 1 y m t trong hai giá tr b ng 0 ho c 1.

- + Tích c c ti u: Tích c c ti u là tích có s bi n là c c ti u hàm có giá tr b ng l ho c có giá tr không xác nh.
- + Tích quan tr ng: Tích quan tr ng là tích c c ti u mà giá tr hàm ch duy nh t b ng 1 tích này.
- b. T i thi u hoá hàm logic b ng ph ng pháp Quine Mc. Cluskey

Các b c ti n hành:

Quá trình t i thi u hoá hàm logic b ng ph ng pháp Quine Mc. Cluskey c ti n hành theo các b c nh trên hình 1.2.

Cách làm:

B c1: Tìm các tích c c ti u

Các công vi c ti n hành nh sau:

Cho hàm v i t p L và N

1. Tìm các tích c c ti u

2. Tìm các liên k t ph i t i thi u các nh

3. Vi t ra hàm c c ti u

K t thúc

Hình 1.4. Các b c t i thi u hoá hàm logic theo ph ng pháp Quine

- +) L p b ng bi u di n các giá tr hàm b ng 1 và các giá tr không xác nh ng v i mã nh phân c a các bi n (b ng 1.4a).
- +) S p x p các t h p bi n theo mã nh phân theo th t s các ch s 1 t ng d n t 0, 1, 2, 3, i . Nh v y ây ta có 4 t h p: t h p 1 (g m các s ch a 1 ch s 1), t h p 2 (g m các s ch a 2 ch s 1), t h p 3 (g m các s ch a 3 ch s 1), t h p 4 (g m các s ch a 4 ch s 1) (b ng 1.4b).

- +) So sánh m i t h p th i v i m t t h p th i+1, n u hai t h p ch khác nhau m t c t thì k t h p hai t h p ó thành m t t h p m i, ng th i thay c t s khác nhau c a 2 t h p c b ng m t g ch ngang (-) vào hai t h p c (b ng 1.4 c)
- +) Ti p t c công vi c: T b ng 1.4c ta ch n ra các t h p ch khác nhau 1 ch s 1 và có cùng g ch ngang (-) trong m t c t, ngh a là có cùng bi n v a c gi n c b ng 1.4c, nh v y ta có b ng 1.4d.

Các t h p tìm c b ng 1.4d là t h p cu i cùng, không còn kh n ng k t h p n a, ây chính là các tích c c ti u c a hàm f ã cho và c vi t:

0 - 1 - (ph các nh 2, 3, 6, 7) : $\overline{x_1} x_3$ - 1 1 - (ph các nh 6, 7, 14, 15) : $x_2 x_3$ 1 1 - - (ph các nh 12, 13, 14, 15): $x_1 x_2$

B ng 1.4

В	ng a		B ng	g b	В	ng c	B ng	g d
S th p phân	S nh phân (x ₁ x ₂ x ₃ x ₄)	S ch s 1	S th p phân	S nh phân (x ₁ x ₂ x ₃ x ₄)	Liên k t	S nh phân (x ₁ x ₂ x ₃ x ₄)	Liên k t	S nh phân (x ₁ x ₂ x ₃ x ₄)
2	0010	1	2	0010	2,3	001-	2,3,6,7 2,6,3,7	0-1-
3	0011	2	3	0011	2,6	0-10	6,7,14,15 6,14,7,15	-11-
6	0110		6	0110	3,7	0-11	12,13,14,15	
12	1100		12	1100	6,7	011-	12,14,13,15	11
7	0111		7	0111	6,14	-110		
13	1101	3	13	1101	12,13	110-		
14	1110		14	1110	12,14	11-0		
15	1111	4	15	1111	7,15	-111		
					13,15	11-1		
					14,15	111-		

B c 2: Tìm các tích quan tr ng

Vi c tìm các tích quan tr ng c ng $\,$ c ti n hành theo trình t $\,$ nhi u $\,$ b $\,$ c nh $\,$. Gi thi t có i $\,$ b $\,$ c nh $\,$, v $\,$ i $\,$ i $\,$ = 0, 1, 2, 3, í $\,$, k

G i L_{i} là tp các $\,$ nh 1 $\,$ ang xét $\,$ b $\,$ c th $\,$ i, lúc này không quan tâm $\,$ n các $\,$ nh có giá tr $\,$ không xác $\,$ nh n $\,$ a.

Z_i là t p các tích c c ti u b c nh th i.

E_i là t p các tích quan tr ng b c nh th i.

Trình t công vi c c ti n hành nh sau:

+)
$$V i i = 0$$

$$L_0 = L = (2, 3, 7, 12, 14, 15)$$

$$Z_0 = Z = (\overline{x_1} x_3, x_2 x_3, x_1 x_2)$$

Xác nh các tích quan tr ng E_0 t các t p L_0 và Z_0 nh sau:

L p m t b ng trong ó m i hàng ng v i m t tích c c ti u thu c Z_0 , m i c t ng v i m t nh thu c L_0 . ánh d u $\tilde{o}x\tilde{o}$ vào các \hat{o} trong b ng ng v i tích c c ti u b ng 1.

Xét t ng c t, c t nào ch có m t d u õxö thì tích c c ti u ng v i nó là tích quan tr ng nh b ng 1.7.

 L_0 2 7 3 12 14 15 Z_0 (x) $\mathbf{X}_1 \mathbf{X}_3$ (x) X X X X_2X_3 X (x) x_1x_2 X X

B ng 1.5.

+) V i i = 1

 L_1 : Tìm L_1 t L_0 b ng cách lo i kh i L_0 các nh 1 c a E_0 .

 Z_1 : Tìm Z_1 t Z_0 b ng cách lo i kh i Z_0 các tích trong E_0 và các tích \tilde{a} n m trong hàng \tilde{a} c ch n t E_0 (\tilde{o} là các tích không c n thi t).

L p b ng t $\,$ ng t $\,$ nh $\,$ trên, t $\,$ b ng $\,$ ó c $\,$ ng b $\,$ ng cách t $\,$ ng t $\,$ trên s $\,$ tìm $\,$ c tích $\,$ quan tr $\,$ ng $\,$ E $_{1}$.

Công vi c c ti p t c cho n khi h t các tích c c ti u

$$L_{i+1} = L_i - E_i$$

$$Z_{i+1} = Z_i - E_i$$

 $L \ p \ b \ ng \ L_{i+1} \ v \grave{a} \ Z_{i+1} \qquad \text{tìm } E_{i+1}. \ L \ p \ l \ i \ c \^{o} ng \ vi \ c \ cho \qquad n \ khi \ L_k = 0.$

Trong ví d trên thì $L_1 = 0$, do v y ta có hàm ã c t i thi u hoá là:

$$f = \overline{x_1} x_3 + x_1 x_2$$

1.4.2.2. Ph ng pháp dùng b ng Karnaugh

Ph ng pháp này c ti n hành theo các b c sau

<u>B</u> <u>c</u> 1: Bi u di n hàm ã cho thành b ng Karnaugh.

B c 2: Xác nh các tích c c ti u ho c t ng c c ti u.


B c 3: Tìm các liên k t ph t i thi u các ô õlö (n u bi u di n t i thi u theo hàm t ng) ho c các ô õ0ö (n u bi u di n theo hàm tích), sau ó vi t hàm k t qu theo t ng ho c tích.

Ví d 1: Hãy t i thi u hàm logic sau ây theo hàm t ng:

$$y = f(x_1, x_2, x_3, x_4) = \Sigma 1, 5, 6, 7, 11, 13; và N = 12, 15;$$

Gi i:

B c 1: L p b ng Karnaugh. Vì hàm có 4 bi n nên ta có th 1 p b ng Karnaugh thành 4 hàng và 4 c t nh hình 1.6.



Quan sát b ng Karnaugh và ch xét các liên k t t i thi u ph h t các ô có k t qu hàm b ng 1 (lúc này không xét các ô có ký hi u õxö), nh v y ta c k t qu t i thi u c a hàm là:

$$y = A + C + D + E = \overline{x_1} \overline{x_3} x_4 + x_2 x_4 + x_1 x_3 x_4 + \overline{x_1} x_2 x_3$$

H I UKHI NT H PVÀ LOGIC TRÌNH T

2.1. Khái ni m và mô hình toán h c h i u khi n logic t h p

M ch logic t h p là m ch mà tr ng thái u ra c a m ch ch ph thu c vào t h p các tr ng thái u vào ch không ph thu c vào trình t tác ng c a các u vào. Theo quan i m i u khi n thì m ch t h p là m ch h , h không có ph n h i, ngh a là tr ng thái óng m c a các ph n t trong m ch hoàn toàn không b nh h ng c a tr ng thái tín hi u u ra.


V m t toán h c, gi thi t m t m ch t h p có n u vào v i các x_i (i=1-n) và m u ra v i các y_i (j=1-m), ta ký hi u:

$$X = \{ x_1, x_2, i, x_n \}$$
 là $t p$ các tín hi u vào.

$$Y = \{ y_1, y_2, i, y_m \}$$
 là t p các tín hi u ra.

thì m ch t h p c bi u di n b i m ph ng trình i s Boole nh sau:

$$y_i = f_i(x_1, x_2, i, x_n) v i j = 1-m.$$




Hình 2.1: Mô hình toán h c c a m ch t h p

Có th bi u di n mô hình toán h c c a m ch t h p theo s kh i hình 2.1

2.2. Cách phân tích h i u khi n logic t h p và ng d ng

Bài toán phân tích có nhi m v là t m ch t h p ã có, mô t ho t ng c a m ch, vi t các hàm logic c a các u ra theo các bi n u vào và n u c n có th xét t i vi c t i thi u hoá m ch.

Gi thi t có m ch logic t h p nh hình 2.2, ta ti n hành phân tích m ch này.



Hình 2.2. M ch t h p có 3 bi n vào và 2 u ra a. Ký hi u theo m ch r le; b. Ký hi u theo m ch s

Vi c phân tích m ch c ti n hành theo các b c sau:

-Th ng kê s bi n vào và ra, trên c s ó l p b ng mô t tr ng thái c a h th ng.

M ch hình 2.2 có 3 bi n vào là a, b, c và 2 u ra là Y₁, Y₂, b ng tr ng thái c a h c bi u di n nh sau (b ng 2.1).

B ng 2.1


a	b	С	\mathbf{Y}_1	Y_2
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	1	1
1	1	1	1	1

- Vi t các hàm logic mô t quan h gi a tín hi u ra theo tín hi u vào. S d ng các phép toán logic c b n ta có th c các quan h này. V i ví d hình 2.2, ho c mô t b i b ng 2.1, ta có:

$$Y_1 = (b + c).a$$

$$Y_2 = (a+c).b$$

- Xét kh n ng t i gi n m ch: Gi thi t th c hi n m ch i n nh hình 2.2, ta có c u trúc nh hình 2.3a ho c hình 2.3b



hình 2.3a ta có:

V i c u trúc nh


$$Y_1 = P.Q, \qquad Y_2 = P.R$$

V i c u trúc nh hình 2.3b ta có:

$$Y_1 = U + V.W,$$
 $Y_2 = V + U.W$

V i c u trúc nh hình 2.3a, m i kh i P, Q, R u là t h p c a 3 bi n a, b, c, ta có b ng Karnaugh c a P, Q, R và Y₁, Y₂ nh hình 2.4. chéplit k tqu c a b ng 2.1.


Các giá tr c a P, Q, R có th chia thành hai nhóm: m t nhóm giá tr b t bu c và m t nhóm có th nh n giá tr tu ý. Vì r ng m ch P s n i ti p v i m ch Q, nên u ra Y₁ = 1 thì P, Q b t bu c ph i b ng 1 v i t t c các t h p a, b, c; ng c 1 i khi Y₁ = 0 thì ch c n P ho c Q b ng 0 là . Khi t h p abc = 100 ng v i Y_1 = 0, ta có th ch n P = 0, còn Q có th b ng 0 ho c 1. V i các ô trong b ng Karnaugh có giá tr $Y_2 = 1$ và $Y_1 = 1$ 0 v i i u ki n P = 1 thì b t bu c Q ph i b ng 0. T ó suy ra: có 4 trong 8 ô c a b ng Karnaugh c a giá tr Q có giá tr b t bu c và có 4 ô có giá tr tu ý.



Hình 2.4.

 $V \ i \ t \quad h \ p \ abc = 001, \ ch \ n \ P = 1 \ thì \ c \ ng \ cùng \ \hat{o} \quad \acute{o} \ Q \ v \grave{a} \ R \ ph \ i \ b \ ng \ 0. \ T \quad l \ p \ lu \ n$ $n\grave{a} \ y \ ta \quad i \ n \qquad c \ c\acute{a}c \ gi\acute{a} \ tr \ trong \ b \ ng \ Karnaugh \ h\grave{n}h \ 2.4. \ V \ i \ c\acute{a}ch \ t \ i \ thi \ u \ h\grave{a}m \ b \ ng$ $b \ ng \ Karnaugh \ nh \qquad \tilde{a} \ gi \ i \ thi \ u \ ph \ n \ tr \quad c, \ ta \qquad c: P = ab + c, \ Q = a, \qquad R = b.$

 $V \;\; i \; \text{các bi u th c P, Q, R v a tim} \qquad c, \, ta \\ v \qquad c \; s \qquad m \;\; \text{ch t i gi n nh hình 2.5, s} \\ \text{hình 2.2 ta b t} \qquad c \; m \;\; t \quad u \;\; \text{vào. Trong th c t ,} \\ v \;\; i \;\; m \;\; \text{ch r le thì vi c gi m m t} \qquad u \;\; \text{vào (m t ti p i m) r t có ý ngh a, còn v i m ch s thì i u này hi u qu không áng k .}$



Hình 2.5

2.3. Ph ng pháp t ng h p m ch logic t h p

Vi c t ng h p m ch t h p th c ch t là thi t k m ch t h p. Nhi m v chính ây là thi t k c m ch t h p tho mãn yêu c u k thu t nh ng m ch ph i t i gi n. Bài toán t ng h p là bài toán ph c t p, vì ngoài các yêu c u v ch c n ng logic, vi c t ng h p m ch còn ph thu c vào vi c s d ng các ph n t , ch ng h n nh ph n t là lo i r le-công t c t , là các ph n t bán d n hay vi m ch chu n, í V i m i lo i ph n t thì ngoài nguyên lý chung v m ch logic còn òi h i ph i b sung nh ng nguyên t c riêng lúc t ng h p h th ng.

Nguyên t c chung khi t ng h p m ch logic t h p là:

- $+\ T$ các yêu cu công ngh ta a ra $\,$ c các hàm logic tho mãn các yêu cu $\,$ ã cho.
 - + The chi n ti thi u hoá các hàm logic ã thi t l pec, tìm ra các hàm ti gi n.
- + Th c hi n m ch logic t h p b ng vi c s d ng các r le, công t c t (t ng h p m ch r le), ho c b ng các ph n t logic AND, OR, NAND, NOR ã chu n hoá u vào và u ra.

Ví d 1: Hãy thi t k m ch logic t h p khi cho hàm logic 4 bi n (4 u vào):

$$Y = f(a,b,c,d) = \Sigma 2,4,5,7,8,13;$$
 và $N = 0,1,6,9,10,15.$

Gi i:

1/ T i thi u hoá hàm ã cho, ây ta s d ng ph ng pháp Quine Mc.Cluskey. Ti n trình th c hi n c mô t theo b ng 2.2.

B ng 2.2

S th p phân	S	nh	phá	ìn	Liên k t	Liên k tl n 2		K t qu	
S in p phan	a	b	c	d	l n1	Lienk ii n 2		K i qu	
0	0	0	0	0	0,1	0, 1, 4, 5	A	0 - 0 -	
					0,2	0, 1, 8, 9	В	- 0 0 -	
1	0	0	0	1	0,4	0, 2, 4, 6	C	0 0	
2	0	0	1	0	0,8	0, 2, 8, 10	D	- 0 - 0	
4	0	1	0	0	1,5				
8	1	0	0	0	1,9				
	0	1		1	2,6	4567	r	0 1	
5	0	1	0	1	2,10	4, 5, 6, 7	E	0 1	
6	0	1	1	0	4,5	4.5.0.40	_	0.4	
9	1	0	0	1	4,6	1, 5, 9, 13	F	0 1	
10	1	0	1	0	8,9				
					8,10				
7	0	1	1	1	5,7	5, 7, 13, 15	G	- 1 - 1	
					5,13				
13	1	1	0	1	6,7				
					9,13				
15	1	1	1	1	7,15				
					13,15				

2/ Tìm các tích c c ti u và tích quan tr ng: D a vào b ng 2.2 ta tìm c 7 tích c c ti u:

$$A=\overline{a.c}\;;\;\;B=\overline{b.c}\;;\;\;C=\overline{a.d}\;;\;\;D=\overline{b.d}\;;\;\;E=\overline{a.b}\;;\;\;F=\overline{c.d}\;;\;\;G=b.d.$$

T các tích c c ti u ta l p b ng 2.3 tìm các tích quan tr ng

B ng 2.3. B ng các tích c c ti u

	2	4	5	7	8	13
A		X	X			
В					X	
С	X	X				
D	X				X	
Е		X	X	X		
F			X			X
G			X	X		X

V i tr $\,$ ng h $\,$ p này ta th $\,$ y, không có tích nào là tích quan tr $\,$ ng, ta có th $\,$ ch $\,$ n $\,$ m $\,$ t $\,$ s tích sao cho chúng v $\,$ a bao $\,$ các $\,$ nh $\,$ 1 (có $\,$ nh $\,$ xu $\,$ thi $\,$ n $\,$ m $\,$ t $\,$ s $\,$ t $\,$ h $\,$ p). $\,$ ây có th $\,$ ch $\,$ n $\,$ G, $\,$ B và C, ho $\,$ c là G, $\,$ D và A, ho $\,$ c là G, $\,$ D và C, ho $\,$ c là G, $\,$ D và E, ho $\,$ c là D, $\,$ E và F.T $\,$ t $\,$ c các kh $\,$ nang này $\,$ u dùng $\,$ 6 tín hi $\,$ u vào, vì $\,$ r $\,$ ng $\,$ m $\,$ i thành $\,$ ph $\,$ n $\,$ u có $\,$ 2 tín hi $\,$ u (1 y t $\,$ 4 $\,$ u vào $\,$ a, b, c, d). gi $\,$ s $\,$ ta ch $\,$ n t $\,$ h $\,$ p $\,$ G, $\,$ B và C thì hàm $\,$ Y $\,$ s $\,$ là:

$$Y = b.d + \overline{b.c} + \overline{a.d}$$
 (a)

S m chr le ng v i tr ng h p ch n G, C và B nh hình 2.6a.

có th t chàm ngi nta có th xét v i t p bù c a t p L, t c là:

$$\overline{Y} = \overline{f}(a,b,c,d) = \overline{L}(3,11,12,14) + N(0,1,6,9,10,15)$$

(ây ta th c hi n tìm hàm t i gi n c a \overline{Y} , b ng ph ng pháp t ng t nh lúc tìm Y, nh ng các nh 1 bây gi c ch n là t p nh 0 c a hàm Y \tilde{a} cho).

C ng áp d ng ph ng pháp Quine Mc. Cluskey. K t qu c hàm t i gi n:


$$\overline{Y} = \overline{b} d + a.b.\overline{d}$$

S d ng các lu t c a i s logic ta tìm c Y:


$$Y = \overline{\overline{Y}} = \overline{\overline{b.d + a.b.d}} = (b + \overline{d}).(\overline{a} + \overline{b} + \overline{d})$$
 (b)

V i hàm t i gi n này ta có 5 tín hi u vào, s m ch r le c bi u di n nh hình 2.6b.


S các ph n t logic cho 2 tr ng h p (a) và (b) c cho trên hình 2.7.



Hình 2.6



Hình 2.7



<u>Ví d 2</u>: (hình 2.8)

Hình 2.8

M t t b o m t tài li u, có 4 chìa khoá v i 4 ng i gi : tr ng phòng (a), phó tr ng phòng (b) và 2 nhân viên (c & d). Cách m nh sau: a ch có th m khi có m t b ho c c. Còn b, c và d ch có th m khi có ít nh t 2 ng i khác. Tìm ph ng trình logic c a khoá (u ra F) theo các chìa khoá (abcd).

$$F = \overline{abcd} + \overline{abcd}$$

V i:
$$a\overline{bcd} + a\overline{bcd} = a\overline{bc}$$
; $ab\overline{cd} + ab\overline{cd} = ab\overline{c}$; $ab\overline{cd} + ab\overline{cd} = ab\overline{c}$, ta có:

$$F = \overline{abcd} + \overline{abc} + \overline{abc} + \overline{abc} = \overline{abcd} + \overline{ac} + \overline{abc} = \overline{c(a + \overline{abd})} + \overline{abc}$$

$$F = ac + bcd + abc = a(c+c) + bcd = a(c+b) + bcd$$


$$F = a(c+b) + bcd$$

2.4. Khái ni m chung h i u khi n logic m ch trình t

2.4.1. Gi i thi u và m t s nh ngh a

M ch trình t hay m ch dãy (sequential circuits) là m ch mà trong ó tr ng thái c a u ra (tín hi u ra) không nh ng ph thu c tín hi u vào mà còn ph thu c c vào trình t tác ng c a tín hi u vào, ngh a là có nh các tr ng thái. Nh v y, v m t thi t b thì m ch trình t không ch có các ph n t óng m mà còn có c các ph n t nh .

S cu trúc c b n c a m ch trình t nh hình 3.1. i m c bi t ây là m ch có \tilde{o} ph n h i o th hi n qua các bi n n i b $(Y_1, Y_2 \text{ và } y_1, y_2)$.



Hình 2.9. C u trúc c b n c a m ch

Ho t ng c a m ch trình t c th hi n s thay i c a bi n n i b Y. Trong quá trình làm vi c, do s thay i c các tín hi u vào $X(x_1, x_2, i)$ s n n thay i các tín hi u ra $Z(Z_1, Z_2, i)$ và c tín hi u n i b $Y(Y_1, Y_2, i)$. S thay i c a $Y(Y_1, Y_2, i)$ s d n n s thay i bi n y (y_1, y_2, i) sau th i gian (τ_1, τ_2, i) . S thay c a các bi n y (y_1, y_2, i) l i có th d n n s thay i c a các tín hi u ra Z, k c Y, r i s thay i c a

Y lid n ns thay ica y,í Quá trình nuc din ra liên t c nh vys làm cho m t n nh, ngh a là m ch không làm vic c. Yêu cu t ra là phi làm cho h n nh, ngh a là khi m ch trình t có s thay ica tín hi u vào s chuy n t m t tr ng thái n nh này n m t tr ng thái n nh khác và tr i qua m t s giai o n trung gian không n nh. Khái ni m n nh và không n nh này không ch liên quan n toàn m ch mà còn liên quan n t ng ph n t.

V i m ch hình 2.9 thì:

- M ch s n nh khi: $Y_1 = y_1$ và $Y_2 = y_2$;
- M ch không n nh khi: $Y_1 = \overline{y_1}$ và $Y_2 = \overline{y_2}$

2.4.2. M ts ph n t nh trong logic trình t

Nh ã nói trên, tính c thù c a m ch trình t là có ph n t nh.

- 2.4.2.1. *R* le th i gian
- 2.4.2.2. Các m ch l t
- a. M ch l t RS
- b. M ch l t D

2.5. Các ph ng pháp mô t m ch logic trình t

2.5.1. Ph ng pháp b ng chuy n tr ng thái

Ph ng pháp này mô t quá trình chuy n tr ng thái d i hình th c b ng, trong b ng hình 2.10 bao g m:

⊕ Các c t c a b ng ghi các bi n vào và bi n ra:

	D 3				
Các tín hi u vào là các tín hi u i u khi n (α,					
β, γ, i), có th là tín hi u i u khi n c a ng i v n		Hì	nh 2.1	10	
hành, tín hi u c a thi t b ch ng trình ho c các tín hi u	phát ra t	các t	hi tb	công ng	gh .

Tr ng	Tí	n hi	u v	Tín hi u ra			
thái	α	β	γ	í	\mathbf{Y}_1	\mathbf{Y}_2	
S_1							
S_2							
S_3							

Hình 2.10

Các tín hi u ra (Y₁, Y₂, í) là tín hi u k t qu c a quá trình i u khi n và ghi c t u ra. Tín hị y vào Tín hị y no

⊕ Các hàng c a b ng ghi các tr ng thái trong c a m ch (S₁, S₂, S₃, í) (hình 2.11). S hàng c a b ng ch rõs tr ng thái trong c n có c a h.

Tr ng thái	11n ni u vao			1 in ni u ra		
II lig ulai	α	β	γ	\mathbf{Y}_1	\mathbf{Y}_2	
$S_1(t c th p)$	(S_1)	S_2	S_3	0	0	
S ₂ (o chi u quay)	S_1	(S_2)		1	0	
S ₃ (ng ng máy)			(S_3)	0	0	

⊕ Các ô giao nhau c a c t bi n vào và các hàng tr ng thái s ghi tr ng

Hình 2.11

thái c a m ch. N u tr ng thái m ch trùng v i tên hàng thì ó là tr ng thái õ n nhö, n u tr ng thái m ch không trùng v i tên hàng thì ó là tr ng thái õkhông n nhö.

⊕ Các ô giao nhau c a c t tín hi u ra và các hàng tr ng thái s ghi giá tr tín hi u ra t ng ng.

b ng trên hình 3.3: α , β , γ là tín hi u vào, Y_1 , Y_2 là tín hi u ra. H có 3 tr ng thái: S_1 (làm vi c t c th p), S_2 (o chi u quay), S_3 (ng ng máy).

M i tr ng thái c a h có th di n t b ng ngôn ng và kèm theo m t con s g i tên tr ng thái ó. Ví d ta xét tr ng thái S₁, lúc này máy ho t ng t c th p. N u lúc này cho bi n α tác ng thì máy v n làm vi c tr ng thái S_1 (tr ng thái S_1 là tr ng thái n nh), n u cho bi n β tác ng thì máy s chuy n sang tr ng thái S₂ (nh ng tr ng thái S₂ ghi hàng S₁ là không n nh - tr ng thái trung gian, m ch ang chu n b chuy n n tr ng thái n nh khác), n u cho bi n γ tác ng thì máy s chuy n sang tr ng thái S₃ (tr ng thái S₃ không n nh). Các bi n u ra Y₁, Y₂ lúc này u b ng không. T ng t nh v y ta s lý gi i k t qu các hàng 2 và 3.

Khi b ng tr ng thaí ch có 1 tín hi u ra thì có th không dùng c t tín hi u ra, các giá tr c ghi luôn vào các ô tr ng thái chuy n (hình 2.12). tín hi u ra

i u quan tr ng ây là ghi c y và úng các tr ng thái trong các ô c a b ng. Có hai cách th c hi n công vi c này:

- Cách 1: Tr ch t d a vào d li u bài toán, các hi u bi t v quá trình công ngh, t ó ghi các tr ng thái n nh hi n nhiên có. Ti p theo ghi các tr ng thái chuy n rõ ràng (các tr ng thái này có s ghi tr ng thái khác v i th t các hàng - các tr ng thái xu t phát), n u tr ng thái nào không bi t ch c ch n thì

Bi n vào Tr ng thái	α	β	γ
S_1	$S_2/1$	S ₄ /0	$S_3/0$
S_2	$S_4/1$	S ₂ /0	$S_4/1$
S_3	S ₁ /1	S ₁ /1	S ₁ /1
S_4	$S_3/1$	S ₄ /0	$S_2/0$
S_5	S ₅ /0	S ₃ /0	S ₄ /0

tr ng, s b sung sau.

Hình 2.12

- Cách 2: Phân tích xem xét t ng ô i n


tr ng thái. Vi c làm này là logic, ch t ch và rõ ràng, tuy nhiên nhi u khi phân tích không th quá chi ly d n n kh n ng phân bi t gi a các ô có tr ng thái g n nhau, do v y r t khó i n y các ô.

2.5.2. Ph ng pháp hình tr ng thái

hình tr ng thái là hình v mô t các tr ng thái chuy n c a m t m ch logic trình t , hình g m các nh và các cung nh h ng trên ó ghi các tín hi u vào/ra và k t qu . Ph ng pháp này th ng ch dùng cho hàm m t u ra. Ta s xét hai lo i: hình Mealy và hình Moore.

2.5.2.1. hình Mealy

hình Mealy (hình 3.5) g m các nh bi u di n các tr ng thái trong c a m ch và các cung nh h ng, trên các cung ghi bi n tác ng và k t qu hàm khi ch u s tác ng c a bi n ó. hình Mealy chính là chuy n b ng tr ng thái thành d ng ho.



Hình 2.13. hình Mealy ng v i b ng tr ng thái

2.5.2.2. *hình Moore*

Trong hình Moore, các nh là các tr ng thái và giá tr tr ng thái, còn các cung nh h ng s ghi bi n tác ng.

T b ng tr ng thái (hình 2.12), ta có th 1 p hình Moore theo các b c nh sau:


B c 1: T các ô ng v i c p tr ng thái và k t qu hình 2.12, ta gán m t tr ng thái t ng ng Q cho hình Moore. Ch ng h n ta gán $S_2/0 = Q_1$, $S_3/0 = Q_2$, $S_4/0 = Q_3$, $S_5/0 = Q_4$, $S_1/1 = Q_5$, $S_2/1 = Q_6$, $S_3/1 = Q_7$, $S_4/1 = Q_8$.

B c 2: Thành 1 p b ng chuy n i tr ng thái cho hình Moore.

V i b ng tr ng thái hình 2.12 và cách gán nh b c 1, ta l p c b ng chuy n tr ng thái cho hình Moore (hình 2.14).

Tr ng thái	α	β	γ	Ra
$Q_1(S_2/0)$	Q_8	\mathbf{Q}_1	Q_8	0
$Q_2(S_3/0)$	Q_5	Q_5	Q_5	0
$Q_3(S_4/0)$	\mathbf{Q}_7	Q_3	Q_1	0
$Q_4(S_5/0)$	Q_4	\mathbf{Q}_2	Q_3	0
$Q_5(S_1/1)$	Q_6	Q_3	Q_2	1
$Q_6(S_2/1)$	Q_8	\mathbf{Q}_1	Q_8	1
$Q_7(S_3/1)$	Q_5	Q_5	Q_5	1
$Q_8(S_4/1)$	\mathbf{Q}_7	Q_3	Q_1	1

Hình 2.14. B ng tr ng thái Moore ng v i b ng hình 3.4



Hình 2.15. hình Moore


B c 3: D a vào b ng tr ng thái (hình 2.14), v c hình Moore (hình 2.15).

T t nhiên n u có b ng tr ng thái c a hình Moore, ta c ng d dàng thi t l p c b ng tr ng thái cho hình Mealy b ng cách ghi thêm vào các ô chuy n tr ng thái c a b ng Moore các k t qu u ra t ng ng và b c t ra, sau ó tìm cách t i gi n b ng tr ng thái s nh n c b ng tr ng thái cho hình Mealy.

Ta th y hình Moore có s tr ng thái nhi u h n hình Mealy, nh ng hàm ra c a hình Moore n gi n h n c a hình Mealy.


2.5.3. Ph ng pháp l u

hình thu t toán là cách mô t h th ng m t cách suy lu n tr c quan. Các kh i chính c a l u và các kh i c mô t hình 2.16.



T l u thu t toán ta d dàng chuy n thành hình tr ng thái Mealy ho c Moore và t ó ta có th thi t k c m ch trình t .

Ví d , cho hình tr ng thái hình 2.17a, hãy chuy n thành hình tr ng thái Moore và vi t ph ng trình m ch c a h .



Hình 2.17. Ví d chuy n t l u hình Moore

Vi c chuy n t l u thành hình Moore c th c hi n qua các b c sau:

B c 2: M i kh i th c hi n u là m t tr ng thái.

B c 3: Xây d ng hình tr ng thái Moore v i các nh là các tr ng thái, còn cung là các bi n gây ra chuy n tr ng thái.

B c 4: Xây d ng hình nh phân v i các nh là các s nh phân h 2 và cung là các bi n mã hoá tr ng thái.

B c 5: Vi t ph ng trình m ch.

V i 5 b c nh trên ta có th phân tích quá trình th c hi n chuy n t 1 u ã cho hình 3.14a thành hình Moore nh hình 2.17b.

Tr ng thái 1:Là k th p tr ng thái oban u và k t thúc o lúc này có i u ki n u ra là a.

Tr ng thái 2: ng v i công vi c Z_1 , theo 1 u chuy n $1 \rightarrow 2$ c n $a\bar{b}$

Tr ng thái 3: ng v i công vi c \mathbb{Z}_2 , theo 1 u chuy n 2 \rightarrow 3 là liên t c.

Tr ng thái 4: ng v i công vi c \mathbb{Z}_2 , theo nhánh 1 u b=1, chuy n 1 \rightarrow 4 c n ab.

Tr ng thái 5: ng v i công vi c \mathbb{Z}_3 , theo 1 u chuy n 3 \rightarrow 5 c n a+ \overline{d} .

Tr ng thái 6: ng v i công vi c \mathbb{Z}_3 , theo nhánh 1 u a = 0, chuy n $5 \rightarrow 6$ c n a = 0

Ngoài m t s tr ng thái có các cung quay v nh 1, t t c c th hi n trên hình 2.17b.

Ch n bi n u vào: Vì có 6 tr ng thái c n 3 bi n u vào Q_1 , Q_2 , Q_3 t h p các bi n $Q_1Q_2Q_3$ xác nh các tr ng thái nh hình 2.17c.

Gán giá tr nh phân cho hình Moore. Theo lu t chung, gi a hai tr ng thái k nhau ch c thay i m t bi n, còn vi c thay i tr ng thái v t c p các tr ng thái u ph i thay i c a t h p nhi u bi n (hình 2.17d).

Vi t ph ng trình m ch. D a vào hình 2.17b và 2.17d. ta s vi t c hàm c a các bi n Q_1 , Q_2 , Q_3 và các tín hi u ra Z_1 , Z_2 , Z_3 m i tín hi u vào và tín hi u ra u là t h p c a t t c tr ng thái và các bi n kích thích trong l u hình 2.17a.

$$Q_1 = ab \odot + \odot + \bar{c} d \odot + 4 + \odot$$

$$Q_2 = a\bar{b} \odot + \bar{c} d3 + a5 + 6$$

$$Q_3 = (c + \overline{d})$$
3 $+a$ 5 $+$ 6

$$Z_1 = ②; Z_2 = ③ + ④; Z_3 = ⑤ + ⑥.$$

2.6.T ng h p m ch trình t

Bài toán t ng h p m ch trình t là bài toán khó, h n n a t m t yêu c u ra l i có nhi u cách gi i quy t khác nhau. Do v y, v n chung ây là ph i d a vào m t ch tiêu t i u nào ó, ng th i tìm c l i gi i t i u thì ngoài các suy lu n toán h c logic ng i thi t k còn ph i t n d ng các kinh nghi m th c t r t a d ng và phong phú. Trong ph n này ta ch nêu m t s b c th c hi n chung và m t s ví d minh ho .

2.6.1. T ng h p theo ph ng pháp b ng tr ng thái

Trình t chung c a các b c nh sau:

- 1. Thành l p b ng chuy n tr ng thái. Th c ch t là vi c di n t các yêu c u k thu t thành ký hi u ki u b ng.
- 2. Thành l p b ng kích thích và b ng u ra.
- 3. Tìm hàm logic t i gi n và ch n m ch.

Ta xét ví d: Hãy thi t k m t m ch èn tín hi u (èn L) báo hi u tr ng thái làm vi c không bình th ng c a m t h g m hai chuy n ng v i yêu c u sau: N u m ch kh i ng úng theo trình t chuy n ng 1 tr c, chuy n ng 2 sau và d ng theo úng trình t chuy n ng 2 tr c, chuy n ng 1 sau thì èn L không sáng (làm vi c bình th ng). N u m ch kh i ng ho c d ng sai trình t trên thì èn L s sáng (báo làm vi c không bình th ng).

Cách làm:

B c 1: Thành l p b ng chuy n tr ng thái.

Ta mã hoá tr ng thái nh sau:

 X_1 - tín hi u báo tr ng thái c a chuy n ng 1.

 X_2 - tín hi u báo tr ng thái c a chuy n ng 2.

Y - tín hi u ra (tín hi u k t qu c a x_1 , x_2).

B ng chuy n tr ng thái y nh hình 2.18. Trong b ng này các c t là các t h p bi n c a tín hi u vào x_1 , x_2 , c t cu i cùng là Y, có 7 hàng hi n th 7 tr ng thái c a h $(S_1 \div S_7)$.

x_1x_2 Tr ng thái	00	01	11	10	Y
S_1	1	4	ı	2	0
S_2	1	ı	3	2	0
S_3	-	4	3	2	0
S_4	5	4	6	1	1
S_5	(5)	4	ı	7	1
S_6	-	4	6	7	1
S_7	5	-	6	7	1

Hình 2.18

thi t l p c b ng tr ng thái (hình 2.18) ta tu n t xét t ng t h p bi n v i tín hi u ra, c th là:

Tr ng thái S_1 (dòng 1): th p bi n vào $x_1x_2=00$, hhh ng cha làm vi c, tín hi u ra Y=0, ó là tr ng thái nhh.

Tr ng thái S_2 (dòng 2): Lúc này $x_1x_2=10$, h th ng làm vi c v i chuy n ng 1 kh i ng tr c - úng yêu c u, tr ng thái n nh và Y=0.

Tr ng thái S_3 (dòng 3): T $\,$ tr ng thái 2, chuy n sang $x_1x_2=11$ - $\,$ úng trình t , $\,$ ó là tr ng thái $\,$ n $\,$ nh và Y=0.

Tr ng thái S_4 (dòng 4): T tr ng thái 3, chuy n sang $x_1x_2=01$ - sai trình t , ó là tr ng thái n nh và Y=1.

Tr ng thái S_5 (dòng 5): T tr ng thái 4, chuy n sang $x_1x_2=00$ - sai trình t , $\,$ ó là tr ng thái n $\,$ nh và Y=1.

Tr ng thái S_6 (dòng 6): T tr ng thái 5, h làm vi c sai, chuy n sang tác ng ng th i $x_1x_2=11$ - sai trình t , là tr ng thái n nh và Y=1.

Tr ng thái S_7 (dòng 7): T tr ng thái 6, h ang tr ng thái sai, chuy n sang tác ng $x_1x_2 = 10$ - v n tr ng thái sai, là tr ng thái n nh và Y = 1.

B ng lý gi i t ng t ta tìm ra các tr ng thái không n nh và i n y các tr ng thái vào b ng (hình 2.18).

T b ng tr ng thái (hình 2.18) ta th y h th ng t n t i các tr ng thái khác nhau trong cùng m t c t có k t qu u ra ng c nhau, khi có cùng m t t h p bi n vào (tr ng thái 1, 5 v i $x_1x_2=00$, tr ng thái 3, 6 v i $x_1x_2=11$, tr ng thái 2, 7 v i $x_1x_2=10$). phân l p các tr ng thái mâu thu n ó, h th ng ph i s d ng các bi n n i b , ó chính là ý ngh a c a m ch logic trình t .

Tr c khi ch n các bi n ph, ta tìm các rút g n các hàng c a b ng (hình 3.10).

Nguyên t c rút g n là 2 hàng t ng ng nhau thì rút g n thành m t hàng. Hai hàng c coi là t ng g nhau khi có s tr ng thái và k t qu u ra nh nhau, ho c có th suy ra c nhau. Và nh v y t b ng tr ng thái hình 2.18 ta có th rút g n l i thành b ng tr ng thái hình 2.19.


x_1x_2 Tr ng thái	00	01	11	10	Y
S_1, S_2, S_3	①	4	3	2	0
S_4, S_5, S_6, S_7	(5)	4	6	7	1

B c 2: Thành l p b ng kích thích và b ng tín hi u ra.

Hình 2.19

V i b ng chuy n tr ng thái (hình 2.19), ch có 2 hàng, phân bi t 2 hàng ch c n m t bi n n i b . Ta ch n bi n n i b ó là y.

V i 3 bi n x_1 , x_2 và y, ta 1 p b ng tr ng thái d ng b ng Karnaugh nh hình 2.20, t b ng trên hình 2.20 ta 1 p b ng kích thích (hình 2.21).



B ng tín hi u ra lúc này quá ngi n,không c n ph i l p n a, ta ch n luôn: L = y

B c 3: Vi t ph ng trình hàm ra và v s

T b ng hình 2.19 ta có: $Y = \overline{x_1} x_2 + y$

T 2 ph ng trình trên ta thi t k c s m ch r le nh hình 2.22.


2.6.2.T ng h p theo ph ng pháp hình Mealy ho c Moore

Vi c t ng h p các m ch trình t b ng hình Mealy ho c Moore c ti n hành theo các b c nh sau:

- 0 B c1:V hình tr ng thái
- 0 B c 2: Xác nh s l ng ph n t nh (b th i gian, m ch l t). Mã hoá các tr ng thái trong.
- 0 B c 3: Xác nh hàm kích thích các m ch l t và hàm tín hi u ra.

2.7. Ví d v m ch trình t

<u>Ví d 1:</u> Gi thi t có m ch trình t c bi u di n nh s hình 2.23a



Hình 2.23. S m ch trình t và bi u óng m

mô t ho t ng c a m ch, ây ta s d ng bi u óng m (hình 2.23b). Trên bi u , chi u ngang bi u th th i gian, chi u ng th hi n t t c các i l ng vào ra c a m ch, nét m bi u hi n tín hi u có giá tr 1, còn nét m nh bi u hi n tín hi u có giá tr 0. T bi u ta th y r ng, tr ng thái Z=1 ch t c khi theo trình t $x_1=1$, ti p theo $x_2=1$. N u cho $x_2=1$ tr c, sau ó cho $x_1=1$ thì c Y và Z u không th b ng 1. ây t n t i 3 t h p n nh lâu dài c a Y và Z, ó là:

$$Y.Z = 00, 10, 11.$$

mô t ho t ng c a m ch ng i ta có th dùng các ph ng pháp khác nh b ng chuy n tr ng thái, hình tr ng thái,í

Ch ng 3

H I UKHI N LOGIC KH TRÌNH PLC

3.1. Khái ni m chung

PLC vi t t t c a Programmable Logic Controller là thi t b i u khi n logic 1 p trình c (kh trình) cho phép th c hi n linh ho t các thu t toán i u khi n logic thông qua m t ngôn ng 1 p trình

PLC c c u thành t hai ph n chính:

- + Ph n c ng: c c u t o nên b i vi x lý, ROM, RAM
- + Ph n m m: Th c ch t là m t ngôn ng d ch t o ra ngôn ng l p trình g n con ng i nh t và t i gi n nh t, nó có nhi m v ch ra các thi t b c s d ng v i a ch c th và ch c n ng v i thông s c th c ng nh cách n i các thi t b v i nhau. Ph n m m này cho phép ta l p c ch ng trình i u khi n theo công ngh có th th c hi n trên máy tính PC ho c trên máy l p trình PG sau ó chuy n ch ng trình vào b nh RAM.

3.2.C ut oc a PLC

V i PLC là m th vi x lý có ch c n ng chuyên d ng h n, ch y u gi i quy t vi c i u khi n logic nh ng t n d ng kh n ng c a vi x lý còn có thêm m t s ch c n ng nh : th c hi n các phép tính s h c, th c hi n các phép so sánh và t o nên các hàm trong i u khi n quá trình và c ng có th s d ng tín hi u vào d ng logic, d ng s mã nh phân ho c d ng t ng t . Mu n v y trong PLC có các kh i c b n sau:

3.2.1. Kh i i u hành: Ch ng trình i u hành

Kh i này d i ch ng trình i u hành h th ng và phân chia các b nh v i các a ch c nh t tr c t o nên các vùng nh c th nh : vùng nh ch ng trình i u khi n, vùng nh bi n trung gian, vùng nh cho tín hi u vào và tín hi u ra c ng nh các ch ng trình giám sát ki m tra h th ng. Kh i này th ng s d ng b nh ROM.

3.2.2. Kh i ch ng trình:

Kh i này l u gi toàn b ch ng trình i u khi n c a PLC và kh i này c th c hi n b ng b nh RAM, ch ng trình c ghi vào hoàn toàn ch ng do ng i s d ng, t ng ng v i công ngh . Trong quá trình th c hi n trong PLC thì ch ng trình này c g i ra l n l t t câu l nh u tiên n cu i cùng, khi ó nó ch d n cho vi x lý th c hi n các phép thao tác toán h c l y tín hi u vào và g i tín hi u ra.

3.2.3. Kh i nh vào ra:

ây c ng là m t ph n b nh RAM nó c kh i i u hành a ch hoá và giao nhi m v ch làm vi c v i các u vào và u ra c a PLC, nó làm vi c theo nguyên t c: Khi có l nh ghi tín hi u vào thì kh i b ng nh vào s ghi giá tr t c th i c a các c a lúc ó và k t

qu x lý u ra không c a th ng ra u ra mà c ghi k t qu l i b ng nh ra và ch t i khi c l nh chuy n t i u ra thì tín hi u này m i c a ra ngoài.

3.2.4. C a (c ng) truy n thông:

C a này dùng truy n thông tin gi a PLC v i các thi t b bên ngoài nh : máy l p trình, máy tính cá nhân ho c n i m ng trong h PLC thông tin c truy n theo ki u n i ti p và quá trình truy n c chu n hoá qua cáp ghép n i RS232, RS485.

3.2.5. Kh is h c:

Trong PLC ngoài vi c x lý các phép tính logic còn có thêm kh n ng x lý các phép tính s h c ho c so sánh tín hi u t ng t bi n i t ó t o nên c các hàm dùng trong i u khi n quá trình ch ng h n nh PID. Mu n v y trong PLC có 2 thanh ghi tích lu ký hi u ACCU1, ACCU2. ây là hai thanh ghi m i thanh 16 bit chia làm 2 byte: byte cao và byte th p. Quá trình th c hi n các phép tính s h c ho c so sánh c th c hi n trên hai thanh ghi này theo nguyên t c d li u u tiên s c chuy n vào ACCU1 khi ó d li u c trên ACCU1 c y sang ACCU2 và th c hi n các phép tính (+), (-), (x), (:) ho c so sánh c th c hi n qua câu l nh, k t qu phép tính c ghi l i trên ACCU1

3.2.6. Kh i vi x l \acute{y} :

Làm nhi m v c ch ng trình trong kh i ch ng trình và ch ng trình ch d n làm gì thì vi x lý s i u ch nh các kh i khác làm theo ch c n ng. Ch ng h n: Lúc nào thì ghi d li u vào và x lý d li u này theo thu t toán nào và khi nào thì chuy n ra ngoài...

3.2.7. BUS:

Trong PLC nh ng thông tin c n ghép n i nh gi a kh i i u khi n trung tâm CPU, c s v i các kh i bên ngoài m r ng ho c gi a PLC v i b nh c ng EPROM c ng nh gi a vi x lý v i các b nh ROM, RAM c th c hi n b ng các dây n i, ó là c c u các h th ng bus. Ng i ta phân bi t h th ng bus thành 3 nhóm ch c n ng:


- + Bus s hi u: Tín hi u truy n trên ó theo 2 chi u
- + Bus a ch: Tín hi u ch truy n theo 1 chi u t CPU t i (ho c t thi t b i u khi n tr c ti p DMAC), b nh ho c c a vào ra.
- + Bus các tín hi u i u khi n: G m m t s là tín hi u g i t CPU ra còn m t s l i là tín hi u g i t ngoài vào CPU.

3.3. S c u trúc PLC

Ph n c b n c a PLC là h vi x lý v i m t b x lý trung tâm (CPU), cùng v i các b nh , các thi t b ghép n i vào ra, biên d ch ch ng trình i u khi n. Bên ngoài PLC có m t b các u vào (input) và m t b các u ra (output) ghép n i v i các thi t b i u khi n, nh n các thông tin i u khi n và cho ra các l nh i u khi n h th ng. Các tín hi u vào, ra c a PLC ngoài d ng tín hi u lôgic (tín hi u s - digital) thì trong các PLC hi n nay th ng

có c tín hi u vào và ra d ng t ng t (analog). Các tín hi u vào d ng digital c a PLC có th tín hi u t các nút n i u khi n; tín hi u t các công t c hành trình, c c h n; tín hi u t các thi t b báo ng, v.v... Các tín hi u t ng t a n u vào PLC có th là các tín hi u v các tham s công ngh , v.v... Tín hi u ra c a PLC th ng c dùng kh ng ch các r le và c ng có th là m t tín hi u t ng t i u khi n m t h th ng liên t c nào ó.

S c u trúc m t PLC có d ng nh hình 3.1



Hình 3.1

3.4. Nguyên lý làm vi c

PLC làm vi c theo nguyên t c các chu k l p t ng, m i chu k l p c g i là m t vòng quét. M i vòng quét có m t l n nh n d li u vào và a k t qu ra bên ngoài, khi h t vòng quét th nh t thì t ng chuy n sang vòng quét th hai và c ti p t c nh v y.

Trong m t vòng quét th c hi n 4 b c:

- + B c 1: Nh n d li u u vào ghi l i b ng nh vào.
- +B c 2: c ch ng trình i u khi n trên c s d li u vào \tilde{a} có (c nh) x lý theo ch ng trình c k t qu ghi l i b ng nh ra.
- $+\,B\,$ $\,c$ 3: Th $\,$ chi $\,$ n truy n
 thông trong PLC ho $\,$ c các PLC v $\,$ i nhau c
 $\,$ ng nh $\,$ thông tin qua l $\,$ i v $\,$ i máy tính, t $\,$ ó ki $\,$ m nghi $\,$ m l $\,$ i k $\,$ t qu $\,$.
 - + B c 4: G i k t qu t b ng nh ra n thi t b ch p hành bên ngoài.

Nh v y th chi n m t chu k quét m t m t kho ng th i gian, th i gian này càng nh càng t t, nh ng ph thu c vào t c x lý c a m i lo i vi x lý n m trong PLC và th i gian c t c nh do nhà ch t o. Vì v y ch ng trình i u khi n nên l p sao cho càng ng n càng t t.

3.5. *unh c i m*

3.5.1. *u i m*:

- + V i m th i u khi n c t o l p b i PLC có u i m n i b t là hoàn toàn ch ng k th p v i ph n c ng và ch ng trình ph n m m t o nên m th i u khi n v i công ngh b t k mà không c n ph i thay i ph n c ng vì t t c các thi t b c s d ng trong h u thông qua ch ng trình ph n m m và chúng c ghép n i v i nhau c ng qua ph n m m, chính vì v y làm cho quá trình c i ti n thay i hoàn ch nh và s a ch a r t n gi n, ch c n thay i ph n m m t c là s t o nên c h i u khi n là t i u mà các h i u khi n logic tr c không có c.
- + V i h i u khi n dùng PLC v a có th ti n hành hi u ch nh s a ch a nh ng h th ng v n làm vi c t c là v n m b o dây chuy n công ngh không b d ng, vì v y nó cho phép hi u ch nh d t c ch t l ng hi u ch nh là t i u.

3.5.2. Nh c i m:

- + Do h i u khi n dùng PLC r t thu n l i trong vi c hi u ch nh thay i thông s c ng nh thay i hàm i u ch nh do ó ng i s d ng ph i am hi u và khi thay i ch ng trình không úng thì d làm r i lo n dây chuy n vì v y gây khó kh n cho ng i qu n lý.
- + Do công su t $\,$ u ra c $\,$ a PLC nh , th $\,$ ng c $\,$ a ra có I ≤ 500 mA vì v $\,$ y $\,$ ph i ghép v $\,$ i thi t $\,$ b bên ngoài có công su t $\,$ l $\,$ n th $\,$ ng ph $\,$ i s $\,$ d ng các thi t $\,$ b bi n $\,$ i trung gian nh $\,$ các r $\,$ le ho c công t $\,$ c t $\,$.
- + Do i n áp s d ng trên PLC th p vì v y m b o an toàn ph i có bi n pháp cách ly v i i n áp l i.
- + th c hi n l p c ch ng trình i u khi n b t bu c ph i có máy tính ho c máy l p trình i kèm v i các cáp chu n hoá.

3.6. *ng d ng*:

V i PLC có các a ch ng d ng nh sau:


- + V i các dây chuy n s n xu t t ng nh công ngh ch bi n và bao bì th c ph m, công ngh cán kéo thép, công ngh s n xu t xi m ng và các dây chuy n s n xu t t ng khác. Trong các h này th ng dùng các PLC có tr l ng i u khi n l n.
- + Trên thi t b c a máy t ng ta dùng PLC th c hi n t ng kh ng ch theo công ngh và quy t nh các ch làm vi c m t cách có hi u qu n u công ngh có m ch t ng kh ng ch ph c t p nh phay, bào gi ng... và các h i u khi n t ng quá trình kh i ng ng c công su t l n.

3.7. Trình t thi t k h i u khi n logic ng d ng PLC

t o nên m t h i u khi n logic dùng PLC ta ph i qua các b c:

- + Xu t phát t yêu c u công ngh ta ph i tính toán thi t k ra hàm i u khi n logic.
- + Xu t phát t công ngh và hàm logíc ã có ta ph i xác nh c các sensor t o nên các bi n u vào.
- + T các sensor ã ch n ta ti n hành chu n hoá tin hi u n u c n (tín hi u sensor ch a phù h p v i tín hi u c a vào PLC)
- + Ti n hành l p trình và ch n lo i PLC áp ng cho h . Sau khi ch ng trình vào PLC ta ph i ti n hành ch y th b ng cách t o tín hi u gi .
- + Khi có chang trình i u khi n thì chúng ta san i các sensor và các i tang vào PLC, ti n hành chay that trên thi tabath chang trình chay that tabath chang san think các thông san công ngha.
- + Ghi ch $\,$ ng trình $\,$ $\,$ c hi $\,$ u ch $\,$ nh vào EPROM ($\,$ v i lo i PLC có $\,$ c a $\,$ c $\,$ EPROM $\,$ 1 u ch $\,$ ng trình)

Các h th ng i u khi n logic có th c phân theo s sau (hình 3.2):



Hình 3.2

Ch ng 4

L P TRÌNH CHO PLC S7 - 200

4.1. S c u trúc c a PLC

4.1.1. C u hình c ng

S7-200 là thi t b i u khi n logic kh trình c a hãng Siemens (CHLB c), có c u trúc theo ki u module và có các module m r ng. Các module này c s d ng cho nhi u nh ng ng d ng l p trình khác nhau. S7-200 c c u t o theo các module trong ó module chính là module ch a CPU có a ch c a vào ra, còn các module m r ng có th là t ng t ho c s và a ch hoàn toàn ph thu c vào ki u module và v trí c a module trong h vì v y không ghi a ch .

Thành ph n c b n c a S7 - 200 là kh i vi x lý CPU 212 ho c CPU 214. V hình th c bên ngoài, s khác nhau c a hai lo i CPU này nh n bi t c nh s u vào/ra ngu n cung c p.

- CPU 212 có 8 c ng vào, 6 c ng ra và có kh n ng c m r ng thêm b ng 2 module m r ng.
- CPU 214 có 14 c ng vào và 10 c ng ra và có kh n ng c m r ng thêm b ng 7 module m r ng.

S7-200 có nhi u lo i module m r ng khác nhau.

CPU 212 bao g m

- + 512 t n t c là 1KB l u ch ng trình thu c mi n b nh c/ghi c và không b m t d li u nh có giao di n v i EPROM.
 - + Có 8 c ng vào logic và 6 c ng ra logic.
- + Có th ghép n i thêm 2 module m r ng s c ng vào/ra, bao g m c module t ng t (analog).
 - + T ng s c ng logic vào/ra c c i là 64 c ng vào và 64 c ng ra.
 - + Có 64 b t o th i gian tr
- + Có 64 b m, chia làm hai lo i: lo i b m ch m ti n và lo i v a m ti n v a m lùi.
- + 368 bít nh c bi t, s d ng làm các bít tr ng thái ho c các bít t ch làm vi c.
- + Có các ch ng t và x lý tín hi u ng t khác nhau bao g m ng t truy n thông, ng t theo s n lên ho c s n xu ng, ng t theo th i gian và ng t báo hi u c a b m t c cao (2 KHz).

+ B nh không b m t d li u trong kho ng th i gian 50h khi PLC b m t ngu n nuôi.

CPU 214 bao g m

- + 2048 t n (4KB) 1 u ch ng trình thu c mi n b nh c/ghi c và không b m t d li u nh có giao di n v i EEPROM.
 - + Có 14 c ng vào và 10 c ng ra logic
 - + Có 7 module m r ng thêm c ng vào/ra bao g m c module analog.
 - + T ng s c ng vào ra c c i là 64 c ng vào và 64 c ng ra.
 - + Có 128 b t o th i gian tr.
 - + Có 128 b m chia làm hai lo i ch m ti n và v a m ti n v a m lùi.
 - + Có 688 bít nh c bi t dùng thông báo tr ng thái và t ch làm vi c.
- + Các ch ng t và x lý ng t g m ng t truy n thông, ng t theo s n lên ho c xu ng, ng t theo th i gian, ng t c a b m t c cao và ng t truy n xung.
 - + Có 3 b m t c cao v i nh p 2 KHz và 7 KHz.
 - + Có 2 b phát xung nhanh cho dãy xung ki u PTO ho c ki u PWM
 - + Có 2 b i u ch nh t ng t
 - +Toàn b vùng nh không b m t gi li u trong kho ng th i gian 190h khi PLC b m t ngu n nuôi.

4.1.2. Mô t các èn báo và công t c

- Trên S7-200 èn báo có các lo i:
 - + èn (SF): èn này sáng khi PLC có h ng hóc.
- + èn xanh (RUN): èn này ch nh PLC ang ch làm vi c và th c hi n ch ng trình c n p trong máy.
- + èn vàng (STOP) èn này ch nh r ng PLC ang ch d ng. D ng ch ng trình ang th c hi n l i (Có th do ng i v n hành cho ngh ho c trong ch ng trình g p l nh STOP ho c trong PLC có h ng hóc).
- + èn xanh I x.x: èn xanh c ng vào ch nh tr ng thái t c th i c a c ng Ix.x (x.x = $0.0 \div 1.5$). èn này báo hi u tr ng thái c a tín hi u theo giá tr logíc c a c ng.
- + èn xanh Qy.y: èn này báo hi u tr ng thái t c th i c a c ng Qy.y (y.y = $0.0 \div 1.1$), èn này báo hi u tr ng thái c a tín hi u theo giá tr logíc c ng.
- Công t c ch n ch làm vi c cho PLC:

Công t c ch n ch làm vi c n m phía trên, bên c nh các c ng ra c a S7 - 200 có 3 v trí cho phép ch n các ch làm vi c khác nhau cho PLC

- + RUN: Cho phép PLC th c hi n ch ng trình trong b nh . PLC S7 200 s r i kh i ch RUN và chuy n sang ch STOP n u trong máy có s c ho c trong ch ng trình g p l nh STOP, th m chí ngay c khi công t c ch RUN. Do ó nên quan sát tr ng thái th c t i c a PLC theo èn báo.
- + STOP: C ng b c PLC d ng công vi c th c hi n ch ng trình ang ch y và chuy n sang ch STP. ch STOP PLC cho phép hi u ch nh 1 i ch ng trình ho c n p m t ch ng trình m i.
- + TERM: Cho phép máy l p trình t quy t nh m t trong ch làm vi c cho PLC ho c RUN ho c STOP
- Ch nh nh t ng t : Núm i u ch nh t ng t c l p t d i n p y bên c nh các c ng vào ra. Thi t b ch nh nh có th quay 270° .

4.1.3. C u trúc b nh

- Phân chia b nh : B nh c a S7 200 c chia thành 4 vùng v i 1 t có nhi m v duy trì d li u trong m t kho ng th i gian nh t nh khi m t ngu n. B nh c a S7 200 có tính n ng ng cao, c và ghi u c trong toàn vùng lo i tr các ph n bít nh c bi t c ký hi u b i SM (special memory) ch có th truy nh p c.
- + Vùng ch ng trình: Là mi n b nh c s d ng l u gi các l nh ch ng trình i u khi n có th c chuy n vào t máy l p trình, máy tính ho c EPROM và trong quá trình làm vi c s ti n hành c ch ng trình ây i u khi n.
- + Vùng tham s: Là mi n l u gi các tham s nh: t khoá, a ch tr m... các thông tin này có th c cài t do nhà ch t o ho c do ng i s d ng khi mu n mã khoá ch ng trình.
- + Vùng d li u: Vùng này c s d ng c t các d li u c a ch ng trình bao g m: các k t qu c a các phép tính, h ng s c nh ngh a trong ch ng trình, b m truy n thông... Vùng d li u là m t mi n nh ng, nó có th truy nh p theo t ng bít, t ng byte, t ng t n, t kép và c s d ng làm mi n l u tr d li u cho các thu t toán, các hàm truy n thông, l p b ng, các hàm d ch chuy n, xoay vòng thanh ghi, con tr a ch ..

Vùng d li u l i c chia ra thành nh ng mi n nh nh v i các c ng d ng khác nhau. Chúng c ký hi u b ng các ch cái u c a ti ng Anh c tr ng riêng cho công d ng c a chúng nh sau L:

V (Variable memory): Vùng nh trung gian.

I (Input image register): Vùng nh u vào.

O (Output image register): Vùng nh u ra.

M (Internal memory bits): Vùng nh 1 u gi .

SM (Special memory): Vùng nh c bi t.

truy nh p c vào vùng này ta ph i ghi d a ch theo nguyên t c:

+ Truy nh p theo bít: (Tên mi n) + (a ch byte)+(.)+ ch s bít.

Ví d: V150.4: ch bít 4 c a byte 150 thu c mi n V

+ Truy nh p theo byte: $(T\hat{e}n mi n) + (B) + (a ch c a byte trong mi n)$

Ví d: VB150 ch byte 150 thu c mi n V

+ Truy nh p theo t : $(T\hat{e}n mi n) + (W)+(a ch byte cao c a t trong mi n)$

Ví $d: VW150: ch \ t$ n g m hai byte 150 và 151 thu c mi n V, trong ó byte 150 có vai trò là byte cao trong t .

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VW150			VB1	50 (1	byte	cao)					VB1	51(b	yte t	h p)		

+ Truy nh p theo t kép: (Tên mi n) + (D) + (a ch byte cao c a t trong mi n) VD: VD150: ch t kép g m 4 byte 150, 151, 152, 153 thu c mi n V, trong ó byte 150 có vai trò là byte cao và byte 153 là byte th p trong t kép.

- + Vùng i t ng: Là vùng nh c ký hi u và s d ng riêng cho các b m, các r le th i gian, các b m c a tín hi u vào ra t ng t và m t s thanh ghi. T ng ng v i các ký hi u ta có các vùng v i các ch c n ng nh sau:
- . C+ n Vùng nh dành riêng cho các b m có a ch n. VD: C0, C63..
- . AIW + ch s byte cao: Vùng nh dành cho các b m c ng vào liên t c
- . AQW + ch s byte th p: Vùng nh dành cho các b m c ng ra liên t c.
- . T + n: Vùng nh dành riêng cho các r le th i gian có ch s là n.
- . AC + ch s thanh ghi: Các thanh ghi dành riêng cho vùng này (AC0 AC3)
- . HSC + ch s thanh ghi: Thanh ghi dành riêng cho các b m t c cao (HSC0 HSC2)

4.1.4. M r ng c ng vào ra (Module m r ng)

m r ng kh n ng i u khi n ta ph i m r ng c ng vào ra c a PLC b ng cách ghép n i thêm vào nó các module m r ng v phía bên ph i c a CPU làm thành m t móc xích. a ch c a các v trí c a module c xác nh b ng ki u vào/ra và v trí c a module trong móc xích, bao g m các module có cùng ki u. Ví d nh m t module c ng ra không th gán a ch c a m t module c ng vào, c ng nh m t module t ng t không th có a ch nh m t module s và ng c l i.

CPU 212 có th m r ng thêm 2 module và CPU 214 có th m r ng 4 module VD: Cách t a ch cho các module m r ng trên CPU 214

CP	U 214	Module	Module	Module	Module 8 ra
		4 vào /4 ra	8 vào	3 vào analog/1ra analog	
10.0	Q0.0	I2.0	I3.0	AIW0	Q3.0
I0.1	Q0.1	I2.1	I3.1	AIW2	Q3.1
I0.2	Q0.2	I2.2	I3.2	AIW4	Q3.2
I0.3	Q0.3	I2.3	I3.3		Q3.3
I0.4	Q0.4		I3.4	AQW0	Q3.4
10.5	Q0.5	Q2.0	I3.5		Q3.5
I0.6	Q0.6	Q2.1	I3.6		Q3.6
10.7	Q0.7	Q2.2	I3.7		Q3.7
I1.0	Q1.0	Q2.3			
I1.1	Q1.1				
I1.2					
I1.3					
I1.4					
I1.5					

4.1.5. The chinch ng trình

V i S7 - 200 vi c th c hi n ch ng trình c ng t ng t nh các PLC khác ó là ch ng trình c th c hi n theo chu trình l p, m i vòng l p c g i là m t vòng quét và làm vi c theo cách l p t ng vì v y th c hi n ch ng trình th i gian c và x lý ph i nh h n th i gian c a vòng quét và m t vòng quét c chia làm 4 giai o n:

- + Giai o n 1: Nh n thông tin t các c a vào và nh t i b ng nh vào.
- + Giai o n 2: c l nh trong ch ng trình i u khi n và l y thông tin có s n b ng nh vào, x lý theo câu l nh và chuy n k t qu ra b ng nh ra. Trong quá trình này câu l nh c c l n l t t c u l nh u tiên n câu l nh cu i cùng và khi g p l nh k t thúc (MEND) t ng quay l i và c l i t u
- + Giai o n 3: Truy n thông và t ki m tra l i.
- + Giai o n 4: Chuy n k t qu ã có b ng nh ra ra ngoài il ng i u khi n bên ngoài.

4.1.6. C u trúc ch ng trình

Trong quá trình 1 p trình i u khi n v i các ch ng trình n gi n ta ti n hành 1 p trình t u dd n cu i ch có m t ch ng trình, nh ng v i các h th ng ph c t p n u 1 p trình nh trên r t ph c t p. n gi n ta ti n hành 1 p trình cho t ng m ng công ngh và công trình c a c dây chuy n s c liên k t b i r t nhi u m ng v i nhau, ó g i là 1 p trình có c u trúc.

Ch ng trình i u khi n c a các m ng n u không ph thu c i u khi n ch ph thu c vào ch ng trình g i là ch ng trình con còn n u các m ng v a ph thu c vào ch ng trình v a ph thu c vào quá trình i u khi n c g i là ch ng trình ng t.

Các ch ng trình cho S7 - 200 ph i có c u trúc bao g m ch ng trình chính và sau ó n các ch ng trình con và các ch ng trình ng t c ch ra sau ây:

- + Ch ng trình chính ph i cl p tru c và k t thúc b ng l nh MEND
- + Sau ch ng trình chính vi t các ch ngtrình con và k t thúc ch ng trình con ph i có l nh RET. Khi g p l nh RET thì vi x lý quay v ch ng trình chính và các ch ng trình con ph i c ký hi u và có a ch SBR.
- + Ch ng trình ng t c vi t sau ch ng trình con khi có 1 nh ng t trong ch ng trình chính (i u khi n ng t) thì ch ng trình s vào ch ng trình ng t khi làm vi c xong ch ng trình ng t g p 1 nh RETI thì nó t ng quay v ch ng trình chính t i i m ng t và m i ch ng trình ng t u ph i có 1 nh (INT + a ch)

```
Main Program

í

MEND
```

The chi n trong met vòng quét

```
SBR 0 Ch ng trình con th nh t

í

RET
```

```
SBR n Ch ng trình con th n+1 í RET
```

```
INT 0 Ch ng trình x lý ng t th nh t

í Th c hi n khi có tín hi u báo ng t

RETI
```

```
INT n Ch ng trình x lý ng t th n + 1

í

RETI
```

4.2 Ngôn ng l p trình c a S7-200

4.2.1. Gi i thi u chung

Ph ng pháp li t kê l nh (*Statement List* vi t t t là STL) và ph ng pháp s các kh i ch c n ng (FBD). N u ch ng trình l p theo FBD thì thi t b l p trình có th chuy n sang d ng LAD ho c STL t ng ng. Ng c l i không ph i m i ch ng trình vi t d ng STL ho c LAD c ng có th chuy n sang d ng FBD. N u ch ng trình l p theo LAD thì thi t b l p trình có th chuy n sang d ng STL t ng ng, nh ng không ph i m i ch ng trình vi t d ng STL c ng có th chuy n sang d ng LAD. Trong ph n này chúng ta nghiên c u hai ph ng pháp l p trình là LAD và STL, chúng u có s n trong ngôn ng l p trình STEP7-Micro/DOS và STEP7-Micro/WIN, còn l p trình ki u FBD ch có trong STEP7-Micro/WIN. d dàng làm quen v i v i các thành ph n c b n c a LAD và STL ta c n n m các nh ngh a c b n sau ây:

- <u>nh ngh a v LAD</u>: LAD là m t ngôn ng l p trình b ng ho . Nh ng thành ph n c b n dùng trong LAD t ng ng v i các thành ph n c a b ng i u khi n b ng r le. Trong ch ng trình LAD các ph n t c b n dùng bi u di n các l nh logic nh sau:
- $Ti \ p \ i \ m$: là bi u t ng (symbol) mô t các ti p i m c a r le. Các ti p i m ó có th là th ng m (ó| |ó) ho c th ng óng (ó| /|ó).
 - $Cu \ n \ d\hat{a}y \ (coil)$: là bi u t $ng \ (o() \ o) \ m\hat{o} \ t$ cu $n \ d\hat{a}y \ r$ le
- $-H\ p\ (box)$: là bi u t ng mô t các hàm khác nhau, nó làm vi c khi có dòng i n ch y n h p. Nh ng d ng hàm th ng c bi u di n b ng h p là các b th i gian (*Timer*), các b m (*Counter*) và các hàm toán h c. Cu n dây và h p ph i c m c úng chi u dòng i n.
- *M* ng LAD: là ng n i các ph n t thành m t m ch hoàn thi n, i t ng ngu n bên trái sang ng ngu n bên ph i. ng ngu n bên trái là dây nóng, ng ngu n bên ph i là dây trung hoà (neutral) hay là ng tr v ngu n cung c p (ng ngu n bên ph i th ng không c th hi n khi dùng ch ng trình ti n d ng STEP7-

Micro/DOS ho c STEP7-Micro/WIN). Dòng i n ch y t trái qua các ti p i m óng n các cu n dây ho c các h p tr v bên ph i ngu n.

<u>nh ngh a v STL</u>: Ph ng pháp li t kê l nh (STL) là ph ng pháp th hi n ch ng trình d i d ng t p h p các câu l nh. M i câu l nh trong ch ng trình, k c nh ng l nh hình th c bi u di n m t ch c n ng c a PLC.

__nh ngh a v ng n x p logic (logic stack):

S0	Stack 0-bit v	ı tiên hay bit trên cùng cang nx p
S 1	Stack 1-bit th	hai c a ng n x p
S2	Stack 2-bit th	bac ang n x p
S 3	Stack 3-bit th	t c ang n x p
S4	Stack 4-bit th	n m c ang n x p
S5	Stack 5-bit th	sáu c a ng n x p
S 6	Stack 6-bit th	b yc ang n x p
S7	Stack 7-bit th	tám c a ng n x p
S 8	Stack 8-bit th	chín c ang n x p

Hình 4.1

t o ra m t ch ng trình d ng STL, ng i l p trình c n ph i hi u rõ ph ng th c s d ng 9 bit ng n x p logic c a S7-200. *Ng n x p logic là m t kh i g m 9 bit ch ng lên nhau*. T t c các thu t toán liên quan n ng n x p u ch làm vi c v i bit u tiên ho c v i bit u và bit th hai c a ng n x p. Giá tr logic m i u có th c g i (ho c c n i thêm) vào ng n x p. Khi ph i h p hai bit u tiên c a ng n x p, thì ng n x p s c kéo lên m t bit. Ng n x p và tên c a t ng bit trong ng n x p c bi u di n trên hình 4.1.

Ví d v ladder logic và statement list:

Hình 4.4 mô t vi c th c hi n l nh LD (vi t t t t Load trong ti ng Anh) a giá tr logic c a ti p i m I0.0 vào trong ng n x p theo cách bi u di n c a LAD và STL:

LAD			STL
	I0.0	Q1.0	LD I0.0 = Q1.0

Hình 4.2

4.2.2.B ng tóm t tm ts l nh c b n c a S7-200

H 1 nh c a S7-200 c chia làm 3 nhóm:

- Các l nh mà khi th c hi n thì làm vi c c l p không ph thu c vào giá tr logic c a ng n x p.

- Các l nh ch th c hi n c khi bit u tiên c a ng n x p có giá tr logic b ng 1.
- Các nhãn l nh ánh d u v trí trong t p l nh.

Trong các bng lnh còn mô tsthayitngng can idung ngnxpkhi lnh cthcthchin.

C hai ph ng pháp LAD và STL us d ng ký hi u I ch vi c th c hi n t c th i (immediately), t c là giá tr c ch d n trong l nh v a c chuy n vào thanh ghi o v a ng th i c chuy n n ti p i m ch d n trong l nh ngay khi l nh c th c hi n ch không ph i ch t i giai o n trao i v i ngo i vi c a vòng quét. i u ó khác v i l nh không t c th i là giá tr c ch nh trong l nh ch c chuy n vào thanh ghi o khi th c hi n l nh.

B ng 4.1. M ts l nh c a S7-200 thu c nhóm l nh th c hi n vô i u ki n

Tên l nh	Mô t
= n	Giá tr c a bit u tiên ng n x p c sao chép sang i m n ch d n trong l nh.
= I n	Giá tr c a bit u tiên ng n x p c sao chép tr c ti p sang i m n ch d n trong l nh ngay khi l nh c th c hi n.
A n	The chin toán t và (AND) gi a giá tr logic ca bit u tiên ng n x p v i giá tr logic ca i m n ch d n trong l nh. K t qu c ghi l i vào bit u tiên cang n x p.
ALD	The chi n toán t và (AND) gi a giá tr logic ca bit u tiên ng n x p v i giá tr logic ca bit the hai ng n x p. K t qu c ghi l i vào bit u tiên ng n x p. Các giá treòn l i trong ng n x p c kéo lên m t bit.
AN n	The chin toán t và (AND) gi a giá tre logic ca bit u tiên ng n x p v i giá tre logic ngh cheo ca i m n ched n trong l nh. K t que cghi l i vào bit u tiên ca ng n x p.
CTU Cxx,PV	Kh i ng b m ti n theo s n lên c a tín hi u vào. B m c t l i tr ng thái ban u (reset) n u u vào R c a b m c kích (có m c logic 1).
CTUD Cxx,PV	Kh i ng b m ti n theo s n lên c a tín hi u u vào th nh t và m lùi theo s n lên c a tín hi u u vào th hai. B m c reset l i n u u vào R c a b m c kích (có m c logic 1).
LD n	N p giá tr logic c a i m n ch d n trong l nh vào bit u tiên c a ng n x p. Các giá tr trong ng n x p c y xu ng m t bit.

LDN n	N p giá tr logic ngh cho cai m n cho n trong l nh vào bit u tiên cang n x p. Các giá tr trong ng n x pcyxu ng m t bit.
	Bit u tiên trong ng n x p nh n giá tr logic 1 n u n i dung hai t n1 và n2 tho mãn n1 ≤n2.
	Bit u tiên trong ng n x p nh n giá tr logic 1 n u n i dung hai t n1 và n2 tho mãn $n1 = n2$.
LDW>=n1, n2	Bit u tiên trong ng n x p nh n giá tr logic 1 n u n i dung hai t n1 và n2 tho mãn n1 \geq n2.
LPP	Kéon i dung ng n x p lên m t bit. Giá tr m i c a bit trên là giá tr c a bit d i, sâu ng n x p gi m i m t bit (giá tr c a bit u tiên b y ra kh i ng n x p - xoá).
LRD	Sao chép giá tr c a bit th hai vào bit u tiên c a ng n x p. Các giá tr còn l i t bit th hai tr i c gi nguyên v trí.
MEND	K t thúc ph n ch ng trình chính trong m t vòng quét.
NOT	o giá tr logic c a bit u tiên ng n x p.
O n	The hin toánt hoc (OR) gia giá trogice a bit u tiên ng nxpvigiá trogice a imnchdntrong l nh. Kt que ghi livào bit u tiên e a ng n xp.
OI n	The hinteth i toánt hoc (OR) gia giá tr logice a bit u tiên ng n x p v i giá tr logice a i m n chd n trong l nh. K t que ghi l i vào bit u tiên cang n x p.
OLD	The hin toánt hoc (OR) gia giá trogic cabit utiên ng nxpvigiá trogic cabit the hai ngnxp. Kt queghilivào bit utiên cangnxp. Các giá troòn li trong ngnxpekéo lên mt bit.
ON n	The hin toán thoc (OR) gia giá trogice a bitutiên ng nxpvigiá trogic nghehoca imneh dn trong lnh. Ktquetghilivào bitutiên cang nxp.
RET	L nh thoát kh i ch ng trình con và tr i u khi n v ch ng trình chính ã g i nó.
RETI	L nh thoát kh i ch ng trình x lý ng t (<i>interrupt</i>) và tr i u khi n v ch ng trình chính.

4.2.3. Cú pháp h l nh c a S7-200


M c dù S7-200 có m t kh i l ng l n các l nh th c hi n các thu t toán c a i s *Boolean* song ch có m t vài các ki u l nh khác nhau

4.2.3.1- L nh vào/ra


* Load (LD) và Load Not (LDN)

L nh LD n p giá tr logic c a m t ti p i m vào bit u tiên c a ng n x p (hình 4.3), các giá tr c còn l i trong ng n x p b y lùi xu ng m t bit.

L nh LDN n p giá tr logic ngh choo cam t tip i m vào trong bit u tiên cang n x p (hình 4.4), các giá troc còn li trong ng n x p by lùi xu ng m t bit.



Hình 4.3. Tr ng thái ng n x p tr c và sau khi th c hi n l nh LD



Hình 4.4. Tr ng thái ng n x p tr c và sau khi th c hi n l nh LDN

Các d ng khác nhau c a 1 nh LD, LDN cho LAD

LAD	Mô t	Toán h ng
n	Tip im th ng m s c \acute{o} ng n u n = 1	n: I, Q, M, SM, T, C, V (bit)
n /	Ti p i m th ng óng s $c m n u n = 1$	

Các d ng khác nhau c a 1 nh LD, LDN cho STL

	L nh	Mô t	Toán h ng
LD	n	Ti p i m th ng m s c óng n u n = 1	n: I, Q, M, SM, T, C, V (bit)
LDN	n	Ti p i m th ng óng s $c m n u n = 1$	

* OUTPUT (=): L nh sao chép n i dung c a bit u tiên trong ng n x p vào bit (i m) c ch d n trong l nh. N i dung c a ng n x p không b thay i.

Mô t 1 nh õ=ö b ng LAD nh sau:

LAD	Mô t	Toán h ng
()	Cu n dây u ra tr ng thái kích thích, có dòng i u khi n i qua n u n = 1	

Mô t 1 nh õ=ö b ng STL nh sau:

L nh	Mô t	Toán h ng		
= n	Cu n dây u ra tr ng thái kích thích, có dòng i u khi n i qua n u n = 1	n: I, Q, M, SM, T, C, V (bit)		

4.3.3.2. L nh ghi / xoá giá tr cho ti p i m

SET(S) / RESET(R)

ây là các l nh dùng óng các i m (ti p i m) ã c thi t k . Trong LAD, logic i u khi n dòng i n óng ho c ng t các cu n dây u ra. Khi dòng i u khi n n các cu n dây thì các cu n dây óng ho c m các ti p i m (ho c m t dãy các ti p i m).

Trong STL, thì ây là 1 nh truy n tr ng thái bit u tiên c a ng n x p n các i m thi t k . N u bit này b ng 1, các 1 nh S và R s óng ng t m t ti p i m ho c m t dãy ti p i m (gi i h n t 1-255). N i dung c a ng n x p không b thay i.

Mô t l nh S và R b ng LAD nh sau:

LAD	Mô t	Toán h ng		
$\frac{S_BIT}{S}$	óng m t m ng g m n các ti p i m k t S_BIT	S_BIT: I, Q, M, SM, T, C, V (bit)		
S_BIT n R	Ng t m t m ng g m n các ti p i m k t S_BIT. N u S_BIT l i ch vào Timer ho c Counter thì l nh s xoá bit u ra c a Timer/Counter ó.	n: IB, QB, MB, SMB, VB (byte)		

Mô t l nh S và R b ng STL nh sau:

L nh			Mô t	Toán h ng
S	S_BIT,	n	t giá tr logic 1 cho m t m ng	S_BIT: I, Q, M, SM, T,
			g m n bit k t a ch S_BIT.	C, V (bit)

R	S_BIT,	n	Xoá m t m ng g m n bit k t a	n: IB, QB, MB, SMB,
			ch S_BIT. N u S_BIT 1 i ch vào	VB
			Timer ho c Counter thì 1 nh s xoá	(byte)
			bit u ra c a Timer/Counter ó.	

Ví d: Mô t vi c th c hi n l nh S và R trong LAD và STL:

LAD		STL	
I0.0 Q2.	LD	I0.0	
	=	Q2.0	
Q2.1	S	Q2.1,	1
$\begin{bmatrix} & & & & & & & & & & & & & & & & & & &$	R	Q2.2, Q1.0,	1
$\begin{array}{c c} & Q22 \\ \hline & R \\ 1 \end{array}$	R	Q1.0,	3
$\begin{array}{c} \begin{array}{c} \begin{array}{c} \begin{array}{c} \begin{array}{c} \\ \\ \end{array} \end{array} \end{array} \end{array} \begin{array}{c} \begin{array}{c} \\ \\ \end{array} \end{array} \begin{array}{c} \begin{array}{c} \\ \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \begin{array}{c} \\ \end{array} \end{array} $			

4.23.3- Các l nh logic i s Boolean

Các l nh ti p i m i s Boolean cho phép t o l p c các m ch logic (không có nh). Trong LAD các l nh này c bi u di n thông qua c u trúc m ch (m c n i ti p hay song song các ti p i m th ng óng và th ng m) Trong STL các l nh c vi t t t nh sau A (AND), O (OR), AN (AND NOT), ON (OR NOT). Giá tr ng n x p thay i ph thu c vào t ng l nh.

L nh	Mô t	Toán h ng
A r	L nh th c hi n toán t \land (AND) và \lor (OR) gi a giá tr logic c a ti p i m n và giá tr bit u tiên c a ng n x p. K t qu l i c ghi vào bit u tiên c a ng n x p	
AN n	L nh th c hi n toán t \land (AND) và \lor (OR) gi a giá tr logic ngh ch o c a ti p i m n và giá tr bit u tiên c a ng n x p. K t qu l i c ghi vào bit u tiên c a ng n x p	


Ngoài nh ng l nh làm vi c tr c ti p v i ti p i m, S7-200 còn có 5 l nh c bi t bi u di n các phép tính i s Boolean cho các bit trong ng n x p, c g i là các l nh stack logic. ó là các l nh ALD (And load), OLD (Or load), LPS (Logic push), LRD (Logic read), LPP (Logic pop). L nh stack logic c dùng t h p, sao ch p ho c xoá các m nh logic. B ng sau tóm t t các l nh stack logic trong STL:

L nh	Mô t	Toán h ng
ALD	L nh t h p giá tri logic c a bit u tiên và bit th hai c a ng n x p b ng phép tính \((AND) \). K t qu c ghi l i vào bít u tiên c a ng n x p, giá tr còn l i c a ng n x p c kéo lên m t bit.	Không có
OLD	L nh t h p giá tri logic c a bit u tiên và bit th hai c a ng n x p b ng phép tính \vee (OR). K t qu c ghi l i vào bít u tiên c a ng n x p, giá tr còn l i c a ng n x p c kéo lên m t bit.	Không có
LPS	L nh Logic Push th c hi n sao ch p giá tr logic c a bit u tiên ng n x p vào bit th hai. Giá tr còn l i trong ng n x p b y xu ng l bit. Bit cu i cùng b y ra kh i ng n x p.	Không có
LRD	L nh th c hi n sao ch p giá tr logic c a bit th hai ng n x p vào bit u tiên. Giá tr còn l i trong ng n x p c gi nguyên v trí.	Không có
LPP	L nh kéo ng n x p lên 1 bit. Giá tr c a bit sau c chuy n cho bit tr c. Giá tr c c a bit u tiên b y ra ngoài.	Không có


A và O: Tác ng c a l nh A và O vào ng n x p:

L nh A	A	L nh O	
Tr c	Sau	Tr c	Sau
c0	$m = c0 \wedge n$	c0	m $m = c0 \lor n$
c1	c1	c1	c1
c2	c2	c2	c2
сЗ	c3	с3	c3
c4	c4	c4	c4
c5	c5	c5	c5
с6	с6	с6	с6
c7	c7	c7	c7
c8	с8	c8	c8

Hình 4.5. Tr ng thái ng n x p tr c và sau khi th c hi n l nh A và O Mô t l nh A và O d ng LAD và STL:





ALD và **OLD**: Tác ng c a l nh **ALD** và **OLD** vào ng n x p:



Hình 4.6. Tr ng thái ng n x p tr c và sau khi th c hi n l nh ALD và OLD

Ví d: Mô t 1 nh OLD d ng LAD và STL:






Hình 4.7. Tr ng thái ng n x p tr c và sath khi th c hi n các l nh b ng trên


LPS, LRD, LPP


Các l nh này th c hi n sao chép, thay i n i dung bit u tiên ho c bit th hai c a ng n x p và c mô t nh sau:



Hình 4.8. Tr ng thái ng n x p tr c và sau khi th c hi n l nh các l nh LPS, LRD, LPP

<u>Ví d</u>: Các l nh Logic stack d ng LAD và STL:





4.2.3.4. Các l nh so sánh và di chuy n n i dung ô nh :

	STL		Mô t	Toán h ng
LDW>=	n1	n2	L nh th c hi n phép tính logic Load,	n1, n2 (t): VW, T, C,
AW>=	n1	n2	And ho c Or gi a giá tr 1 v i n i	IW, QW, MW, SMW
OW>=	n1	n2	dung c a nh ng n x p khi n i dung $2 t n1, n2$ tho $m \tilde{a} n n1 \ge n2$.	
MOVW	IN	OUT	L nh sao chép n i dung t n IN sang t n OUT.	IN, OUT (t n): VW, T, C, IW, QW

4.2.3.5. Các l nh làm vi c v i Timer:

Timer là b t o th i gian tr gi a tín hi u vào và tín hi u ra nên trong i u khi n th ng c g i là khâu tr . N u ký hi u tín hi u (logic) vào là x(t) và th i gian tr là τ thì tín hi u u ra c a Timer là $x(t-\tau)$. Trong S7-200 có hai lo i Timer khác nhau:

- Timer t o th i gian tr không có nh (On-Delay Timer), ký hi u là TON.
- Timer t o th i gian tr có nh (Retentive On-Delay Timer), ký hi u là TONR.

Hai Timer này phân bi t nhau b i ph n ng c a chúng i v i tín hi u vào. C hai lo i u b t u t o th i gian tr t th i i m có s n lên c a tín hi u vào. Nh ng TON s t Reset khi u vào có m c logic 0, còn TONR thì không t Reset khi m t tín hi u vào. TON

c dùng to thi gian tr trong m t kho ng thi gian, còn vi TONR thi gian tr to ra trong nhi u kho ng khác nhau. Trong phin này ta chinghiên ciu lo i Timer TON.

L nh	phân gi i	Giá tr c c i	CPU 212	CPU 214
TON	1 ms	32,767 s	T32	T32, T96
	10 ms	327,67 s	T33 ÷ T36	T33 ÷ T36, T97 ÷ T100
	100 ms	3276,7 s	T37 ÷ T63	T37 ÷ T63, T101 ÷ T127
TONR	1 ms	32,767 s	Т0	T0, T64
	10 ms	327,67 s	T1 ÷ T4	$T1 \div T4, T65 \div T68$
	100 ms	3276,7 s	T5 ÷ T31	T5 ÷ T31, T69 ÷ T95

Cú pháp khai báo Timer trong LAD và STL nh sau:


LAD	STL	Mô t	Toán h ng
Txx IN TON PT	TON Txx,	Khai báo Timer s hi u xx ki u TON t o th i gian tr tính t khi u vào IN c kích (có m c 1). N u nh giá tr m t c th i l n h n ho c b ng giá tr t tr c PT thì T-bit có giá tr logic b ng 1. Có th Reset Timer ki u TON b ng l nh R ho c b ng giá tr logic 0 u vào IN.	Txx(word): CPU 212: 32÷63 CPU 214: 32÷63 và 96÷127 PT(word): VW,T,C,IW, n = 1÷32767 (s nguyên)

Th i gian tr $T=PT \times ph \hat{a} n$ gi i, ví d v i T33 có ph ân gi i là 10 ms và PT=100 thì th i gian tr $T=10 \times 100=1000$ ms =1 s.

Sau ây là m t ví d v s d ng Timer ki u TON:

LA	AD		STL	
10.0	T33	Network 1		
	IN TON	LD	I0.0	
	+100—PT	TON	T33,	+100
T22	<u> </u>	Network 2	T33	
T33	Q0.	LD		
		=	Q0.0	

Gin thi giant ng ng:



Hình 4.9

4.2.3.6. Các l nh làm vi c v i Counter:

Counter là b m th c hi n ch c n ng m s n lên c a xung. S7-200 có hai lo i b m: b m ti n (CTU) và b m ti n/lùi (CTUD).

B m ti n m s s n lên c a xung vào, t c là m s l n thay i tr ng thái logic t 0 lên 1 c a tín hi u. S s n xung m c, c ghi vào thanh ghi 2 byte c a b m, g i là thanh ghi C-word.

N i dung c a C-word, c g i là *giá tr t c th i* c a b m, luôn c so sánh v i giá tr t tr c c a b m ký hi u là PV. Khi giá tr m t c th i b ng ho c l n h n giá tr t tr c thì b m báo ra ngoài b ng cách t giá tr logic 1 vào bit c bi t c a nó, c g i là C-bit. Tr ng h p giá tr m còn nh h n giá tr t tr c thì C-bit có giá tr logic 0.

Khác v i các Timer, các Counter u có chân n i v i tín hi u i u khi n xoá th c hi n t l i ch kh i phát ban u (*reset*) cho b m, c ký hi u b ng ch cái R trong LAD, hay c qui nh là tr ng thái bit u tiên c a ng n x p trong STL. B m c reset khi tín hi u xoá này có m c l ho c khi l nh R (reset) c th c hi n v i C-bit. Khi b m reset thì c C-word và C-bit u nh n giá tr 0.

B m ti n/lùi CTUD th c hi n m ti n khi g p s n lên c a xung vào c ng m ti n, ký hi u là CU trong LAD ho c bit th 3 ng n x p trong STL, và m lùi khi g p s n lên c a xung vào c ng m lùi, ký hi u là CD trong LAD ho c bit th 2 ng n x p trong STL. Vi c xoá b m CTUD c ng có hai cách t ng t nh b m CTU.


Cú pháp khai báo Counter trong LAD và STL nh sau:

LAD	STL	Mô t	Toán h ng
Cxx —CU CT —R —PV	CTU Cxx, +n	Khai báo b m ti n theo s n lên c a tín hi u vào c ng CU s hi u xx ki u CTU. Khi giá tr m t c th i C-word c a Cxx l n h n ho c b ng giá tr t tr c PV, C-bit (Cxx) có giá tr logic b ng 1. B m c reset khi u vào R có giá tr logic 1. B m ng ng m khi C-word Cxx t giá tr c c i 32767	CPU 212: 0÷47 CPU 214: 0÷47 và 80÷127 PV(word):
Cxx -CU CTUD -CD -R -PV	CTUD Cxx,	Khai báo b m ti n/lùi, m ti n theo s n lên c a tín hi u n CU và m lùi theo s n lên c a tín hi u n CU và m lùi theo s n lên c a tín hi u n CD. Khi giá tr t c th i C-word c a Cxx l n h n ho c b ng giá tr t tr c PV, C-bit (Cxx) có giá tr logic b ng l. B m c reset khi u vào R có giá tr logic l. B m ng ng m ti n khi C-word Cxx t giá tr c c i 32767 và ng ng m lùi khi C-word Cxx t giá tr c c ti u là -32767.	CPU 212: 48÷63 CPU 214: 48÷79 PV(word): VW,T,C,IW,


Ký hi u Cxx c a b m ng th i c ng là a ch hình th c c a C-word và c a C-bit. M c dù cùng a ch hình th c, song C-word và C-bit v n c phân bi t v i nhau nh ki u l nh s d ng làm vi c v i ki u t hay ki u ti p i m (bit). Ví d :

```
LD C48 // L nh làm vi c v i C-bit c a b m C48. 
 LDW>= C48 // L nh làm vi c v i C-word c a b m C48.
```

Sau ây là m t ví d v vi c s d ng Counter lo i CTUD trong LAD và trong STL:




Gin thi giant ng ng:



4.3. M ts ví d ng d ng S7-200

4.3.1- Ch ng trình i u khi n èn ng



Hình 4-11

Qui nh các ti p i m i u khi n èn tr c chính:

- Xanh: Q0.0 v i th i gian 10 s

- Vàng: Q0.1 v i th i gian 1 s

- : Q0.2 v i th i gian 7 s

Qui nh các ti p i m i u khi n èn tr c ph:

- Xanh: Q0.5 v i th i gian 7 s

- Vàng: Q0.6 v i th i gian 1 s

- : Q0.7 v i th i gian 10 s

Yêu c u c a bài toán là kh ng ch t ng h th ng èn m t ngã t v i tr c chính và ph: èn xanh tr c chính và èn tr c ph cùng sáng trong 10 s, ti p sau èn vàng c hai tr c ng cùng sáng trong 1 s, ti p n a èn tr c chính và èn xanh tr c ph cùng sáng trong 7 s và ti p sau èn vàng c hai tr c ng l i cùng sáng trong 1 s - k t thúc 1 chu k và h th ng t ng ho t ng l p l i. l p ch ng trình kh ng ch chúng ta có nhi u cách khác nhau. Sau ây chúng ta s ti n hành l p trình theo m t cách:

S d ng 3 Timer ki u TON là T37, T38, T39,T40 u có phân gi i 100 ms kh ng ch th i gian, ch ng trình d ng STL nh sau:

NETWO	PRK1	NETWORK6			
LDN	I0.1		LD	M0.0	
LD	10.0		A	T38	
O	M0.0		TON	T39, +70	
ALD					
=	M0.0		NETWORK7		
			LD	M0.0	
NETWO	PRK2		A	T38	
LD	M0.0		AN	T39	
AN	T40		AN	Q0.0	
TON	T37,	+100	AN	Q0.1	
			=	Q0.2	

NETWORK3 = Q0.5

LD M0.0

AN T37 NETWORK8

AN Q0.1 LD M0.0

AN Q0.2 A T39

 $= \qquad \qquad Q0.0 \qquad \qquad TON \qquad T40 \ , \qquad +10$

= Q0.7

NETWORK4

LD M0.0

A T37

TON T38, +10

NETWORK5

LD M0.0

LD T37

AN T38

LD T39

AN T40

OLD


ALD

AN Q0.0

AN Q0.2

= Q0.1


= Q0.6



Hình 4.12. S LAD c a bài toán èn ng

4.3.2. Ch ng trình i u khi n máy tr n s n

Hình 4.13 là s m t bình tr n t o các màu s n khác nhau. Trong s cho th y có hai ng ng a hai lo i s màu khác nhau làm c s cho vi c t o màu s n mong mu n.



Hình 4.13

kh ng ch các quá trình ta s d ng hai c m bi n báo m c trong bình: C m bi n m c cao (I0.4) và c m bi n m c th p (I0.5). Thi t b tr n c i u khi n b i ng c tr n (Q0.2). Hai b m dùng b m hai lo i s n màu khác nhau vào bình tr n (Q0.0) và (Q0.1). i u khi n m van (Q0.4). B m dùng tháo s n ph m ra kh i bình (Q0.5).

Quá trình làm vi c c a thi t b có th mô t : Khi n nút kh i ng (I0.0) thì h th ng b t u làm vi c v i công vi c u tiên là b m hai lo i s n vào bình. Khi ã s n có trong bình thì I0.5 có m c 0, nh ng ch a y bình thì I0.4 ang có m c 0. Khi l ng s n (t m c cao) thì I0.4 có m c 1, cho tín hi u kh i ng ng c tr n (Q0.2) và b Timer T37 dùng kh ng ch th i gian tr n. Khi t n th i gian ch nh nh c a T37 thì ng c tr n s c c t i n và óng i n m van (Q0.4) và b m tháo s n ph m ra (Q0.5). Khi toàn b s n thành ph m c l y h t kh i bình thì I0.5 có m c 1, cho tín hi u kh i ng b m ti n C30 và reset b timer T37 và h th ng l i ti p t c l p l i quá trình (chu k m i). Khi t s chu k làm vi c c n thi t (t tr c b ng C30) thì h th ng t ng d ng. Trong quá trình làm vi c có th d ng h th ng n u c n nh nút n d ng I0.1. xóa giá tr b m ta s d ng nút n v i a ch là I0.7.

Ch ng trình vi t trong STL nh sau:

TON


T37, +100

NETW	ORK 1	NETWORK 5		
LDN	I0.1	LD	M0.0	
LD	I0.0	A	I0.0	
O	M0.0	AN	T37	
ALD		=	Q0.2	
=	M0.0			
NETW	ORK 2	NETWO	RK 6	
LD	M0.0	LD	M0.0	
AN	I0.4	A	T37	
AN	C30	AN	I0.5	
AN	T37	=	Q0.4	
=	Q0.0	=	Q0.5	
=	Q0.1			
		NETWO	RK 7	
NETW	ORK 3	LD	M0.0	
LD	M0.0	A	T37	
A	I0.4	LD	I0.7	
S	M0.1, 1	CTU	C30,	+10
NETW	ORK 4	NETWO	RK 8	
LD	M0.0	LD	T37	
A	M0.1	A	I0.5	

R

M0.1, 1

Ch ng trình vi t d ng LAD nh sau:



Hình 4.14. S LAD c a bài toán tr n s n


Ch ng 5

THI TB I UKHI NLOGICKH TRÌNH S7-300

5.1. Gi i thi u chung

Thi t b i u khi n logic kh trình (*Programmable Logic Control*), vi t t t thành PLC, là lo i thi t b cho phép th c hi n linh ho t các thu t toán i u khi n s thông qua m t ngôn ng l p trình, thay cho vi c ph i th hi n thu t toán ó b ng m ch s . Nh v y, v i m t s ch ng trình i u khi n trong thi t b , PLC tr thành m t b i u khi n s nh g n, d thay i thu t toán và c bi t d trao i thông tin v i môi tr ng xung quanh (v i các PLC khác ho c v i máy tính). Toàn b ch ng trình i u khi n c l u nh trong b nh c a PLC d i d ng các kh i ch ng trình (kh i OB, FC ho c FB) và c th c hi n l p theo chu k c a vòng quét (scan).

có th th c hi n c m t ch ng trình i u khi n, t t nhiên PLC ph i có tính n ng nh m t máy tính, ngh a là ph i có m t b vi x lý (CPU), m th i u hành. b nh l u ch ng trình i u khi n, d li u và t t nhiên là ph i có các c ng vào/ra giao ti p vicác it ng iukhin và i thông tin v i môi tr ng xung quanh [13]. Bên c nh ó, nh m ph c v bài toán i u khi n s , PLC còn c n ph i có thêm các kh i ch c n ng c bi t khác m (Counter), b th i gian (Timer),í và nh ng kh i hàm chuyên d ng (hình 5.1).



Hình 5.1. Nguyên lý chung v c u trúc c a m t b i u khi n logic kh trình (PLC)

5.2. Các modul c a PLC S7-300

Thông th ng, t ng tính n ng m m d o trong ng d ng th c t mà ó ph n l n u vào, u ra c ng nh ch ng lo i tín hi u vào/ra các it ng i u khi n có s tín hi u khác nhau mà các b i u khi n PLC c thi t k không b c ng hóa v c u hình. Chúng c chia nh thành các module c s d ng nhi u hay ít tùy theo t ng bài toán, song t i thi u bao gi c ng ph i có m t module chính là module CPU. Các module còn l i là nh ng module nh n/truy n tín hi u v i i t ng i u khi n, các module ch c n ng chuyên d ng nh PID, i u khi n ng c í chúng c g i chung là các module m r ng. T t c các module c gá trên nh ng thanh ray.

5.2.1. Modul CPU

T ng t nh S7-200. Tuy nhiên trong h PLC S7-300 có nhi u lo i module khác nhau và chúng th ng c t tên theo b vi x lý có trong nó nh module CPU312, module CPU314, module CPU315.

5.2.2. Module m r ng

Các module m r ng c chia thành 5 lo i chính:

PS (Power Supply): module ngu n nuôi: có 3 lo i 2A, 5A, 10A.

SM (Signal module): module m r ng c ng tín hi u vào/ra bao g m:

DI (Digital Input): module m r ng các c ng vào s . S các c ng vào s m r ng có th là 8, 16 ho c 32 tùy thu c vào t ng lo i module.

DO (Digital Output): module m r ng các c ng ra s . S các c ng ra s m r ng có th là 8, 16 ho c 32 tùy thu c ra t ng lo i module.

DI/DO (Digital Input/Digital Output): module m r ng các c ng vào/ra s . S các c ng vào/ra s m r ng có th là 8 vào/8 ra, 16 vào/16 ra tùy thu c ra t ng lo i module.

AI (Analog Input): module m r ng các c ng vào t ng t . AO (Analog Output): module m r ng các c ng ra t ng t . V b n ch t chúng chính là nh ng b chuy n i t ng t s 12 bit (AD). T c là m i tín hi u t ng t c chuy n thành 1 tín hi u s (nguyên) có dài 12 bit. S các c ng ra t ng t có th là 2, 4 tùy t ng lo i module.

AI/AO: module m r ng các c ng vào/ra t ng t . S các c ng vào/ra t ng t có th là 4 vào/2 ra ho c 4 vào/4 ra tùy t ng lo i module.

IM (Interface module): module ghép n i. ây là lo i module chuyên d ng có nhi m v n i t ng nhóm các module m r ng l i v i nhau thành m t kh i và c qu n lý chung b i l module CPU..

FM (Function module): module có ch c n ng i u khi n riêng. Nh module i u khi n ng c b c, module i u khi n ng c servo, module PID, module i u khi n vòng kíní

CP (Communication module): module ph c v truy n thông trong m ng gi a các PLC v i nhau ho c gi a PLC v i máy tính.

5.3. Ki u d li u và phân chia b nh

5.3.1- Ki u d li u:

M t ch ng trình ng d ng trong S7-300 có th s d ng các ki u d li u sau:

BOOL: v i dung l ng m t bit có giá tr 0 ho c 1. ây là ki u d li u cho bi n hai tr.

Byte: th ng c dùng bi u di n m t s nguyên d ng trong kho ng t $0 \div 255$ ho c là $m\tilde{a}$ ASCII c a m t $k\acute{y}$ t .

Word: g m 2 byte bi u di n m t s nguyên d ng t $0 \div 65535$.

INT: c ng có dung 1 ng là 2 byte dùng bi u di n 1 s nguyên trong kho ng -32768 ÷32767.

DINT: g m 4 byte, dùng bi u di n s nguyên t -2147483648 ÷ 2147483647

REAL: g m 4 byte, dùng bi u di n m t s th c d u ph y ng.

S5T (hay **S5TIME**): kho ng th i gian, c tính theo gi /phút/giây/mili giây.

DATE: bi u di n giá tr th i gian tính theo n m/tháng/ngày

CHAR: bi u di n m tho c nhi u ký t (nhi u nh t là 4 ký t)

5.3.2. C u trúc b nh c a CPU

B nh c a S7-300 c chia thành 3 vùng chính:

Vùng ch ng trình ng d ng

Vùng nh ch ng trình c chia thành 3 mi n:

OB (Organisation block): mi n ch a ch ng trình t ch c.

FC (Function): mi n ch a ch ng trình con c t ch c thành hàm có bi n hình th c trao i d li u v i ch ng trình ã g i nó.

FB (Function block): mi n ch a ch ng trình con, c t ch c thành hàm và có kh n ng trao i d li u v i b t c m t kh i ch ng trình nào khác

Vùng ch a tham s c a h i u hành và ch ng trình ng d ng: c chia thành 7 mi n khác nhau:

I (Process image input): mi nb m các d li u c a c ng vào s.

Q (Process image output): mi nb m các d li u c a c ng ra s.

M: mi n các bi n c.

T: mi n nh ph c v các b th i gian.

C: mi n nh ph c v b m.

PI: mi n a ch c ng vào c a các module t ng t.

PQ: mi n a ch c ng ra c a các module t ng t.

Vùng ch a các kh i d li u: c chia thành 2 lo i:

DB (Data block): mi n ch a các d li u c t ch c thành kh i. Kích th c c ng nh s l ng kh i do ng i s d ng quy nh phù h p v i t ng bài toán i u khi n.

L (Local data block): mi n d li u a ph ng, c các kh i ch ng trình OB, FC, FB t ch c và s d ng cho các bi n nháp t c th i và trao i d li u c a bi n hình th c v i nh ng kh i ch ng trình ã g i nó.

5.4. Vòng quét ch ng trình

T ng t nh PLC S7-200.

N u s d ng các kh i ch ng trình c bi t có ch ng t, ví d nh kh i OB40, OB80,í, chong trình ca các khi ó s c th c hi n trong vòng quét khi xu t hi n tín hi u báo ng t cùng ch ng lo i. Các kh i ch ng trình này có th c th c hi n t i m i i m trong vòng quét ch không b gò ép là ph i trong giai o n th c hi n ch ng trình. Ch ng h n n u m t tín hi u báo ng t xu t hi n khi PLC ang giai o n truy n thông và ki m tra n i b , PLC s t m d ng công vi c truy n thông, ki m tra, th c hi n kh i ch ng trình t ng ng v i tín hi u báo ng t ó. V i hình th c x lý tín hi u ng t nh v y, th i gian vòng quét s càng l n khi càng có nhi u tín hi u ng t xu t hi n trong vòng quét. nâng cao tính th i gian cho ch ng trình i u khi n, tuy t i không nên vi t ch ng trình x lý ng t quá dài ho c quá l m d ng vi c s d ng ch ng t trong ch ng trình i u khi n.

5.5. Nh ng kh i OB c bi t

Trong khi kh i OB1 c th c hi n u n t ng vòng quét trong giai o n th c hi n ch ng trình (giai o n 2) thì các kh i OB khác ch th c hi n khi xu t hi n tín hi u báo ng t t ng ng, nói cách khác ch ng trình vi t cho các kh i OB này chính là ch ng trình x lý tín hi u ng t (event). Chúng bao g m:

1. OB10 (Time of Day Interrupt): ch ng trình trong kh i OB10 s c th c hi n khi giá tr c a ng h th i gian th c n m trong m t kho ng th i gian ã c quy nh. OB10 có th c g i m t l n, nhi u l n cách u nhau t ng phút, t ng gi , t ng ngày,í Vi c quy nh kho ng th i gian hay s l n g i OB10 c th c hi n nh ch ng trình h th ng SFC28 ho c trong b ng tham s c a module CPU nh ph n m m STEP 7.

- 2. OB20 (Time Delay Interrupt): ch ng trình trong kh i OB20 s c th c hi n sau m t kho ng th i gian tr t tr c k t khi g i ch ng trình h th ng SFC32 t th i gian tr .
- 3. OB35 (Cyclic Interrupt): ch ng trình trong OB35 s c th c hi n cách u nhau m t kho ng th i gian c nh. M c nh, kho ng th i gian này s là 100ms, song ta có th thay i nó trong b ng tham s c a module CPU nh ph n m m STEP 7.
- 4. OB40 (Hardware Interrupt): ch ng trình trong OB40 s c xu t hi n m t tín hi u báo ng t t ngo i vi a vào module CPU thông qua các c ng vào/ra s onboard c bi t, ho c thông qua các module SM, CP, FM.
- 5. OB80 (Cyle Time Fault): ch ng trình trong kh i OB80 s c th c hi n khi th i gian quét (scan time) v t quá kho ng th i gian c c i ã quy nh ho c khi có m t tín hi u ng t g i m t kh i OB nào ó mà kh i này ch a k t thúc l n g i tr c. M c nh, scan time c c i là 150ms, nh ng có th thay i nó thông qua b ng tham s c a module CPU nh ph n m m STEP7.
- 6. OB81 (Power Supply Fault): module CPU s g i ch ng trình trong kh i OB81 khi phát hi n th y có l i v ngu n nuôi.
- 7. OB82 (Diagnostic Interrupt): ch ng trình trong OB82 c g i khi CPU phát hi n có s c t các module vào/ra m r ng. Các module m r ng này ph i là nh ng module có kh n ng t ki m tra mình (diagnostic cabilities).
- 8. OB85 (Not Load Fault): CPU s g i kh i OB85 khi phát hi n th y ch ng trình ng d ng có s d ng ch ng t nh ng ch ng trình x lý tín hi u ng t l i không có trong kh i OB t ng ng.
- 9. OB87 (Communication Fault): kh i OB87 s c g i khi CPU phát hi n th y l i trong truy n thông, ví d nh không có tín hi u tr l i t i tác.
- 10.OB100 (Start Up Information): kh i OB100 s c th c hi n m t l n khi CPU chuy n tr ng thái t STOP (d ng) sang RUN (ch y).
- 11.OB101 (ch có v i S7-400): kh i OB101 s c th c hi n m t l n khi công t c ngu n c a CPU chuy n tr ng thái t OFF sang ON.
- 12.OB121 (Synchronous error): kh i OB121 s c th c hi n khi CPU phát hi n th y l i logic trong ch ng trình nh i sai ki u d li u ho c l i truy c p kh i DB, FC, FB không có trong b nh c a CPU.
- 13.OB122 (Synchronous error): kh i OB122 s c th c hi n khi CPU phát hi n th y l i truy c p module trong ch ng trình.

5.6. Ngôn ng l p trình c a S7-300

Các lo i PLC nói chung th ng có nhi u ngôn ng 1 p trình nh m ph c v các i t ng s d ng khác nhau. PLC S7-300 có ba ngôn ng 1 p trình c b n. ó là:

- Ngôn ng õli t kê l nhö, ký hi u là STL (Statement list). ây là d ng ngôn ng l p trình thông th ng c a máy tính. M t ch ng trình c ghép b i nhi u câu l nh theo m t thu t toán nh t nh, m i l nh chi m m t hàng và u có c u trúc chung õtên l nhö + õtoán h ngö.
- Ngôn ng õhình thangö, ký hi u là LAD (Ladder logic). ây là d ng ngôn ng h a thích h p v i nh ng ng i quen thi t k m ch i u khi n logic.
- Ngôn ng õhình kh iö, ký hi u là FBD (Function block diagram). ây c ng là ngôn ng h a dành cho ng i có thói quen thi t k m ch i u khi n s .

5.6.1. C u trúc l nh và tr ng thái k t qu

a ch ô nh trong S7-300 g m hai ph n: ph n ch và ph n s.

Ví d: PIW304 ho c M300.4

- Ph n ch ch v trí và kích th c c a ô nh.

Chú ý: M t ch ng trình vi t trên STL (tùy thu c vào t ng ng i l p trình) có th g m nhi u Network. M i m t Network ch a m t o n ch ng trình ph c v m t công o n c th . m i u Network, thanh ghi tr ng thái nh n giá tr 0. Ch sau l nh u tiên c a Network, các bit tr ng thái m i thay i theo k t qu phép tính.

5.6.2. Các l nh c b n

5.6.2.1. *L* nh gán

Cú pháp = <Toán h ng>

5.6.2.2. L nh th c hi n phép tính \wedge

Cú pháp A <toán h ng>

Toán h ng là d li u ki u BOOL ho c a ch bit I, Q, M, L, D, T, C.

5.6.2.3. L nh th c hi n phép tính \wedge v i giá tr ngh ch o

Cú pháp AN <toán h ng>

Toán h ng là d li u ki u BOOL ho c a ch bit I, Q, M, L, D, T, C.

5.6.2.4. L nh th c hi n phép tính v

Cú pháp O <toán h ng>

Toán h ng là d li u ki u BOOL ho c a ch bit I, Q, M, L, D, T, C.

5.6.2..5. L nh th c hi n phép tính v v i giá tr ngh ch o

Cú pháp ON <toán h ng>

Toán h ng là d li u ki u BOOL ho c a ch bit I, Q, M, L, D, T, C.

5.6.2.6. L nh th c hi n $ph\acute{e}p$ $t\acute{n}h \wedge v$ i $gi\acute{a}$ tr m t bi u th c

Cú pháp A(

5.6.2.7. L nh th c hi n phép tính $\wedge v$ i giá trn ngh ch o c a m t bi u th c

Cú pháp AN(

L nh không có toán h ng.

5.6.2.8. L nh th c hi n phép tính v v i giá tr m t bi u th c

Cú pháp O(

L nh không có toán h ng.

5.6.2.9. L nh th c hi n phép tính v v i giá tr ngh ch o c a m t bi u th c

Cú pháp ON(

L nh không có toán h ng.

5.6.2.10. L nh o giá tr c a RLO

Cú pháp NOT

L nh không có toán h ng và có tác d ng o n i dung c a RLO

5.6.2.11. L nh gán có i u ki n giá tr logic 1 vào ô nh

Cú pháp S <toán h ng>

Toán h ng là a ch bit I, Q, M, L, D.

5.6.2.12. L nh gán có i u ki n giá tr logic 0 vào ô nh

Cú pháp R <toán h ng>

Toán h ng là a ch bit I, Q, M, L, D.

5.6.3. Các l nh i u khi n ch ng trình

5.6.3.1. Nhóm l nh k t thúc ch ng trình

S7-300 có hai l nh k t thúc ch ng trình là BEC và BEU.

1) L nh k t thúc vô i u ki n

Cú phápBEU

L nh không có toán h ng và th c hi n vi c k t thúc ch ng trình trong kh i m t cách vô i u ki n.

2) L nh k t thúc có i u ki n

Cú phápBEC

L nh không có toán h ng và th c hi n vi c k t thúc ch ng trình trong kh i n u nh RLO có giá tr 1.

5.5.3.2- Nhóm l nh r nhánh theo bit tr ng thái

L nh r nhánh theo bit tr ng thái là lo i l nh th c hi n b c nh y nh m b qua m t o n ch ng trình t i o n ch ng trình khác c ánh d u b ng ỗnhãnö n u i u ki n ki m tra trong thanh ghi tr ng thái c th a mãn. N i l nh nh y t i ph i thu c cùng m t kh i ch ng trình v i l nh. Không th nh y t i kh i ch ng trình này sang m t kh i ch ng trình khác, ví d không th nh y t FC1 sang FC10.

1) R nhánh khi BR = 1

2) R nhánh khi BR = 0

L nh thay i thanh ghi tr ng thái gi ng nh 1 nh JBI:

3) R nhánh khi RLO = 1

4) R nhánh khi RLO = 0

Cú pháp JCN < nhãn >

L nh thay i thanh ghi tr ng thái gi ng nh 1 nh JC:

5) R nhánh khi CC1 = 0 và CC0 = 1

Cú pháp JM <nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu âm.

6) R nhánh khi CC1 = 1 và CC0 = 0

Cú pháp JP <nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu d ng.

7) R nhánh khi CC1 = CC0 = 0

Cú pháp JZ <nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu b ng 0.

8) R nhánh khi CC1 \neq CC0

Cú pháp JN <nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu khác 0.

9) R nhánh khi CC1 = CC0 = 0 ho c CC1 = 0 và CC0 = 1

Cú pháp JMZ<nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu là m t s không d ng (âm ho c b ng 0).

10) R nhánh khi CC1 = CC0 = 0 ho CCC1 = 1 và CC0 = 0

Cú pháp JMZ<nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái. Nó c s d ng r nhánh n u nh phép tính tr c ó có k t qu là m t s không âm (d ng ho c b ng 0).

11) R nhánh vô i u ki n

Cú pháp JU <nhãn >

L nh nh y này không làm thay i n i dung thanh ghi tr ng thái và c th c hi n vô i u ki n, không ph thu c b t c m t bit tr ng thái nào.

5.6.3.3. *L* nh xoay vòng (LOOP)

Cú pháp LOOP <nhãn >

Khi g p l nh LOOP, CPU c a S7-300 s t gi m n i dung c a t th p trong thanh ghi ACCU1 i m t n v và ki m tra xem k t qu có b ng 0 hay không. N u k t qu khác 0, CPU s th c hi n b c nh y n o n ch ng trình c ánh d u b i õnhãnö. Ng c l i thì CPU th c hi n l nh k ti p.

L nh này không làm thay i n i dung thanh ghi tr ng thái.

5.6.3.4- L nh r nhánh theo danh m c (JUMP LIST)

Cú pháp JL <nhãn >

L nh th c hi n m t lo t s r nhánh tùy theo n i dung c a ACCU1. Danh m c các nhánh r ph i c x p ngay sau l nh JL d i d ng l nh nh y vô i u ki n và v i th t t th p n cao theo n i dung c a ACCU1.

S các nhánh r nhi u nh t có th là 255. Toán h ng <nhãn> trong l nh ch ph n k t thúc b ng danh m c các nhánh r .


L nh r nhánh theo danh m c không làm thay i n i dung thanh ghi tr ng thái và có tác d ng gi ng nh 1 nh do case c a Access hay dBASE.

5.6.4 B th i gian (Timer)

5.6.4.1. Nguyên t c làm vi c

B th i gian (Timer), là b t o th i gian tr τ mong mu n gi a tín hi u logic u vào u(t) và tín hi u logic u ra y(t).


S7-300 có 5 lo i Timer khác nhau. T t c 5 lo i Timer này cùng b t u t o th i gian tr tín hi u k t th i i m có s n lên tín hi u u vào, t c là khi tín hi u u vào u(t) chuy n tr ng thái logic t 0 lên 1, c g i là th i i m Timer c kích.



Hình 5.1. Mô t nguyên lý làm vi c c a Timer

Th i gian tr τ : mong mu n (hình 2.8) bao g m hai thành ph n:

- phân gi i v i n v là
 ms. Timer c a S7-300 có 4 lo i
 phân gi i khác nhau là 10ms,
 100ms và 10s.
- M t s nguyên (BCD) trong kho ng 0÷999 c g i là PV (Preset value-giá tr t tr c).



c khai báo v i Timer b ng m t giá tr 16 bits

Hình 5.2. C u hình giá tr th i gian tr t tr c c n khai báo v i timer

Ngay t i th i i m kích Timer, giá tr PV c chuy n vào thanh ghi 16 bits c a Timer T-Word (g i là thanh ghi CV, vi t t t c a Current value-giá tr t c th i). Timer s ghi nh kho ng th i gian trôi qua k t khi c kích b ng cách gi m d n m t cách t ng ng n i dung thanh ghi CV. N u n i dung thanh ghi CV tr v b ng 0 thì Timer \tilde{a} t c n i dung mong mu n τ và i u này s c báo ra ngoài b ng cách i tr ng thái tín hi u u ra y(t). Vi c thông báo ra ngoài b ng cách i tr ng thái tín hi u u ra y(t) nh th nào còn ph thu c vào lo i Timer nào c s d ng.

Bên c nh s n lên c a tín hi u u vào u(t). Timer còn có th c kích b ng s n lên c a tín hi u kích ch ng có tên là tín hi u enable n u nh t i th i i m có s n lên c a tín hi u enable, tín hi u u vào u(t) có giá tr logic 1.

T ng lo i Timer c ánh s t 0 n (tùy thu c t ng lo i CPU) 255. M t Timer c t tên là Tx, trong ó x là s Timer $(0 \le x \le 255)$. Ký hi u Tx c ng ng th i là a ch

hình th c c a thanh ghi CV (T-Word) và c a u ra (T-bit) c a Timer ó. Tuy chúng có cùng a ch hình th c, song T-Word và T-bit v n c phân bi t v i nhau nh ki u l nh s d ng v i toán h ng Tx. Khi dùng l nh làm vi c v i t , Tx c hi u là a ch c a T-Word, ng c l i khi s d ng l nh làm vi c v i ti p i m, Tx c hi u là a ch c a T-bit.

M t Timer ang trong ch làm vi c (sau khi c kích) có th c a l i v tr ng thái ch kh i ng ban u, t c là ch s n lên ti p theo c a tín hi u u vào. Công vi c này g i là reset Timer ó. Tín hi u reset Timer c g i là tín hi u xóa và khi tín hi u xóa có giá tr b ng 1 Timer s không làm vi c. T i th i i m xu t hi n s n lên c a tín hi u xóa, T-Word và T-bit c a nó ng th i c xóa v 0, t c là thanh ghi m t c th i CV c t v 0 và tín hi u u ra c ng có tr ng thái logic b ng 0.

5.6.4.2. Khai báo s d ng

Vi c khai báo s d ng m t Timer g m các b c:

Khai báo tín hi u enable n u mu n s d ng tín hi u ch ng kích.

Khai báo tín hi u u vào u(t).

Khai báo th i gian tr mong mu n.

Khai báo lo i Timer c s d ng (SD, SS, SP, SE, SF).

Khai báo tín hi u xóa Timer n u mu n s d ng ch reset ch ng.

Trong t t c 5 b c trên, các b c 2, 3, 4 là b t bu c.

(1) Khai báo tín hi u enable (ch ng kích)

Cú pháp A < a ch bit>

FR <Tên Timer>

Toán h ng th nh t õ a ch bitö xác nh tín hi u s c s d ng làm tín hi u ch ng kích cho Timer có tên cho trong toán h ng th 2.

(2) Khai báo tín hi u u vào

Cú pháp A < a ch bit>

- õ a ch bitö trong toán h ng xác nh tín hi u u vào u(t) cho Timer.
- (3) Khai báo th i gian tr mong mu n

Cú pháp L <h ng s >

 $\tilde{o}H$ ng s \ddot{o} trong toán h ng xác $\,$ nh tín hi u giá tr th $\,$ i gian tr $\,\tau$ $\,$ t tr $\,$ c cho Timer. H ng s $\,$ này có hai d ng.

o S5T#gi H_phútM_miligiâyMS. ây là d ng d li u th i gian th c.

- O D ng m t s nguyên 16 bits.
- (4) Khai báo lo i Timer

S7-300 có 5 lo i Timer c khai báo b ng các l nh

- SD: Tr theo s n lên không có nh.
- SS: Tr theo s n lên có nh.
- SP: T o xung không có nh.
- SE: T o xung có nh.
- SF: Tr theo s n xu ng.
 - a) Tr theo s n lên không có nh (On delay Timer)

Cú pháp A <Tên Timer>

Th i gian gi tr c b t u khi có s n lên c a tín hi u u vào (ho c khi có s n lên c a tín hi u enable ng th i c a tín hi u vào b ng 1), t c là ngay th i i m ó giá tr PV c chuy n vào thanh ghi T-Word (CV). Trong kho ng th i gian T-bit có giá tr 0. Khi h t th i gian tr T-bit có giá tr b ng 1. Nh v y, T-bit có giá tr 1 khi T-Word=0.

Kho ng th i gian tr chính là kho ng th i gian gi a th i i m xu t hi n s n lên c a tín hi u u vào và s n lên c a T-bit.

Khi tín hi u vào b ng 0, T-bit và T-Word cùng nh n giá tr 0.

b) Tr theo s n lên có nh

Cú phápA <Tên Timer>

Th i gian tr cbt u tính t khi xu thi ns n lên ca tín hi u u vào (ho ckhi có s n lên ca tín hi u enable ng thi tín hi u vào b ng 1), t clà ngay thi i m ó giá tr PV chuy n vào thanh ghi T-Word (CV). Khi h t thi gian tr, t clà khi T-Word=0, T-bit có giá tr b ng 1.

Kho ng th i gian tr chính là kho ng th i gian gi a th i i m xu t hi n s n lên c a tín hi u u vào và s n lên c a T-bit.

Vi b Timer có nh , th i gian tr $\,v$ n $\,$ c tính cho dù lúc $\,$ ó tín hi u $\,$ u vào $\,$ ã v $\,$ 0.

c) Timer to xung không có nh (Pulse Timer)

Cú phápSP <Tên Timer>

Th i gian tr cbt u tính t khi xu thi ns n lên ca tín hi u u vào (ho ckhi có s n lên ca tín hi u enable ng thi tín hi u vào b ng 1), t c là ngay thi i m

ó giá tr PV c chuy n vào thanh ghi T-Word (CV). Trong kho ng th i gian tr, t c là khi T-Word≠0, T-bit có giá tr b ng 1. Ngoài kho ng th i gian tr T-bit có giá tr b ng 0.

Nu chaht thi gian tr mà tín hi u u vào v 0 thì T-bit và T-Word c ng v giá tr 0.

d) Timer to xung có nh (Extended Pule Timer)

Cú phápSE <Tên Timer>

Th i gian gi cbt ut khi xu thi ns n lên ca tín hi u u vào (ho ckhi có s n lên ca tín hi u enable ng thi tín hi u vào b ng 1), t c là ngay thi i m ó giá tr PV chuy n vào thanh ghi T-Word (CV).

Trong kho ng th i gian tr , t c là khi T-Word≠0, T-bit có giá tr b ng 1. Ngoài kho ng th i gian tr T-bit có giá tr b ng 0.

N u ch a h t th i gian tr mà tín hi u u vào v 0 thì th i gian tr v n c tính ti p t c, t c là T-bit và T-Word không v 0 theo tín hi u u vào.

e) Timer tr theo s n xu ng (Off Delay Timer)

Cú phápSF <Tên Timer>

Th i gian tr c tính b t u t khi có s n xu ng c a tín hi u u vào, t c là th i i m xu t hi n s n xu ng c a tín hi u u vào, giá tr PV c chuy n vào thanh ghi T-Word (CV).

Trong kho ng th i gian gi a s n lên c a tín hi u vào ho c T-Word≠0, T-bit có giá tr b ng 1. Ngoài ra kho ng ó T-bit có giá tr b ng 0.

(5) Khai báo tín hi u xóa (reset)

Cú pháp A < a ch bit>

R <Tên Timer>

Toán h ng th nh t õ a ch bitö xác nh tín hi u s c s d ng làm tín hi u ch ng xóa cho Timer có tên trong toán h ng th hai.

Khi tín hi u xóa=1, T-Word (thanh ghi CV) và T-bit cùng ng th i c a v 0. N u tín hi u xóa v 0, Timer s ch c kích l i.

5.6.4.3. c n i dung thanh ghi T-Word (CV)

N i dung thanh ghi T-Word là CV có th c vào ACCU1 theo 2 cách:

1) cs mt cth i (không có phân gi i)

Cú pháp L <Tên Timer>

Toán h ng là tên Timer mà thanh ghi T-Word c a nó s c c vào ACCU1.


Giá tr c c là m t s nguyên d ng xác nh s m t c th i (không có th nguyên), t c là ch là t s gi a kho ng th i gian k t khi Timer c kích, và phân gi i.

2) cth i gian tr t cth i

Toán h ng tên Timer mà thanh ghi T-Word c a nó s c c vào ACCU1. Giá tr c c g m hai ph n: m t s BCD xác nh s m t c th i (không có th nguyên) và phân gi i.

T ng k t

Hình d i t ng k t l i các lo i Timer c a S7-300 cho ti n vi c tra c u s d ng, trong ó τ là th i gian tr t tr c.



5.6.5. B m (Counter)

5.6.5.1. Nguyên t c làm vi c

Counter là b m th c hi n ch c n ng m s n xung c a các tín hi u u vào. S7-300 có t i a 256 Counter (ph thu c CPU), ký hi u b i Cx, trong ó x là s nguyên trong kho ng 0÷255. Nh ng b m c a S7-300 u có th ng th i m ti n theo s n lên c a m t tín hi u vào th nh t, c ký hi u là CU (count up) và m lùi theo s n lên c a tín hi u vào th hai ký hi u là CD (count down).

Thông th ng b m ch m các s n lên c a tín hi u CU và CD, song c ng có th c m r ng m c m c tín hi u c a chúng b ng cách s d ng thêm tín hi u enable (kích m). N u có tín hi u enable, b m s m ti n khi xu t hi n s n lên c a tín hi u enable ng th i t i i m ó CU có m c tín hi u là 1. T ng t b m s m lùi khi có s n lên c a tín hi u enable và t i th i i m ó CD có m c tín hi u là 1.

S s n xung m c, c ghi vào thanh ghi 2 byte c a b m, goi là thanh ghi C-Word. N i dung c a T-Word c g i là giá tr m t c th i c a b m và ký hi u b ng CV (Current Value). B m báo tr ng thái c a C-Word ra ngoài qua chân C-bit c a nó. N u CV≠0, C-bit có giá tr 1. Ng c l i khi CV=0, C-bit nh n giá tr logic 0. CV luôn là m t giá tr không âm. B m s không m lùi khi CV=0.

Khác v i Timer, giá tr t tr c PV (preset value) c a b m ch c chuy n vào C-Word t i th i i m xu t hi n s n lên c a tín hi u t (set-S)

B m có th c xóa ch ng b ng tín hi u xóa (reset). Khi b m c xóa, c C-Word và C-bit u nh n giá tr 0.

5.6.5.2. Khai báo s d ng

Vi c khai báo s d ng m t counter bao g m các b c:

- Khai báo tín hi u enable n u mu n s d ng tín hi u ch ng kích m.
- Khai báo tín hi u u vào CU c m ti n.
- Khai báo tín hi u u vào CD c m lùi.
- Khai báo tín hi u t (set) và giá tr t tr c (PV).
- Khai báo tín hi u xóa (reset).

Trong ó ít nh t ph i có m t trong hai b c 2 ho c 3 c th c hi n.

(1). Khai báo tín hi u kích m (enable).

Cú pháp A < a ch bit>

FR <Tên Counter>

Toán h ng th nh t õ a ch bitö xác nh tín hi u s c s d ng làm tín hi u kích m cho b m có tên cho trong toán h ng th hai. Tên c a b m có d ng Cx v i 0≤x≤255

(2). Khai báo tín hi u c m ti n theo s n lên.

Cú pháp A < a ch bit>

CU <Tên Counter>

Toán h ng th nh t \tilde{o} a ch bitö xác nh tín hi u mà s n lên c a nó c b m v i tên cho trong toán h ng th hai m ti n.. Tên c a b m có d ng Cx v i $0 \le x \le 255$. M i khi xu t hi n m t s n lên c a tín hi u, b m s t ng n i dung thanh ghi C-Word (CV) lên 1 n v . L nh CU tác ng vào thanh ghi tr ng thái gi ng nh 1 nh FR.

(3). Khai báo tín hi u c m lùi theo s n lên.

Cú pháp A < a ch bit>

CD <Tên Counter>

Toán h ng th nh t õ a ch bitö xác nh tín hi u mà s n lên c a nó c b m v i tên cho trong toán h ng th hai m ti n. Tên c a b m có d ng Cx v i 0≤x≤255.

M i khi xu t hi n s n lên c a tín hi u, b m s gi m n i dung thanh ghi C-Word (CV) i b t 1 n v n u CV>0. Trong tr ng h p CV ã b ng 0 thì n i dung C-Word không b thay i. L nh CD tác ng vào thanh ghi tr ng thái gi ng nh 1 nh FR.

(4). Khai báo tín hi u t (set) giá tr t tr c (PV)

Cú pháp A < a ch bit>

L C#<h ng s >

S <Tên Counter>

Toán h ng th $\$ nh tõ $\$ a ch $\$ bitö xác $\$ nh tín hi u mà m $\$ i khi xu t hi n s $\$ n lên c a nó, h ng s $\$ PV cho trong l nh th hai d $\$ i d ng $\$ BCD s $\$ c chuy n vào thanh ghi C-Word c a b $\$ m có tên trong toán h ng c a l nh th $\$ 3.

Tên c a b m có d ng Cx v i $0 \le x \le 255$.

(5). Khai báo tín hi u xóa (reset)

Cú pháp A < a ch bit>

R <Tên Counter>

Toán h ng th nh t õ a ch bitö xác nh tín hi u mà m i khi xu t hi n s n lên c a nó, thanh ghi C-Word c a b m có tên trong toán h ng c a l nh th 2 s c xóa v 0.

Tên c a b m có d ng $Cx v i 0 \le x \le 255$.

(6). c n i dung thanh ghi C-Word

N i dung c a thanh ghi C-Word là CV, c ng gi ng nh Timer, có th c c vào ACCU1 theo 2 cách:

a) cs mt cth id ng binary

Cú pháp L <Tên Counter>

Toán h ng là tên b m mà thanh ghi C-Word c a nó s c c vào ACCU1. Giá tr c c là m t s nguyên d ng xác nh s m t c th i.

Tên c a b m có d ng Cx v i $0 \le x \le 255$.

b) cs mt cth id ng BCD

Cú pháp LC <Tên Counter>

Toán h ng là tên b m mà thanh ghi C-Word c a nó s c c vào ACCU1. Giá tr c c là s BCD.

Tên c a b m có d ng Cx v i $0 \le x \le 255$.

5.6.6- K thu ts d ng con tr

Con tr (Pointer) là m t công c m nh, r t c a dùng trong các ch ng chình i u khi n. Vi c s d ng con tr c hi u là s truy nh p gián ti p t i m t ô nh trong b nh . Ta hãy xét l nh c n i dung ô nh MW0 vào ACCU1 làm ví d :

LC MW0 // c giá tr c a ô nh MW0 vào thanh ghi ACCU1


L nh này là 1 nh truy nh p tr c ti p ô nh MW0 vì a ch c a ô nh ó là MW0 ã c cho tr c ti p trong 1 nh d i d ng toán h ng. Nh v y, có th hình dung ra 1 nh c n i dung ô nh MW0 mà a ch ô nh ó không cho tr c ti p trong 1 nh s là 1 nh truy nh p gián ti p.

Trong l nh truy nh p gián ti p, a ch ô nh c truy c p s là n i dung c a m t ô nh khác mà ta g i là con tr . Ví d vi c truy nh p tr c ti p ô nh MW0 trên t ng ng v i l nh truy nh p gián ti p nh con tr MD10 nh sau:

- L = 0
- T MD10

L MW[10] // c giá tr c a ô nh có a ch cho trong MD10

Nh ph n u ch ng \tilde{a} mô t , a ch m t ô nh trong S7-300 g m 2 ph n : ph n ch và ph n s . Ví d :



Trong ó ph n ch ch v trí trong vùng, kích th c c a \hat{o} nh và ph n s ch a ch c a byte ho c bit trong vùng nh \tilde{a} xác nh. T ng ng v i cách bi u di n a ch nh v y mà con tr c ng có 2 d ng:

- Ch ch a ph n s . ây là ki u con tr a ph ng xác nh v trí ô nh trong vùng.
- Ch a c ph n s và ch. ây là con tr toàn c c xác nh v trí ô nh trong b nh.

5.6.6.1 S d ng MW ho c t kép MD làm con tr

Ta có th $\,$ s $\,$ d $\,$ ng $\,$ m $\,$ t $\,$ ô $\,$ nh $\,$ thu $\,$ c vùng $\,$ nh $\,$ M có kích th $\,$ c là t $\,$ (MW) ho $\,$ c t $\,$ kép (MD) $\,$ làm con tr $\,$. Trong $\,$ nh $\,$ ng tr $\,$ ng h $\,$ p $\,$ nh $\,$ v $\,$ y, con tr $\,$ MW ho $\,$ c MD ch $\,$ có th $\,$ là con tr $\,$ a ph $\,$ ng (ch $\,$ ch $\,$ a ph $\,$ ns $\,$ c $\,$ a $\,$ a ch $\,$).

Do ph n s c a a ch có hai d ng th hi n (a ch byte, ví d : 20, 22, 100, í .

Hay a ch bit, ví d: 20.0, 22.2, 100.5, í) nên con tr i ph ng MW, MD c ng có hai hình thái.

- Con tr a ph ng ch b trí byte trong vùng và con tr a ph ng ch v trí bit trong vùng.