Laboratório de Sistemas Digitais

Trabalho Prático nº 7

Construção e utilização de testbenches em VHDL Simulação comportamental e temporal Depuração de circuitos em FPGA

Objetivos

- Construção e utilização de *testbenches* para simulação em VHDL de circuitos combinatórios e sequenciais.
- Simulação comportamental e temporal.
- Depuração de circuitos digitais implementados em FPGA com base em ferramentas de visualização de sinais capturados em tempo-real (analisadores lógicos).

Sumário

Este trabalho prático é dedicado à <u>simulação comportamental</u>, à <u>simulação temporal</u> e à <u>depuração</u> de um sistema em FPGA. Estas tarefas destinam-se a validar o projecto em diferentes etapas de desenvolvimento. A simulação comportamental pode ser usada logo após a modelação do sistema, para avaliar o seu funcionamento, considerando componentes ideais, i.e. sem atrasos, e independentemente da compilação (implementação) para uma FPGA específica. Por outro lado, a simulação temporal pode ser realizada após a compilação (implementação) do sistema para uma FPGA em concreto e já tem em conta estimativas para os atrasos dos componentes do sistema, dados o seu posicionamento e interligação na FPGA, pelo que permite assim uma simulação muito mais próxima do funcionamento do sistema em *hardware* real. Por último, a depuração é realizada com o sistema a funcionar em *hardware*, i.e. estando a FPGA configurada com o sistema-alvo. Utiliza ferramentas que permitem capturar em tempo real os sinais internos, com o objetivo de observar a operação do circuito e a sua resposta a estímulos reais.

Este trabalho prático está dividido em seis partes. A <u>primeira e a segunda</u> são dedicadas à simulação comportamental com base nos exemplos de *testbenches* apresentados nas aulas teórico-práticas (a primeira baseada num descodificador, como exemplo de um componente combinatório; a segunda baseada num contador, como exemplo de um circuito sequencial). Na <u>terceira</u> parte é utilizada uma *testbench* para um componente combinatório (ALU) de forma a realizar primeiro a sua simulação <u>comportamental</u> e depois a <u>temporal</u>.

A <u>quarta</u> parte é dedicada à depuração, apresentando o princípio de funcionamento e as capacidades dos analisadores lógicos integrados disponibilizados pelos fabricantes de FPGAs. Estes analisadores consistem num conjunto de blocos de *hardware* e ferramentas de software que permitem a captura de sinais em tempo real e a sua visualização. A apresentação é baseada no projeto de um contador binário, que permite ilustrar todos os passos necessários para a utilização do analisador lógico.

Na <u>quinta</u> parte pretende-se exercitar os três tipos de tarefas de validação (simulação comportamental, simulação temporal e depuração) ao longo do fluxo de projeto de um sistema baseado num temporizador, de forma a dar uma perspetiva global das tarefas de verificação de um sistema digital ao longo do fluxo de projeto.

Por último, na <u>sexta</u> parte, a realizar como TPC, pretende-se utilizar as ferramentas de depuração de forma didática para capturar e visualizar o *bounce* na comutação de contactos mecânicos.

Ano Letivo 2023/24 Página 1 de 18

Parte I

- **1.** Abra a aplicação "Quartus Prime" e crie um novo projeto para a FPGA Cyclone IV EP4CE115F29C7. Poderá designar o projeto e a entidade top-level como "Dec2_4En".
- **2.** O código VHDL apresentado na Figura 1 implementa um descodificador binário de 2—4 com entrada de habilitação (*enable*). Crie um novo ficheiro VHDL, introduza esse código e grave o ficheiro com o nome "Dec2_4En.vhd".
- **3.** Execute o comando "Analysis & Synthesis" da aplicação "Quartus Prime" para realizar a análise e verificação sintática do projeto.
- **4.** O código VHDL apresentado na Figura 2 implementa uma *testbench* para o descodificador da Figura 1. Crie um novo ficheiro VHDL, introduza esse código e grave o ficheiro com o nome "Dec2_4En_Tb.vhd".
- **5.** Execute a ferramenta de simulação "Questa Intel FPGA Starter Edition", através do menu "Tools \rightarrow Run Simulation Tool \rightarrow RTL Simulation".
- 6. Caso surja um erro, localize o ficheiro "<pasta de instalação de Quartus>\22.1std\quartus\common\tcl\internal\nativelink\qnativelinkflow.tcl" e na linha 122 (set questa_installation "\$questa_fse_directory) adicione aspas no fim: set questa_installation "\$questa_fse_directory" e grave o ficheiro (caso não consiga gravar diretamente, grave noutro sítio com o mesmo nome qnativelinkflow.tcl e depois mova o ficheiro para a pasta original).

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Dec2 4En is
   port(enable : in std logic;
        inputs : in std logic vector(1 downto 0);
        outputs : out std logic vector(3 downto 0));
end Dec2_4En;
architecture Behavioral of Dec2 4En is
begin
   process (enable, inputs)
   begin
      if (enable = '0') then outputs <= "0000";
         if (inputs = "00") then
            outputs <= "0001";
         elsif (inputs = "01") then
            outputs <= "0010";
         elsif (inputs = "10") then
            outputs <= "0100";
         else
            outputs <= "1000";
         end if;
      end if;
   end process;
end Behavioral;
```

Figura 1 – Código VHDL de um descodificador binário 2 –> 4 com enable ("Dec2 4En").

Ano Letivo 2023/24 Página 2 de 18

NOTA: No contexto da simulação comportamental, o módulo "Dec2_4En" (ou outro que se pretenda simular e seja a "Unit Under Test – UUT" numa testbench) deve ser o top-level e compilado previamente no "Quartus Prime". Por outro lado, o módulo relativo à testbench só pode ser compilado na ferramenta de simulação "Questa Intel FPGA Starter Edition", atuando como top-level apenas no simulador.

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
-- Entidade sem portos
entity Dec2 4En Tb is
end Dec2_4En_Tb;
architecture Stimulus of Dec2 4En Tb is
   -- Sinais para ligar às entradas da UUT
   signal s enable : std logic;
   signal s inputs : std logic vector(1 downto 0);
   -- Sinal para ligar às saídas da UUT
   signal s outputs : std logic vector(3 downto 0);
begin
   -- Instanciação da Unit Under Test (UUT)
   uut: entity work.Dec2 4En(Behavioral)
        port map(enable => s enable,
                  inputs => s inputs,
                  outputs => s_outputs);
   --Process stim
   stim proc : process
   begin
      wait for 100 ns;
      s enable <= '0';
      wait for 100 ns;
      s enable <= '1';</pre>
      wait for 100 ns;
      s inputs <= "00";
      wait for 100 ns;
      s inputs <= "10";
      wait for 100 ns;
      s inputs <= "01";</pre>
      wait for 100 ns;
      s inputs <= "11";</pre>
      wait for 100 ns;
   end process;
end Stimulus;
```

Figura 2 – Código VHDL de uma testbench ("Dec2_4En_Tb") para o descodificador binário 2 →4 com enable ("Dec2_4En").

Ano Letivo 2023/24 Página 3 de 18

7. Quando executada, a ferramenta de simulação "Questa Intel FPGA Starter Edition" deve apresentar o aspeto ilustrado na Figura 3. Caso a janela "Wave" (destinada ao desenho das formas de onda) não apareça, poderá ativá-la através do menu "View → Wave".




Figura 3 – Aspeto inicial da janela da ferramenta de simulação "Questa Intel FPGA Starter Edition".

- **8.** Compile a *testbench* através do menu "Compile → Compile", selecionando o ficheiro "Dec2_4En_Tb.vhd" e premindo "Compile" (Figura 4).
- **9.** Inicie a simulação através do menu *"Simulate → Start Simulation... → Optimization Options..."*, selecionando a opção *"Apply full visibility to all modules"* (Figura 5). Selecione a arquitetura Stimulus da entidade Dec2_4En_Tb.




Figura 4 – Compilação da testbench "Dec2_4En_Tb.vhd".




Figura 5 – Início da simulação da entidade Dec2_4En_Tb e arquitetura Stimulus.

Ano Letivo 2023/24 Página 4 de 18

10. Adicione à janela "Wave" (por drag-and-drop da janela "Objects") os sinais da testbench ligados aos portos da entidade a simular (**s_enable**, **s_inputs** e **s_outputs**) conforme ilustrado na Figura 6.




Figura 6 – Sinais s_enable, s_inputs e s_outputs adicionados à janela "Wave".

11. Execute a simulação, especificando previamente o tempo pretendido (e.g. 1000 ns tal como ilustrado na Figura 7) e premindo "Run". A janela "Wave" deve ser atualizada à medida que a simulação progride. Analise os resultados e no final feche a aplicação "Questa Intel FPGA Starter Edition" e de seguida o projeto.




Figura 7 – Resultados de simulação do descodificador binário de 2→4 com *enable* "Dec2_4En.vhd" com a *testbench* "Dec2_4En_Tb.vhd".

Parte II

Repita os passos da parte I deste guião para a simulação <u>comportamental</u> (com uma *testbench* em VHDL) do contador binário *up/down* de 4 bits apresentado nos slides da aula teórico-prática 7, como um exemplo de simulação de um componente sequencial.

Ano Letivo 2023/24 Página 5 de 18

Parte III

A simulação <u>comportamental</u>, realizada nas partes I e II deste guião, não toma em consideração os atrasos dos elementos lógicos da FPGA nem os atrasos devidos a recursos de encaminhamento; assume que todo o processamento é realizado em tempo zero, ou seja, que os elementos lógicos e recursos de interligação da FPGA são ideais.

Já a simulação <u>temporal</u> permite não só testar a função dum circuito mas também observar o cumprimento dos requisitos temporais, desde que sejam usados vetores de simulação adequados (que "exercitem" o caminho crítico). Para tal, utiliza o resultado da compilação, que incorpora o mapeamento da *netlist* em primitivas da FPGA e o seu posicionamento em localizações específicas, bem como o encaminhamento e interconexões entre as primitivas, o que permite obter estimativas bastante realistas dos atrasos envolvidos e assim modelar de forma mais precisa o comportamento do sistema em *hardware* real. Nesta parte, propõe-se a simulação temporal (com uma *testbench* em VHDL) de uma ALU de 16 *bits* semelhante à implementada (com 4 *bits*) na parte II do trabalho prático 3.

- **1.** Abra a aplicação "Quartus Prime" e crie um novo projeto para a FPGA Cyclone IV EP4CE115F29C7. Poderá designar o projeto e a entidade top-level como "ALU16".
- **2.** O código VHDL apresentado na Figura 8 implementa uma ALU de 16 bits. Crie um novo ficheiro VHDL, introduza esse código e grave o ficheiro com o nome "ALU16.vhd".
- **3.** Execute o comando "Analysis & Synthesis" da aplicação "Quartus Prime" para realizar a análise e verificação sintática do projeto.
- **4.** O código VHDL apresentado na Figura 9 implementa uma *testbench* para a ALU da Figura 8. Crie um novo ficheiro VHDL, introduza esse código e grave o ficheiro com o nome "ALU16_Tb.vhd".
- 5. Realize a simulação comportamental da ALU com a *testbench* fornecida, executando a ferramenta "Questa Intel FPGA Starter Edition", através do menu "Tools → Run Simulation Tool → RTL Simulation", tal como na parte I deste guião. Apesar da *testbench* "ALU16 Tb.vhd" compilar com sucesso, a simulação não arranca devido a um erro. Sugestão: compile também o módulo "ALU16.vhd" na aplicação "Questa Intel FPGA Starter Edition" para ter mais informação sobre a causa do problema que não se manifestou anteriormente. **NOTA:** os módulos VHDL têm de ser compilados após terem sido alterados e antes de iniciar a simulação.
- **6.** Analise os resultados da simulação que deverão ser semelhantes aos apresentados na Figura 10. Observe que a ALU não apresenta nesta simulação comportamental atrasos de propagação entre a alteração dos operandos de entrada e o resultado de saída. Para visualizar os valores dos sinais em hexadecimal, escolha a opção "Radix \(\rightarrow\) Hexadecimal" do menu acessível com o botão direito do rato quando clica sobre o(s) sinal(is) pretendido(s) na janela "Wave". No final feche a aplicação de simulação "Questa Intel FPGA Starter Edition".

Ano Letivo 2023/24 Página 6 de 18

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
entity ALU16 is
   port(op : in std logic vector(2 downto 0);
        op0 : in std logic vector(15 downto 0);
        op1 : in std_logic_vector(15 downto 0);
        res : out std_logic_vector(15 downto 0);
        mHi : out std_logic_vector(15 downto 0));
end ALU16;
architecture Behavioral of ALU16 is
   signal s mRes : std logic vector(31 downto 0);
begin
  s mRes <= std logic vector(unsigned(op0) * unsigned(op1));</pre>
  process(op, op0, op1, s mRes)
  begin
    case op is
      when "000" =>
        res <= std logic vector(unsigned(op0) + unsigned(op1));</pre>
      when "001" =>
        res <= std logic vector(unsigned(op0) - unsigned(op1));</pre>
      when "010" =>
        res <= s_mRes(15 downto 0);</pre>
      when "011" =>
        res <= std logic vector(unsigned(op0) / unsigned(op1));</pre>
      when "100" =>
        res <= std logic vector(unsigned(op0) rem unsigned(op1));</pre>
      when "101" =>
        res <= op0 and op1;
      when "110" =>
        res <= op0 or op1;
      when "111" =>
        res <= op0 xor op1;
      end case;
   end process;
   mHi \le s mRes(31 downto 16) when (op = "010") else
           (others => '0');
end Behavioral;
```

Figura 8 – Código VHDL de uma ALU de 16 bits ("ALU16").

Ano Letivo 2023/24 Página 7 de 18

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity ALU16 Tb is
end ALU16 Tb;
architecture Stimulus of ALU16 Tb is
   -- Sinais para ligar às entradas da UUT
   signal s op : std logic vector(2 downto 0);
   signal s op0 : std logic vector(15 downto 0);
   signal s op1 : std logic vector(15 downto 0);
   -- Sinais para ligar às saídas da UUT
   signal s res : std logic vector(15 downto 0);
   signal s mHi : std logic vector(15 downto 0);
begin
   uut: entity work.ALU16(Behavioral)
        port map(op => s op,
                 op0 => s op0,
                 op1 => s op1,
                 res => s res,
                 mHi => s mHi);
   --Process stim
   stim proc : process
   begin
      s op0 \le x"FEDC";
      s op1 \le x"0123";
      s op <= "000"; -- +
      wait for 100 ns;
      s op <= "001"; -- -
      wait for 100 ns;
      s op <= "010"; -- *
      s_op1 <= x"89AB";
      wait for 100 ns;
      s op <= "011"; -- /
      s op1 \le x"4567";
      wait for 100 ns;
      s op <= "100"; -- rem
      wait for 100 ns;
      s op0 \le x"F30C";
      s op1 \le x"F50A";
      s op <= "101"; -- and
      wait for 100 ns;
      s_op <= "110"; -- or
      s op1 \le x"0FA5";
      wait for 100 ns;
      s op <= "111"; -- xor
      wait for 100 ns;
      wait;
   end process;
end Stimulus;
```

Figura 9 – Código VHDL de uma testbench ("ALU16_Tb") para a ALU de 16 bits ("ALU16").

Ano Letivo 2023/24 Página 8 de 18




Figura 10 – Resultados da simulação comportamental da ALU de 16 bits com a testbench "ALU16 Tb".

- **7.** Para configurar as ferramentas de efetuar a simulação temporal da ALU, realize a seguinte sequência de passos:
- Especifique as opções de simulação através do menu "Assignments \rightarrow Settings..." (que deverá abrir a janela da esquerda da Figura 11).
- Selecione a categoria "EDA Tool Settings (Simulation)".
- Nas opções "NativeLink Settings" ative "Compile test bench:" e clique no botão "Test Benches…" (Figura 11).
- Na janela seguinte clique no botão "New..." e preencha todos os campos conforme ilustrado na Figura 12 (não se esquecendo de adicionar o ficheiro "ALU16_Tb.vhd" à lista de "Test bench and simulation files").
- Voltando à janela anterior (Figura 11, janela da esquerda) selecione "More EDA Netlist Writer Settings". Aparecem várias opções. Escolha "off" em "Generate functional simulation netlist".
- Após configuração, as três janelas da Figura 11 devem apresentar o aspeto das Figuras 12 a 14.




Figura 11 – Passos de configuração da testbench a usar na simulação temporal da ALU de 16 bits.

8. Execute a opção "Compile Design". Para além de gerar o ficheiro de configuração da FPGA e os relatórios adequados, serão também criados o ficheiro "ALU16.vho" que contém a netlist sintetizada e o ficheiro "ALU16_vhd.sdo" com a informação temporal. Estes ficheiros encontram-se no subdiretório "simulation\questa" do projeto. Abra cada um destes ficheiros

Ano Letivo 2023/24 Página 9 de 18

e observe, no ficheiro "ALU16.vho", que a arquitetura criada com o modelo da ALU pósimplementação possui o nome "structure".




Figura 12 – Aspeto da janela "New Test Bench Settings" após configuração das opções.



Figura 13 – Aspeto da janela "Test Benches" após configuração das opções.




Figura 14 – Aspeto da janela "Settings" após configuração das opções.

Ano Letivo 2023/24 Página 10 de 18

- **9.** Altere nome da arquitetura instanciada no módulo "ALU16_Tb" da *testbench* para "structure" (na linha "uut: "entity work.ALU16(Behavioralstructure)".
- **10.** Execute a ferramenta de simulação "Questa Intel FPGA Starter Edition", através do menu "Tools → Run Simulation Tool → Gate Level Simulation…". Selecione o modelo temporal da simulação "Slow -7 1.2V 85 Model" e clique em "Run" (Figura 15).



Figura 15 – Especificação do modelo temporal da simulação (*speed grade* da FPGA, tensão de alimentação e temperatura do dispositivo).

11. A simulação arrancará automaticamente, através de uma *script* gerada pelo "Quartus *Prime*" e de acordo com a configuração realizada no ponto 7. Analise os resultados da simulação (que deverão ser semelhantes aos apresentados na Figura 16) e observe os atrasos de propagação entre a modificação dos operandos de entrada e a atualização do resultado à saída da ALU. Faça "Zoom In" das forma de onda na janela "Wave" de forma a observar as múltiplas transições espúrias (*glitches*) que ocorrem sempre que o resultado da ALU é atualizado. A que se devem estes *glitches*?



Figura 16 – Resultados da simulação temporal da ALU de 16 bits com a testbench "ALU16_Tb".

Parte IV

- **1.** Crie um novo projeto para a FPGA Cyclone IV EP4CE115F29C7. Poderá designar o projeto e a entidade *top-level* como "DebugDemo". O projeto consistirá num contador binário crescente, apresentado na Figura 17 e descrito no ficheiro "CntUp.vhd". O módulo *top-level* "DebugDemo.vhd" interliga os portos do contador a dispositivos do kit DE2-115 (Figura 18). Edite os ficheiros com o código fonte fornecido, grave-os com os nomes indicados, importe o ficheiro "master.qsf", compile o projeto, programe a FPGA e responda às questões dos pontos seguintes.
- a. Qual a frequência de incremento (atualização) do contador?
- b. Que bits de saída do contador não estão ligados aos LEDs?
- c. Qual a frequência do bit de saída menos significativo do contador?
- d. Qual a frequência do bit de saída mais significativo do contador?

Ano Letivo 2023/24 Página 11 de 18

- e. Qual a frequência do bit de saída menos significativo do contador visível nos LEDs?
- f. Quanto tempo demora um ciclo completo de contagem (entre 2 passagens por zero)?




Figura 17 - Código fonte do módulo "CntUp.vhd".




Figura 18 - Código fonte do módulo "DebugDemo.vhd".

2. Devido à elevada frequência de comutação, a maioria dos bits do contador não podem ser devidamente observados a olho nu em dispositivos simples como os LEDs. Para resolver este problema e avaliar o funcionamento correto de todos os bits do contador vamos recorrer a uma ferramenta, genericamente designada por "Analisador Lógico Integrado", tipicamente disponibilizada pelos fabricantes das FPGA. Estas ferramentas permitem especificar os sinais do sistema que pretendemos visualizar, adicionar de forma transparente e automática a lógica necessária para a sua captura, armazenamento e transferência para um computador de desenvolvimento onde será realizada a sua visualização. A lógica adicionada para este efeito utiliza os próprios recursos lógicos programáveis da FPGA. A interface para transferir os sinais capturados é também a usada na programação da FPGA (denominada JTAG e acessível através

Ano Letivo 2023/24 Página 12 de 18

do porto "USB Blaster") o que é bastante conveniente. Para usar esta facilidade, o primeiro passo é a criação de um ficheiro no "Quartus Prime" do tipo "SignalTap Logic Analyzer File" (Figura 19).

3. Após a criação do ficheiro do tipo *SignalTap Logic Analyzer File* é apresentada a aplicação da Figura 20, onde devem ser especificados os sinais que se pretende capturar e visualizar, o sinal de *clock* usado para estabelecer a frequência de amostragem dos sinais, o número de amostras capturadas e as condições que disparam a amostragem. A configuração destes parâmetros vai ser descrita nos próximos pontos.




Figura 19 – Criação de um ficheiro do tipo "SignalTap Logic Analyzer File".

4. O primeiro passo é a adição dos nodos (sinais e portos) do sistema que se pretende capturar. Para tal, deve ser selecionada a opção "Add Nodes..." do menu acessível com o botão direito do rato na área "Setup" mostrada na Figura 20. Os portos a selecionar para captura e visualização no analisador lógico são os apresentados na Figura 21. Selecione a opção "Design Entry (all names)" no parâmetro "Filter".




Figura 20 – Aspeto inicial da aplicação "SignalTap Logic Analyzer".

Ano Letivo 2023/24 Página 13 de 18

- **5.** Após premir *Insert* e fechar a janela de "*Node Finder*" deverá configurar na janela principal os seguintes parâmetros (Figura 22):
- Hardware: USB-Blaster (dispositivo/interface usado para programação e depuração)
- Clock: CLOCK_50 (sinal de relógio usado para estabelecer os instantes de amostragem / frequência de amostragem – 50 MHz)
- Sample Depth: 4K (número de amostras consecutivas a capturar)




Figura 21 – Portos do contador selecionados ("reset", "enable" e "cntVal").

- Trigger Conditions (condições que levam ao disparo da captura de amostras; neste caso reset = 0 e enable = 1 para capturar o instante em que é libertado o reset)
- CntUp:system_core | reset = 0
- CntUp:system_core | enable = 1
- 6. Seguidamente, grave o ficheiro com o nome "DebugDemo.stp".




Figura 22 – Aspeto da aplicação "SignalTap Logic Analyzer" com os parâmetros configurados.

Ano Letivo 2023/24 Página 14 de 18

- **7.** Uma vez que as componentes de hardware do analisador lógico usam recursos lógicos programáveis da FPGA, antes de efetuar a captura e visualização dos sinais, é necessário voltar a compilar todo o projeto no "Quartus Prime". O projeto consiste nos ficheiros "DebugDemo.vhd", "CntUp.vhd" e "DebugDemo.stp". O ficheiro top-level deve continuar a ser o "DebugDemo.vhd". Após compilação, execute a aplicação "SignalTap Logic Analyzer" (menu "Tools \rightarrow SignalTap Logic Analyzer").
- **8.** Especifique o ficheiro SOF a usar para configurar a FPGA ("output_files/DebugDemo.sof") e programe a FPGA (botão la no canto superior direito da Figura 22). O ficheiro SOF inclui quer a configuração da lógica do sistema desenvolvido, quer a configuração da lógica correspondente às componentes de hardware do analisador lógico.
- 9. Após a programação da FPGA (Figura 23) mude a janela principal da aplicação "SignalTap Analyzer" de "Setup" para "Data" (Figura 24). Neste ponto está tudo configurado e preparado para ser iniciada a captura de amostras dos sinais pretendidos. Para tal, basta selecionar o comando "Processing → Run Analysis" e de seguida desativar a entrada de "reset" e ativar a entrada de "enable" do contador de forma a que seja satisfeita a condição de trigger e iniciada a captura dos sinais pretendidos. Uma vez recolhidas 4K amostras de cada sinal, os respetivos valores são transferidos para o computador e visualizados na aplicação "SignalTap Analyzer" (Figura 25).




Figura 23 – Aspeto da aplicação "SignalTap Logic Analyzer" após programação da FPGA.

Ano Letivo 2023/24 Página 15 de 18

10. Podem ser visualizados instantes particulares da contagem se forem definidas condições de *trigger* mais restritas. A título de exemplo, pode ser visualizado o instante de *wrap-around* do contador através da atribuição do valor "11...100" a **cntVal**, o que leva a que a captura seja disparada três ciclos de relógio antes do contador voltar à contagem "00...00" (Figura 26). Volte a executar o comando "*Processing* → *Run Analysis*" para efetuar a captura (Figura 27).




Figura 24 – Janela "Data" da aplicação "SignalTap Logic Analyzer" antes da captura (aguardar verificação da condição de disparo da captura).




Figura 25 – Janela "Data" da aplicação "SignalTap Logic Analyzer" depois da captura.

Ano Letivo 2023/24 Página 16 de 18




Figura 26 – Configuração do instante de disparo da captura (trigger) com base no valor dos sinais reset, enable e cntVal.




Figura 27 – Janela "Data" da aplicação "SignalTap Logic Analyzer" depois de uma nova aquisição, onde foi capturado o wrap-around do contador.

Ano Letivo 2023/24 Página 17 de 18

Parte V

- **1.** Abra a aplicação "Quartus Prime" e crie um novo projeto para a FPGA Cyclone IV EP4CE115F29C7. Designe o projeto e a entidade top-level como "TimerTest".
- **2.** Construa um módulo relativo a um temporizador (parametrizável) de atraso à desoperação. Na sua instanciação utilize um sinal de relógio de 50 MHz e configure-o de modo a que, cada vez que for disparado, forneça um impulso na saída com a duração de 200 ns.
- **3.** Realize todos os passos necessários para efetuar:
- A simulação comportamental do sistema com uma testbench adequada.
- A simulação <u>temporal</u> do sistema, após a sua compilação, com a mesma *testbench* do ponto anterior.
- A captura dos sinais em tempo-real e <u>depuração</u> do circuito implementado em FPGA.

[TPC] Repita os pontos anteriores para um temporizador (parametrizável) de atraso à operação.

Parte VI

[TPC] Desenvolva e teste um projeto no "Quartus Prime", que utilize a aplicação "SignalTap Logic Analyzer", para capturar e visualizar o bounce na comutação de contactos mecânicos dos interruptores e botões de pressão do kit DE2-115.

PDF criado em 27/02/2024 às 15:49:56

Ano Letivo 2023/24 Página 18 de 18