


Computer Organization

Architecture diagrams:



Hardware module analysis:

PC: 現在的 pc 做完後和+4 後的 pc

pc 進來 IM 後將 instruction 拆成數塊，rs, rt…等，分別讀進 RF，decoder

等，再根據 decoder 和 ALU_ctrl 的控制線決定要做什麼事，最後由

3_to_1_mux 決定要什麼結果，在寫回 RF。

Finished part:

Adder: 就加 4

Decoder 和 ALU_ctrl: 用 case 決定什麼輸入要輸出什麼

ALU: 根據 ALU_op 決定做什麼運算，一樣用 case

SE: 正數前補零，負補一，到 32 位

ZF: 補零到 32 位

Mux: 用 case 根據輸入，選擇不同輸出

Problems you met and solutions:

一開始很多檔案，感覺很可怕，花時間慢慢看才懂那個圖的意思還有要做什麼，然後 always 和 case 有些語法不是很熟，編譯時一直出錯，上網查才慢慢改善。然後我的 display 有問題，沒辦法 display 出東西，一直看波形圖和觀察 testbench 後才找到錯誤，然後猜測哪裡有錯就在那 stop，程式就會停在那，再修改那個 function。

Summary:

感覺真的滿難的，要設計 CPU，感謝前人的努力，然後這個作業花了好多時間，兩個周末，大多數時間都在看哪裡語法錯以及了解圖的意思及線的拉法，總之看的眼睛很痛，很辛苦，希望這次的經驗會讓下次更好。