

研究生学位论文开题报告

| 论文题目_ | 面向实时通信的基带低功耗MCU | |
|-------|-----------------|--|
| _ | 取指译码与访存设计 | |
| 学生姓名_ | 付杰 | |
| 学 号_ | 号 2021233157 | |
| 入学时间_ | 2023 年 12 月 | |
| 学位类别_ | 工学硕士 | |
| 学 院_ | 信息科学与技术学院 | |
| 学科专业_ | 计算机科学与技术 | |
| 研究方向_ | 通信处理器芯片设计 | |
| 指导教师_ | 石晶林 | |
| 填写时间_ | 2023 年 12 月 | |

教学事务处制

目录

| 1 | 研究 | 背景 | 1 |
|---|-----|--------------|-----|
| 2 | 研究 | [内容及当前进度 | 3 |
| 3 | 已完 | 成内容 | 5 |
| | 3.1 | 技术路线 | 5 |
| | 3.2 | 研究方法 | 6 |
| | | 3.2.1 取指部分 | 6 |
| | | 3.2.2 译码部分 1 | ı 1 |
| | 3.3 | 阶段性工作总结 | 15 |
| 4 | 未来 | 工作计划 1 | .6 |
| | 4.1 | 当前工作总结 | 6 |
| | 4.2 | 未来工作安排 | 16 |

1 研究背景

5G 通信相较于 4G 通信,具有更高的数据速率、更低的延迟、更大的容量跟连接密度等优点。5G 通信的时隙小于 10ms,5G 基带芯片需要在有限的计算时间内完成复杂的计算,如信号处理、调制解调、FFT 计算等,这些计算为了保证时效性被硬化成了对应的加速器以保证对应的计算任务可以在规定的时隙内完成[1]。

5G 基带芯片通过引入硬件加速器来满足时间严苛的计算需求,但又因此引入了加速器的调度配置问题。基带芯片内部有数十个硬件加速器来处理不同的复杂计算任务,各个加速器需要被正确地配置才能工作、各个加速器完成计算任务之后会发送中断信号给微控制器,微控制器需要及时处理器加速器的中断,才能保证 5G 通信的实施性 [2]。

5G设备需要在更高的频谱和更大的数据速率下运行,这可能导致设备的能源消耗增加;而且搭载基带芯片的设备通常会采用电池进行供电,因此基带芯片内部的微控制器设计的时候需要考虑低功耗设计、并且支持在低负载的情况下进入睡眠模式[3]。

本研究课题主要的内容是设计一款低功耗微控制器对 5G 基带芯片内部的加速器进行调度,要求微控制器本身的计算性能满足加速器调度的需求、并且满足低功耗的特性 [4];在此基础上需要针对微控制器对数十个加速器调度的应用场景做专门的优化。微控制器在基带芯片中的位置如图 1 粉色虚线框部分所示。




图 1: RISC-V 微控制器在 5G 基带芯片中的位置

2 研究内容及当前进度

本课题主要目标是基于 RISC-V 指令集开发微控制器, 用于控制 5G 基带芯片内部的加速器 [5]。需要满足快速响应及低功耗的特征。本课题的研究内容主要有三个方面, 如图 2 所示。




图 2: 本课题的三个主要研究内容

目前本课题主要研究内容及进度如图 3 所示;

| 研究内容 | 完成进度 |
|---------------|--|
| RISC-V 顺序处理器核 | 架构设计♥ 功能模块设计♥ 代码开发♥ 处理器功能验证♥ |
| 取指设计 | 方案设计♥代码开发♥ 功能验证♥性能评估♥ |
| 译码设计 | 方案设计♥代码开发♥ 功能验证♥性能评估♥ |
| 访存设计 | 方案设计♥ 代码开发 × 功能验证 × 性能评估 × |
| 加速器集成测试 | × |

图 3: 课题当前完成的部分及未完成的部分

3 已完成内容

3.1 技术路线

本课题的技术路线采用先实现再优化的思想。首先根据当前项目的资料分析了需要解决的问题;确定加速器调度问题的主要应用场景之后明确了微控制器的主要任务,并且在此基础上确定了微控制器采用顺序单发射架构、支持 RISC-V 32IMC 指令集,其中乘法指令集(M)是为了保证微控制器一定的计算性能;压缩指令集(C)则是压缩程序所占用的存储面积,保证应用程序能够存储在有限的片上存储中。

微控制器功能特性确定之后,按照五级流水线架构对微处理器进行了实现,其中模块集级验证采用了 testbench 进行简单验证;微控制器系统级验证采用了 Difftest 框架进行验证,验证通过了所有的 RISC-V TESTS 测试集,在一定程度上保证了微控制器是正确实现了 RISC-V 手册规范的。


在处理器核功能正确的基础上,针对加速器调度的场景以及低功耗 [6] 需求进行了优化设计,主要体现在:取指部分针对整数指令地址不对齐做了优化;译码部分实现了分支预测器以及地址重定向的仲裁;访存部分针对加速器配置信息下发做了优化。优化设计完成之后对微控制器再次进行 Difftest 测试,保证微控制器优化设计之后依然符合 RISC-V 手册规范、检查优化之后的微控制器设计是否取得了设计的性能提升。

3.2 研究方法

当前本课题已经实现了取指部分以及译码部分优化设计,针对访存部分的设计优化正在进行当中。

3.2.1 取指部分

- (a) 问题提出:由于 5G 基带芯片对于实时性的要求很高 [7],因此用于加速器调度的微控制器本身也需要满足实时性的设计。在这个前提下,微控制器不能使用 Cache 做指令存储,因为 Cache 会存在 Cache Miss 的问题 [8],导致取指部分的时延不能保证,违反了实时性的要求。取指部分采用 ITCM (Instruction Tightly Coupuled Memory) 做指令存储。ITCM 由于需要匹配微控制器的速度,其容量不能做到很大,因此在设计微控制器架构的时候需要实现压缩指令集 [9],RISC-V手册规定其压缩指令 (16 bits) 跟整数指令 (32 bit) 在指令存储内部是混合存储的 [10],导致引出了整数指令跟压缩指令混合存储时整数指令的取指问题 [11],该问题具体表现为如下两点:
 - 1. 当整数指令取指地址不是 2B 对齐的时候, 如何访问一次 ITCM 在一个 cycle 内完成整数指令的取指。
 - 2. 整数指令跟压缩指令在指令存储内混合存放,微控制器如何对从指令存储内 取出的指令做边界判定,识别出每一条压缩指令跟整数指令。
- (b) 研究目标: 微控制器的取指部分需要实现在一个 cycle 内取出一条整数指令,并且完成整数指令跟压缩指令的识别以及在整数指令地址不对齐的时候完成对整数指令的拼接。其设计目标如图 4 所示。
- (c) 设计方案: 取指部分采用 odd even ITCM 跟取指 FIFO 来实现上述的设计目标。
 - odd even ITCM: 指令的取指地址可能是 4B 对齐也可能是 2B 对齐的,地址 2B 对齐的时候需要访问两次 ITCM 才可以才可以从 ITCM 里取出整数指令的高 16bits 跟低 16bits,再通过拼接电路完成整数指令的拼接。当地址是连续递增的时候可以采用 leftover buffer[12],存储上一次访问 ITCM得到的高 16 bits 数据,如图 5 所示。当地址 2B 对齐的时候可以利用 leftover buffer 里的内容实现整数指令的拼接。但是这种方法在地址出现跳转时会失






图 4: 采用 odd even ITCM 跟取指 FIFO 解决整数指令跟压缩指令混合存储时整数指令取指问题

效。本课题采用 odd even ITCM 可以解决指令跳转后出现地址不是 4B 对齐时的整数指令的取指问题。其核心思想在于**将 ITCM 分为 odd**, even 两部分,两部分可以独立的访问。当地址不是 4B 对齐的时候,even ITCM 访问地址比 odd ITCM 高一位,并且将 even ITCM 里的数据当作高 16 bits,odd ITCM 里的数据当低 16 bits 完成指令的拼接;当地址是 4B 对齐的时候,两块 ITCM 的访问地址一样,并且 even ITCM 的数据当作低 16 bits 完成指令的拼接。具体操作原理如图 6 所示。

• 取指 FIFO

在访问 ITCM 的时候,只能根据地址是否是 4B 对齐控制访问 ITCM 的动作,但是从 ITCM 里取出的指令可能的组合有如下五种情况 [13]。

- 1. 取出的 32 bits 数据是一条整数指令
- 2. 取出的 32 bits 数据是两条压缩指令
- 3. 取出的 32 bits 数据是一条压缩指令跟一条整数指令的低 16 bits
- 4. 取出的 32 bits 数据是一条整数指令高 16 bits 跟一条压缩指令
- 5. 取出的 32 bits 数据是一条整数指令高 16 bits 跟一条整数指令低 16 bits





图 5: 采用 leftover buffer 来实现整数指令的拼接

为了判断具体指令的类型,需要复杂的硬件电路来从上述五种可能的情况里 判断出取出的数据具体属于哪种类型,然后根据当前指令的类型来更新下一 次取指地址的值。这会导致如下的缺陷:


- 1. 取指级的周期变长:取出来的数据需要复杂的硬件电路才可以判断出指令的类型,这会增减组合逻辑电路的延时;下一次取指的地址需要根据当前指令的类型选择加4或者加2。
- 2. 在可能的组合 2、4 中, 高 16 bits 的压缩指令会被重复取出, 因为这两种情况下取指地址会加 2, 导致了额外的访存功耗。

基于上述硬件电路的缺点,本课题提出了 5*16 的取指 FIFO,用于存储从 ITCM 中取出的数据、完成指令类型的判断以及整数指令的拼接,其结构如图 7 所示;其操作逻辑如下:

- 1. FIFO 总容量为 5,表示其内部的 5 个 16 bits 的寄存器。容量设计为 5 是为了避免写入到 FIFO 的时候出现 overflow。
- 2. 从 ITCM 中每次都会得到 32 bits 的数据, 当 FIFO 容量 \leq 3 的时候



(a) 取指地址不是 4B 对齐时 odd even ITCM 的访存地址不同



(b) 取指地址是 4B 对齐时 odd even ITCM 的访存地址相同图 6: odd even ITCM 解决整数指令地址不对齐的问题




图 7: odd even ITCM 跟取指 FIFO 结构图

FIFO 允许被写入(避免 underflow),取出的 32 bits 数据会被 push 到 FIFO 中。

- 3. 当译码级没有被 stall 的时候,每个 cycle 会译码一条指令,译码的时候 会判断 FIFO 头部寄存器的低 2 bits 是否是 11。根据 RISC-V 规定,指 令低 2 bits 如果是 11 则表示当前指令是一条整数指令,此时会从 FIFO 头部 pop 出 2 个 16 bits 的数据,即一条整数指令;反之如果低 2 bits 不是 11,则说明当前指令是一条压缩指令,此时只需要 pop 出 FIFO 头部 1 个 16 bits 数据即可。
- Dual FIFO: 通过 odd even ITCM 跟取指 FIFO 的设计起到了避免多次访问 ITCM (降低了存储器的动态访问功耗 [14])、提高整数指令跟压缩指令的取指效率。但是取指 FIFO 面对流水线冲刷的时候,都需要将所有预取的指令都冲刷掉,但是流水线冲刷可能是错误的,例如分支预测错误。

因此本课题针对所有指令流跳转的场景,提出了 Dual FIFO 的设计,其结构如图 8 所示: 当指令流需要跳转的时候,当前 FIFO 的指令不会立刻被冲刷掉,跳转后的指令流对应的指令会被暂存到另一个空闲的取指 FIFO 中。

- 1. 当指令流跳转被判断正确的时候,之前的取指 FIFO 才会被真正冲刷掉。
- 2. 当指令流跳转被判断错误的时候,会直接从之前的取指 FIFO 里继续执行,避免了指令的浪费以及取指的延时。





图 8: Dual FIFO 的硬件设计

3.2.2 译码部分

- (a) 问题提出:在指令流水中,可能会存在分支跳转指令(如 RISC-V BEQ 指令),导致指令流发生跳转 [15]。如果不对分支指令跳转进行预测,那么微控制器就会浪费时间去执行错误的指令,造成了微控制器 IPC 的降低 [16];此外微控制器指令流中有很多情况会导致指令重定向,例如分支预测、外部中断、异常处理、系统复位等情况 [17],这些重定向都涉及到取指地址的改变,需要有一种仲裁机制来保证取指地址更新满足所有的重定向的情况 [18]。
- (b) 研究目标:译码级需要支持静态分支预测器,来提供基础的分支预测的能力以及避免微控制器因为动态分支预测器导致功耗面积过大 [19];此外译码级需要对系统可能遇到的所有的重定向的情况做仲裁,然后将重定向地址发送给取指级 [20]。译码级研究目标如图 9 所示。
- (c) 设计方案:目前译码级所有的功能部件如图 10 所示,译码级所有的功能 部件已经完成了方案设计、代码编写以及功能验证。






图 9: 采用静态分支预测器提高微控制器 IPC; 在译码级实现指令重定向的仲裁




图 10: 译码级功能部件逻辑框图

- **静态分支预测器**由于本课题设计的微控制器属于嵌入式领域,要求低功耗及低面积,所以在考虑其分支预器的时候,没有考虑采用动态分支预测器的方案;因此本课题设计了静态分支预测器来对 RISC-V 的 3 类分支指令做预测,其预测的规则如下:
 - 1. JAL 指令: 预测 100% 跳转,其跳转地址直接由静态分支预测器遇得到到。
 - 2. JALR 指令: 预测 100% 跳转,其跳转地址直接由静态分支预测器计算得到(由于 JALR 指令需要读取通用寄存器组 RF(Register File)的值才可以计算出跳转地址,如果将静态分支预测器设置在取指级则必须将所有的通用寄存器值全部 Bypass 到取指级,这将大大增加连线的面积,相应的连线延时也会导致取指级成为关键路径。因此本课题将分支预测器放置在译码级,以 2.31%IPC 代价换来了更小的面积、更高的频率以及更低的功耗)。
 - 3. Branch Type 指令: RISC-V 一共有 6 条条件跳转指令,该类型指令是否跳转取决于寄存器值比较的结果,因此采用静态分支预测器对跳转跳转预测准确率无法达到 100%,采用 BTFN(bacward taken, forward not taken)的策略对条件跳转指令进行预测,能够达到 75% 以上的准确率。

之所以在微控制器中采用静态分支预测器的另一个原因在于:微控制器的流水线很浅,分支指令及时在执行级被计算出结果,也仅仅过了2个cycle,最多产生2条错误的指令;因此对于微控制器这样的浅流水线处理器来说,预测准确率对于CPI(Clock per Instruction)的影响其实很低,图 11显示了预测准确率对于五级流水线的微控制器 CPI 的影响。

• **重定向 & PC 维护**:本课题所设计的微控制器,其取指级只负责维护顺序取 指地址,每条指令跟其对应的 PC 相对应实在译码级完成的,RISC-V 中的 AUIPC, JAL 等指令的计算需要用到指令对应的 PC。

在此基础上,所有重定向地址的仲裁也被放在了译码级,一方面是因为译码级维护了每条指令跟其 PC 的对应关系;另一方面是为了简化取指级的 PC 更新逻辑,避免取指级成为关键路径。译码级所需要维护的所有重定向类型及对应的 PC 更新逻辑如图 12 所示:




图 11: 分支预测器准确率对五级流水线微控制器 CPI 的影响

| 重定向场景 | PC维护 |
|--------------------|---------------|
| 系统复位 | PC=0X80000000 |
| 中断&异常 | PC=CSR.MTVEC |
| 预测跳转&实际不跳转 紧跟JAL指令 | PC=PC_NEXT |
| 预测跳转&实际不跳转不紧跟JAL指令 | PC=SBP_PC |
| ALU判断SBP错误 | PC=ALU_PC |
| SBP预测跳转 | PC=SBP_PC |
| MRET | PC=CSR.MEPC |

图 12: 译码级需要仲裁的所有 PC 重定向情况,从上至下优先级递减

3.3 阶段性工作总结

目前微控制器所有的基础设计及取指级、译码级的优化设计都已经完成了方案论证、代码编写、设计验证的工作。

odd even ITCM 的提出,减少了压缩指令的重复访存、减少了整数指令的重复访存及取指时延。 取指 FIFO 的提出,解决了指令混合存储时指令的边界判定问题,避免了复杂的组合判断电路的时延,减少了取指级的周期时间。 Dual FIFO 的提出,可以减少 50.7% 的 ITCM 访存、31.7% 的 NOP 指令导致的冲刷、26.7% 的程序返回的 cycle 数。减少了程序的执行时间、提升了处理器的效率,更高效地完成加速器调度任务;减少了无效指令进入流水线,减少了处理器时间,降低了处理器的功耗 [21]

静态分支预测器的提出,降低了 4.74% 的 *CPI*,减少了无效指令进入流水线,提高了微控制器的执行效率、降低了微控制器的功耗

4 未来工作计划

4.1 当前工作总结

本课题当前完成的主要工作如下所示:

- 处理器核架构定义、设计、代码编写、处理器核功能验证、Spyglass 检查、DC 综合,能够运行 C 程序。
- 取指部分针对中断响应、低功耗等需求,提出了 2 Bank ITCM, Dual FIFO 等创新设计。
- 译码部分实现了静态分支预测器及指令流跳转控制逻辑,支持程序流跳转及中断跳转。
- 访存部分按照 RISC-V ISA 规范,实现了 8 条访存指令的功能。
- 低功耗设计方面:
 - 取指部分避免了压缩指令多次访问 ITCM、FIFO 冲刷浪费预取指令
 - 执行时减少了 Nop 指令的产生, 降低了处理器执行时间
- 发表了一篇专利《由处理器执行的指令读取方法及相关产品》

4.2 未来工作安排

针对一开始开题时的计划,本课题目前还有如下三部分的问题需要解决:

- 1. 需要增加对加速器寄存器进行配置的支持,主要体现在改进微控制器的访存模块,支持通过 AXI 总线从 Config Memory 读取配置信息、通过 AXI 总线向加速器写入配置信息。
- 2. 实现 WFI 指令 [22],基于 5G 基带芯片低功耗的考虑,微控制器需要在基带芯片低负载的情况下通过 Clock Gating 进入睡眠模式以节约动态功耗 [23]。
- 3. 对优化后的微控制器做集成性能分析。

本课题具体的工作计划安排如图 13 所示:



图 13: 课题及论文工作计划

参考文献

- [1] G. P. Fettweis, E. Matus, R. Wittig, M. Hasler, S. Damjancevic, S. Nam, and S. Haas, "5g-and-beyond scalable machines," in 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019, pp. 105–109.
- [2] G. Fettweis, M. Hassler, R. Wittig, E. Matus, S. Damjancevic, S. Haas, F. Pauls, S. Nam, and N. Grigoryan, "A low-power scalable signal processing chip platform for 5g and beyond kachel," in 2019 53rd Asilomar Conference on Signals, Systems, and Computers, 2019, pp. 896–900.
- [3] S. A. Damjancevic, E. Matus, D. Utyansky, P. van der Wolf, and G. P. Fettweis, "Channel estimation for advanced 5g/6g use cases on a vector digital signal processor," *IEEE Open Journal of Circuits and Systems*, vol. 2, pp. 265–277, 2021.
- [4] A. Ottaviano, T. Benz, P. Scheffler, and L. Benini, "Cheshire: A lightweight, linux-capable risc-v host platform for domain-specific accelerator plug-in," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 70, no. 10, pp. 3777–3781, 2023.
- [5] S. Shahabuddin, A. Mämmelä, M. Juntti, and O. Silvén, "Asip for 5g and beyond: Opportunities and vision," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 68, no. 3, pp. 851–857, 2021.
- [6] P. Davide Schiavone, F. Conti, D. Rossi, M. Gautschi, A. Pullini, E. Flamand, and L. Benini, "Slow and steady wins the race? a comparison of ultra-low-power risc-v cores for internet-of-things applications," in 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017, pp. 1–8.
- [7] J. Kim, J. M. Kim, S. Han, P. Vora, P. Dayal, H. Kim, J. Lee, D. Yoon, J. Lee, T. Chang *et al.*, "A flexible control and calibration architecture using risc-v mcu

- for 5g millimeter-wave mobile rf transceivers," in 2020 IEEE Radio Frequency Integrated Circuits Symposium (RFIC). IEEE, 2020, pp. 203–206.
- [8] C. Duran, M. Wachs, A. Huntington, J. Ardila, J. Kang, A. Amaya, H. Gomez, J. Romero, L. Fernandez, F. Flechas et al., "An energy-efficient risc-v rv32imac microcontroller for periodical-driven sensing applications," in 2020 IEEE Custom Integrated Circuits Conference (CICC). IEEE, 2020, pp. 1–4.
- [9] E. Tabanelli, G. Tagliavini, and L. Benini, "Optimizing random forest-based inference on risc-v mcus at the extreme edge," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 41, no. 11, pp. 4516–4526, 2022.
- [10] R. Balas and L. Benini, "Risc-v for real-time mcus-software optimization and microarchitectural gap analysis," in 2021 Design, Automation & Test in Europe Conference & Exhibition (DATE). IEEE, 2021, pp. 874–877.
- [11] T. Scheipel, F. Angermair, and M. Baunach, "moremcu: A runtime-reconfigurable risc-v platform for sustainable embedded systems," in 2022 25th Euromicro Conference on Digital System Design (DSD). IEEE, 2022, pp. 24–31.
- [12] M. Kowarschik and C. Weiß, "An overview of cache optimization techniques and cache-aware numerical algorithms," *Algorithms for memory hierarchies:* advanced lectures, pp. 213–232, 2003.
- [13] 毛斌杰, "用于计量的嵌入式 risc-v 处理器设计及 mcu 实现," Master's thesis, 浙江大学, 2022.
- [14] S. Bora and R. Paily, "A high-performance core micro-architecture based on risc-v isa for low power applications," *IEEE Transactions on Circuits and Sys*tems II: Express Briefs, vol. 68, no. 6, pp. 2132–2136, 2021.
- [15] A. S. Al-Khalid and S. S. Omran, "Hybrid branch prediction for pipelined mips processor," *International Journal of Electrical and Computer Engineering*, vol. 10, no. 4, p. 3476, 2020.

- [16] R. Arul, G. Rajakumar, K. Ananth, and S. Arun, "Design and development of an efficient branch predictor for an in-order risc-v processor," 2020.
- [17] A. Benila, R. I. Priyadharshini, P. P. Slacer, J. J. Jacob, and M. M. Theresa, "Plan and development of efficient branch predictor for in-order risc-v processor," in AIP Conference Proceedings, vol. 2393, no. 1. AIP Publishing, 2022.
- [18] A. Choudhury, S. V. Siddamal, and J. Mallidue, "An optimized risc-v processor with five stage pipelining using tournament branch predictor for efficient performance," in 2022 International Conference on Distributed Computing, VLSI, Electrical Circuits and Robotics (DISCOVER). IEEE, 2022, pp. 57–60.
- [19] J. W. Park, C. M. Eun, H. H. Cho, and O. H. Jeong, "A branch predictor design to improve prediction rate by reducing index aliasing in application processors," in 2019 12th International Conference on Information & Communication Technology and System (ICTS). IEEE, 2019, pp. 193–196.
- [20] H. Miyazaki, T. Kanamori, M. A. Islam, and K. Kise, "Rvcorep: An optimized risc-v soft processor of five-stage pipelining," *IEICE TRANSACTIONS on Information and Systems*, vol. 103, no. 12, pp. 2494–2503, 2020.
- [21] R. Serrano, M. Sarmiento, C. Duran, K.-D. Nguyen, T.-T. Hoang, K. Ishibashi, and C.-K. Pham, "A low-power low-area soc based in risc-v processor for iot applications," in 2021 18th International SoC Design Conference (ISOCC), 2021, pp. 375–376.
- [22] M. Agarwal, R. Pathak, and P. Sophy, "Low power implementation of a risc machine using clock gating technique," in *Proceedings of International Con*ference on Sustainable Computing in Science, Technology and Management (SUSCOM), Amity University Rajasthan, Jaipur-India, 2019.
- [23] C. Venkatesan, M. T. Sulthana, M. Sumithra, and M. Suriya, "Design of a 16-bit harvard structure risc processor in cadence 45nm technology," in 2019 5th International Conference on Advanced Computing & Communication Systems (ICACCS). IEEE, 2019, pp. 173–178.