

專題名稱：Low Power Mixed-Signal SoC for Sensor Interface

Top Cell 名稱：TOP_MSOC_V1

製程名稱：TSMC 0.18um CMOS

1 電路概述

1-1. 工作電壓：1.8V / 3.3V

1-2. 工作頻率：50 MHz (Digital), 1 MHz (Analog)

1-3. 功率消耗：18 mW (typical)

1-4. 是否使用 TSRI 提供之 ARM CPU IP？ 是
使用 CPU 之種類為何？ ARM926EJ

1-5. 此電路架構於貴實驗室是否第一次設計？ 否

1-5-1. 此電路之前量測 work 或 performance 不好的原因為何？
電源雜訊耦合與 layout 對稱性不足

1-5-2. 對之前的錯誤作何種修改？
增加 guard ring 與 separate power routing

2 電路模擬考量

2-1 . 已用 SS,SF,TT,FS,FF 中哪些不同狀態之 spice model 模擬？
SS, TT, FF, SF, FS

2-2 . 已模擬過電壓變動+/-10%中哪些情況對電路工作之影響？
1.62V ~ 1.98V 全範圍

2-3 . 如何考量溫度變異之影響？
-40°C ~ 125°C sweep

2-4 . 如何考量電阻、電容製程變異之影響？
Monte Carlo + mismatch

2-5. 模擬時是否加入 IO PAD、Bonding wire 的效應及考量測試儀器之負載等影響?

是

2-6. 是否作 LPE 及 Post Layout Simulation? 是

使用的軟體為 Cadence Spectre

3 Power Line 佈局考量

3-1. Power Line 畫多寬?

20um main / 5um branch

3-2. 是否考量 Power Line Current Density?

是

3-3. 是否考量 Metal Line 之寄生電阻、電容?

是

4 DRC、LVS

4-1. 是否確認 DRC、LVS Command File 為最新版本? 是

4-2. 是否有作 Whole Chip 的 DRC 及 LVS? 是

4-3. 驗證 DRC 時， Flat DRC 與 Hierarchical DRC 是否都有驗證? 是

4-4. 是否考量 Density Rule? 是

填補方式為 Dummy Generation

4-5. 除了 PAD 上 DRC 的錯誤之外，內部電路及與 PAD 連接的線路是否有錯?

無

錯誤原因為何? N/A

4-6. 在作 LVS 的過程中，PIN 腳及元件是否 match? 是

不 match 的原因為何? N/A

4-7. 檢查 PAD 與 PAD 間是否有移位、短路或斷路的現象? 無

4-8. 檢查裸 PAD 是否面積過小，是否有開窗，量測上是否考慮? 已考量

5 ESD I/O PAD 考量

5-1 採用 Create Instance 方式加入 I/O Pad，未用 Copy 或 Flatten 破壞 Instance 的結構：是

5-2 由 IC Core 部份拉線到 Pad 只拉到最邊緣部分，未過於覆蓋 Pad：是

5-3 是否有使用 TSMC I/O PAD (D35 製程填寫)? 是

5-3-1 個人設計的 Cell 名稱(Cell-Name)未與 TSMC 所提供之任一 Pad Cell 名稱相同，並作詳細的確認：是

6 類比-混合訊號電路佈局考量

6-1-1 OP(Comparator) Input Stage 是否對稱? 是

6-1-2 佈局中對稱元件是否使用 Dummy Cell 技巧? 是

6-1-3 對稱電容是否採用同心圓佈局? 是

6-1-4 對稱單位電容四周是否切成 45 度斜角? 是

6-1-5 對稱電容的單位面積是否一致? 是

單位電容面積多大? 10um x 10um

單位電容值多大? 0.2 pF

電容的上下極板是否接對? 是

6-1-6 電阻採用哪一材質製作? Poly

單位電阻值多大? 1k Ω

-
- 6-2-1 是否將 Analog 及 Digital 的 power line 分開? 是
- 6-2-2 Analog area 是否用 guard ring 隔絕? 是
- 6-2-3 Digital area 是否用 guard ring 隔絕? 是
- 6-2-4 對於 sensitive line 是否使用 shield 的技巧? 是
- 6-2-5 Analog guard ring 及 shield 是否接至乾淨之電位? 是
- 6-2-6 是否將 sensitive line 儘量縮短及避免跨越 noise(clock)line? 是
-

7 MEMS 設計考量

- 7-1 請簡述所進行之後製程： 無
- 7-2 後製程操作地點： 無
- 7-3 下線者目前是否有操作該製程設備之合法授權? 無（不適用）
- 7-4 下線者是否有使用該製程設備之經驗? 無
- 7-5 是否有該後製程之製程參數： 無
- 7-6 之前是否有成功實現過該後製程? 無
- 7-7 Layout 違反 design rule 的部分是否會影響微結構本身或元件操作? 無
- 7-8 Layout 之蝕刻孔尺寸是否足以讓結構懸浮? 無
- 7-9 元件驅動電壓範圍? 無
-

8 RF Circuit 電路佈局考量

- 8-1 電路規格適用何種系統? 無

8-2 說明被動元件模型的來源? 無

8-3 模擬軟體? 無

8-4 系統整合 block 是否曾下線且量測符合預期規格? 無

8-5-1 元件佈局方式是否一致? N/A

8-5-2 接地與電壓源是否均勻? N/A

8-5-3 電流承載能力考量? N/A

8-5-4 拉線是否過長過細? N/A

8-5-5 PAD 佈局是否配合量測? N/A

8-5-6 PAD 與 Bond-wire 效應是否考量? N/A

8-6 DRC 特殊錯誤說明：無

8-7 LVS 特殊元件處理：無

8-8 量測方式：on wafer（標準探針）

9 GIPD 電路佈局考量

9-1 是否已確認? 是

9-2-1 是否已確認? 是

9-2-2 是否已確認? 是

9-2-3 是否已確認? 是

9-2-4 是否已確認? 是

9-2-5 是否已確認? 是

10 HV 電路設計考量

10-1 已通過三項 DRC 驗證?

☐ Wire-bond Rule ✓

☐ Main Design Rule ✓

☐ Antenna Rule ✓

10-2 ☐無

10-3 ☐ESD 保護電路

10-4 ☐偵測與保護

11 UHV 電路設計考量

11-1 ☐Main Design Rule ✓ ☐Antenna Rule ✓

11-2 ☐無

11-3 ☐ESD 保護電路

11-4 ☐其他: 無

12 U18 電路設計考量

12-1 全部 Rule ✓

12-2 已框選全部 DMBK ✓

12-3 不適用

12-4 已確認

12-5 已確認

12-6 已確認

13 ARM CPU IP

使用的 CPU 種類：ARM926EJ

使用的 metal layers 的層數：6

佈局中 ARM Macro cell name：ARM926_TOP

是否為修訂版本：否

14 其他考量

14-1 是否考量測試時的輸出量測點？ 是

14-2 是否考量電路之可修改性(如用 laser cut 設備) 是

設計者姓名：王小明

指導教授姓名：陳教授