

專題名稱：12-bit 20MS/s SAR ADC

Top Cell 名稱：SAR\_ADC\_TOP

製程名稱：TSMC 0.18um CMOS

---

## 1 電路概述

1-1. 工作電壓：1.8V（Analog）、1.8V（Digital）

1-2. 工作頻率：Sampling rate 20MS/s，Input bandwidth 10MHz

1-3. 功率消耗：5.2 mW

1-4. 是否使用 TSRI 提供之 ARM CPU IP？ 否

使用 CPU 之種類為何？ N/A

1-5. 此電路架構於貴實驗室是否第一次設計？ 否

1-5-1. 此電路之前量測 work 或 performance 不好的原因為何？

INL/DNL 偏大，低頻 spur 明顯

1-5-2. 對之前的錯誤作何種修改？

優化 CDAC matching 與 comparator offset 校正

---

## 2 電路模擬考量

2-1. 已用 SS,SF,TT,FS,FF 中哪些不同狀態之 spice model 模擬？

SS, TT, FF, SF, FS

2-2. 已模擬過電壓變動 $\pm 10\%$ 中哪些情況對電路工作之影響？

1.62V / 1.8V / 1.98V

2-3. 如何考量溫度變異之影響？

-40°C / 25°C / 125°C

2-4. 如何考量電阻、電容製程變異之影響？

Monte Carlo 500 次（含 CDAC mismatch 與 comparator offset）

2-5. 模擬時是否加入 IO PAD、Bonding wire 的效應及考量測試儀器之負載等影響？

是（包含 pad parasitic 與測試 buffer loading）

2-6. 是否作 LPE 及 Post Layout Simulation? 使用的軟體為  
是，使用 Calibre xRC 抽取寄生，Spectre 進行 Post-layout simulation

---

## 3 Power Line 佈局考量

3-1. Power Line 畫多寬?

AVDD：30um，DVDD：20um，Reference buffer：25um

3-2. 是否考量 Power Line Current Density?

是（符合 EM 規範並留有 20% margin）

3-3. 是否考量 Metal Line 之寄生電阻、電容?

是（已納入 PLS 驗證）

---

## 4 DRC、LVS

4-1. 是否確認 DRC、LVS Command File 為最新版本? 是

4-2. 是否有作 Whole Chip 的 DRC 及 LVS? 是

4-3. 驗證 DRC 時， Flat DRC 與 Hierarchical DRC 是否都有驗證? 是

4-4. 是否考量 Density Rule? 是（含 dummy fill）

4-5. 除了 PAD 上 DRC 的錯誤之外，內部電路及與 PAD 連接的線路是否有錯?  
否

4-6. 在作 LVS 的過程中，PIN 腳及元件是否 match? 是

4-7. 檢查 PAD 與 PAD 間是否有移位、短路或斷路的現象? 否

4-8. 檢查裸 PAD 是否面積過小，是否有開窗，量測上是否考慮? 是

---

## 5 ESD I/O PAD 考量

- 5-1. 是否使用 TSRI 提供之 ESD I/O PAD Library? 是
  - 5-2. PAD 周圍是否避免不當 routing? 是 (類比輸入避免數位訊號)
  - 5-3. 是否使用正確版本之 PAD Library? 是
  - 5-3-1. 是否確認 ESD protection 連接正確? 是 (VDD/VSS clamp)
- 

## 6 類比-混合訊號電路佈局考量

- 6-1-1. Comparator input pair 是否對稱? 是
  - 6-1-2. 是否使用 Dummy Cell 技巧? 是 (CDAC array)
  - 6-1-3. 是否採用 common-centroid 佈局? 是 (CDAC)
  - 6-1-4. 是否避免尖角 (45 度)? 是
  - 6-1-5. 單位元件是否一致? 是
  - CDAC 電容 matching 方式是否正確? 是 (unit capacitor + segmentation)
  - 電流鏡 matching 方式是否正確? 是
  - 6-1-6. 電容型態為何? MOM capacitor  
單位電容值多大? 20fF
  - 6-2-1. Analog 與 Digital power 是否分開? 是
  - 6-2-2. Analog 部分是否加 guard ring? 是
  - 6-2-3. Digital 部分是否加 guard ring? 是
  - 6-2-4. 是否有使用 shield 技巧? 是 (reference 與 input routing)
  - 6-2-5. Guard ring 是否接至乾淨電位? 是 (AVSS)
  - 6-2-6. Sensitive 線路是否避免干擾? 是
- 

## 7 MEMS 設計考量

不適用

---

## 8 RF Circuit 電路佈局考量

不適用

---

## 9 GIPD 電路佈局考量

不適用

---

## 10 HV 電路設計考量

- 10-1. 是否符合 HV 設計規範? 是
  - 10-2. 使用元件為何? 無
  - 10-3. 是否有保護電路? 是
  - 10-4. 電路應用類型為何? 低壓 ADC
- 

## 11 UHV 電路設計考量

不適用

---

## 12 U18 電路設計考量

- 12-1. 是否符合 U18 DRC Rule? 是
  - 12-2. 是否正確使用 DMBK Layer? 是
  - 12-3. 是否符合特殊元件規範? 是
  - 12-4. 是否完成相關驗證? 是
  - 12-5. 是否申請必要文件? 是
  - 12-6. Dummy Fill 是否正確? 是 (避開 CDAC 與 critical analog nodes)
- 

## 13 ARM CPU IP 使用訊息

未使用

---

## 14 其他考量

14-1. 是否設置測試點? 是 (CDAC top plate、comparator input、reference node)

14-2. 是否預留 Laser Trim 或 Calibration 機制? 是 (comparator offset trim + reference calibration)